KR20060047448A - Ｄ 급 증폭기 - Google Patents

Ｄ 급 증폭기 Download PDF

Info

Publication number
KR20060047448A
KR20060047448A KR1020050033751A KR20050033751A KR20060047448A KR 20060047448 A KR20060047448 A KR 20060047448A KR 1020050033751 A KR1020050033751 A KR 1020050033751A KR 20050033751 A KR20050033751 A KR 20050033751A KR 20060047448 A KR20060047448 A KR 20060047448A
Authority
KR
South Korea
Prior art keywords
circuit
output
feedback
level
amplifier
Prior art date
Application number
KR1020050033751A
Other languages
English (en)
Inventor
다츠후미 구로카와
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20060047448A publication Critical patent/KR20060047448A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

D 급 증폭기는 입력단자로부터 입력되는 음성신호로부터 차동신호들을 출력하는 차동신호출력단 및 차동신호들이 출력되는 P-측 및 N-측 전하평형형 D 급 증폭기를 구비한다. 각 전하평형형 D 급 증폭기는 적분증폭기 및 슈미트 트리거 회로로 구성된 PWM 파형생성회로, PWM 신호들의 레벨을 시프트하는 레벨시프트 회로, 레벨시프트된 신호들을 증폭하는 출력버퍼 및 출력버퍼의 출력을 적분증폭기로 네거티브 피드백하는 피드백 회로를 구비한다. 피드백 회로는, 하이레벨 또는 로우레벨에 따라 소정의 저항값을 선택함으로써 출력버퍼 출력의 하이레벨 또는 로우레벨에 따라 피드백량이 변화할 수 있도록 구성된다.
Ｄ 급 증폭기, 오실레이터, 피드백

Description

Ｄ 급 증폭기{CLASS D AMPLIFIER}
도 1은 본 발명의 실시형태에 따른 D 급 증폭기를 도시하는 블록도.
도 2는 입력이 무신호 (silent signal) 인 경우의 적분증폭기 (4N 및 4P) 의 출력전위 Vintn 및 Vintp 및 이 때의 출력 (OUTN 및 OUTP) 으로부터의 출력전위 Voutn 및 Voutp.
도 3은 입력 전압신호가 Vsin > Vcom 인 경우 각 노드 또는 출력에서의 신호파형을 도시하는 도면.
도 4는 입력 전압신호가 Vsin < Vcom 인 경우 각 노드 또는 출력에서의 신호파형을 도시하는 도면.
도 5는 통상적인 자여발진형 (self-excited oscillation type) D 급 증폭기를 도시하는 도면.
도 6은 D 급 증폭기의 각 노드에서의 신호 파형을 도시하는 도면.
도 7a 내지 도 7c는 가로축을 시간으로 하고 세로축을 전압으로 하여 적분증폭기의 출력전압과 OUTP의 출력전압과의 관계를 도시하는 도면.
도 8은 종래기술에서 설명되는 D 급 증폭기의 주요부를 도시하는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : D 급증폭기 2 : 차동신호출력부
3N, 3P : 전하평형형 D 급 증폭기 4N, 4P : 적분증폭기
5N, 5P : 슈미트 트리거 회로 6N, 6P : 레벨시프트 회로
7N, 7P : 피드백회로 A1 : 전차동증폭기
A2, A3 : 연산증폭기 B1, B2 : 출력버퍼
본 발명은 예를 들어, 휴대 전화에 설치된 D 급 증폭기에 관한 것이고, 더 상세하게는 전력소비가 절감되는 D 급 증폭기에 관한 것이다.
일반적으로 디지털 증폭기는, 오디오신호 및 삼각파 반송파를 수신하여, PWM (Pulse Width Modulation : 펄스폭변조) 신호를 출력하는 비교기 및 비교기의 출력을 증폭하는 D 급 출력단을 가진다.
이러한 디지털 증폭기에서, 비교기는 오디오신호와 삼각파를 비교하여 PWM 신호를 생성한다. 출력단 스위치는 이러한 PWM 신호에 의해 제어되고, 스피커와 같은 부하부는 D 급 출력단의 출력에 의해 구동된다. 고주파 성분은, 부하부가 구동되는 동안 출력 LPF (Low Pass Filter) 에 의해 제거된다.
그러나, 이러한 디지털 증폭기에 있어서 실제로는, 삼각파의 곡률, 펄스폭 왜곡 및 전원전압 변동에 기인하여 비선형 왜곡이 생성되고, 따라서 비선형 왜곡을 개선하기 위해 네거티브 피드백이 사용된다. 이러한 방법들 중 하나로, 비교기의 전단에 적분회로로서 설치된 적분증폭기로 출력단의 출력을 네거티브 피드백하 는 방법이 있다. 적분증폭기는 구형파 (PWM 파) 의 피드백신호에 포함되는 저주파 성분을 추출하고 증폭한다.
이러한 분리발진형 (separately-excited oscillation type) PWM 시스템은 유입되는 삼각파로 동작되는 반면, 유입되는 외부의 삼각파가 없더라도 자동적으로 발진하여 적분증폭기의 출력이 삼각파가 되는 자여발진형 (self-excited oscillation type) PWM 디지털 증폭기가 있다 (예를 들어, 일본 공개특허공보 2003-115730 호 (이하 "종래기술" 이라 한다)). 자여발진형 PWM 시스템에 있어서는, 삼각파 오실레이터회로가 불필요하여, 비교기의 대신에 예를 들어, 슈미트 트리거 (Schmitt trigger) 회로가 사용된다.
도 5는 종래의 자여발진형 D 급 증폭기를 도시하는 블록도이다. 도 5에 도시된 바와 같이, 차동출력 (Bridge-Tied Load : BTL) 의 D 급 증폭기 (101) 는, 입력단자 (Sin) 로부터 입력되는 음성신호를 차동신호로 변환하는 저항 (Rl01 내지 Rl04) 및 전차동증폭기 (full differential amplifier) (A101) 로 구성되는 차동신호 출력부 (102) 와, 차동신호를 수신하는 P-측 및 N-측의 각 전하평형형 D 급 증폭기로 구성된다.
N-측 전하평형형 D 급 증폭기는 PWM 파형생성회로 및 피드백 회로를 구비한다. PWM 파형생성회로는 연산증폭기 (Al02) 및 커패시터 (C101) 로 구성되는 적분증폭기 (103N) 와, 저항 (Rl07 내지 Rl09) 및 비교기 (COMP101) 로 구성되는 슈미트 트리거 회로 (104N) 로 구성된다. 피드백 회로는 출력버퍼 (Bl01) 및 출력버퍼 (B101) 의 출력을 적분증폭기 (103N) 에 네거티브 피드백하는 저항 (Rl11) 을 구비한다. 적분증폭기 (103N) 및 슈미트 트리거 회로 (104N) 로 구성되는 PWM 파형생성회로는, 삼각파를 제공하지 않더라도 자동적으로 발진하여 적분증폭기 (103N) 의 출력이 삼각파가 되는 자여발진형의 발진회로로 되어있다.
슈미트 트리거 회로 (104N) 는, 전원레벨을 VDD1로 하였을 때, 입력전압 (적분증폭기 (103N) 의 출력) 의 로우 (LOW) 및 하이 (HIGH) 를 결정하는 출력의 로우 또는 하이에 따라,
VH = Vcom ((Rl07 + Rl09)/Rl09)
VL = (Vcom (Rl07 + Rl09) - VDD1 × Rl07) /Rl09
의 2 개의 임계값들을 가진다. 또한, P-측 전하평형형 D 급 증폭기도 N-측과 같이 구성되고, 슈미트 트리거 회로 (104P) 는, 입력전압 (적분증폭기 (103P) 의 출력) 의 로우 및 하이를 결정하는 출력의 로우 또는 하이에 따라,
VH = Vcom ((Rl08 + Rl10)/Rl10)
VL = (Vcom (Rl08 + Rl10) - VDD1 × Rl08) /Rl10
의 2 개의 임계값들을 가진다.
다음으로 종래의 D 급 증폭기의 동작을 설명한다. 도 6은 D 급 증폭기 (101) 에 있어서의 각 노드의 신호파형을 도시하는 그림이고, S1은 입력단자 (Sin) 로부터 입력되는 음성신호 (아날로그신호), S2는 음성신호가 무신호인 경우의 출력버퍼 (Bl02) 의 출력파형, S3은 S1의 음성신호가 입력단자 (Sin) 로부터 제공된 경우의 P-측 출력파형, S4는 S1의 음성신호가 입력단자 (Sin) 로부터 제공된 경우의 N-측 출력파형, S5는 D급 증폭기의 다음단에 접속되는 부하에 적용되는 진폭이다. 도 7 은 가로축을 시간, 세로축을 전압으로하여, 적분증폭기 (103P) 의 출력전압 (비교기의 입력전압) 과, 출력단자 (OUTP) 의 출력전압 (Vout) 과의 관계를 도시하는 그림이다.
먼저, 입력단자 (Sin) 로부터 음성신호가 입력되지 않은 (음성신호 = 무신호) 경우를 설명한다. 적분증폭기 (103N 및 103P) 의 비반전입력단자는, 각각 기준전위 (Vcom) 에 접속되고, 비교기 (COMP101 및 COMP102) 의 반전입력단자는, 각각 기준전위에 접속되어 있다. P-측 및 N-측의 각 전하평형형 D 급 증폭기는 유사하게 동작하고, 따라서 이하 P-측 전하평형형 D 급 증폭기의 동작만을 설명한다.
음성신호가 무신호인 경우, 적분증폭기 (103P) 의 비반전입력단자의 전압은 Vsin = Vcom이다. 도 7a에 도시된 바와 같이, 출력단자 (OUTP) 의 출력전압 (Vout) 이 하이레벨 (전원레벨) (시간 T1) 이면, 저항 (Rl12) 을 통하여 적분증폭기 (103P) 의 커패시터 (C102) 로 전류가 흘러 들어오기 때문에, 적분증폭기 (103P) 의 출력전압 (VA) 은 하강한다. 이 적분증폭기 (103P) 의 출력전압 (VA) 이 비교기 (COMP102) 의 임계레벨 (VL) 이하가 되면, 출력단자 (OUTP) 의 출력전압 (Vout) 이 로우가 되고, 적분증폭기 (103P) 로부터 전류가 흘러 나가기 때문에, 적분증폭기 (103P) 의 출력전압 (VA) 은 상승한다. 적분증폭기 (103P) 의 출력전압 (VA) 이 비교기 (COMP102) 의 임계레벨 (VH) 을 초과하면 비교기 (COMP102) 가 하이를 출력하고, 출력단자 (OUTP) 는 하이가 된다. 이 동작을 되풀이하는 것으로 발진한다. 이 때, 출력단자 (OUTP) 로부터 피드백 회로를 경유하여 적분증폭기 (l03P) 로 흘러 들어 오는 전하량과 적분증폭기 (103P) 로부터 OUTP 측으로 흘러 나가는 전하량이 동일해져서, 출력의 평균레벨은 적분증폭기 (103P) 의 비반전입력레벨 (Vcom) 과 동일해진다 (도 6에서 S2).
다음으로, 입력단자 (Sin) 으로부터 음성신호가 입력된 경우를 설명한다. 도 5에 도시된 입력단자 (Sin) 로부터 입력되는 음성신호의 진폭에 따라, 차동증폭기 (Al01) 의 출력레벨 (Aop) 은,
Aop = (Vsin - Vcom)× Rl04/ (2 × Rl01)
과 같게 된다.
Aop의 레벨이 적분증폭기 (A103) 의 비반전레벨 (Vcom) 보다도 높은 레벨에 있는 경우, Aop로부터 적분증폭기 (Al03) 로 전류가 흘러 들어온다. 이 때, 출력단자 (OUTP) 가 하이레벨이면, 적분증폭기 (103P) 로 흘러 들어오는 전류는 Aop로부터의 전류와 피드백 회로로부터의 전류와의 합이 되고, 따라서 도 7b의 시간 (T1) 에 도시된 바와 같이, 무신호의 경우, 즉 도 7a의 시간 (T1) 에 비하여 더 빠르게 출력전압이 비교기 (COMP102) 의 임계레벨 (VL) 에 도달하고, 출력단자 (OUTP) 가 로우레벨이 된다. 즉, 하이레벨의 폭이 더 짧아 진다. 반면, 출력단자 (OUTP) 가 로우레벨이면, 적분증폭기 (103P) 로 흘러 들어오는 전류는 Aop로부터의 전류가 감산되는 피드백 회로로부터의 전류가 되고, 따라서 무신호인 경우에 비하 여 비교기 (COMP2) 의 임계레벨 (LH) 에 도달하는 시간 (T1) 은 더 길어진다. 즉, 로우레벨의 폭이 더 길어진다.
Aop의 레벨이 Vcom보다도 낮은 레벨에 있는 경우에도 이와 같으며, 도 7c에 도시된 바와 같이, 출력단자 (OUTP) 가 하이레벨인 경우, 적분증폭기 (103P) 로 흘러 들어오는 전류가 감산되기 때문에 시간 (T1) 은 더 길고, 출력단자 (OUTP) 가 로우레벨인 경우, 적분증폭기 (A103) 로 흘러 들어오는 전류가 가산되기 때문에 시간 (T2) 은 더 짧다. 이러한 방식으로, 도 6의 S3, S4에 도시된 바와 같이, Aop의 레벨에 따라 출력펄스의 듀티 (Duty) 가 변화하는 PWM 파형을 생성할 수 있다.
이 출력을 필터링함으로써 얻어지는 출력파형은,
Vout = (Vsin - Vcom)× Rl04× Rl12/(2× Rl01× Rl06)+ Vcom
와 같다.
즉, P-측의 적분증폭기 (103P) 로부터 출력버퍼 (Bl02) 로의 루프는, 직렬로 접속된 반전증폭기를 가지고 있다. N-측의 적분증폭기 (103N) 로부터 출력버퍼 (Bl01) 까지의 루프도 같다.
그러나, 도 5에 도시된 D 급 증폭기 (101) 에서, 출력버퍼 (B101 및 B102) 의 스위칭 회로의 전원전압은 변동할 수 있고, 전원전압이 변동하면 이득이 변동하고 따라서 몇몇 경우에 시스템은 불안정해진다. 이것을 방지하기 위해, 전술한 종래기술에서는, 출력단 스위칭회로의 포지티브 전원전압 및 네거티브 전원전압이 소정의 전압분할비율로 분할된 후, 비교기의 출력에 따라 전압이 스위칭되고 비교기의 입력단으로 입력되는 전력증폭기 (이하 D 급 증폭기) 가 개시된다.
도 8 은 종래기술에서 설명되는 D 급 증폭기의 주요부를 도시하는 도면이다. 도 8 에 도시된 바와 같이, 종래의 D 급 증폭기는 PWM 변조회로 (133a) 및 PWM 변조회로 (133a) 로부터 출력되는 PWM 신호들을 증폭하는 스위칭회로 (134) 를 구비하고, 스위칭회로 (134) 에 의해 증폭된 PWM 신호들은 LC 필터 (미도시) 를 통해 스피커 (미도시) 로 출력된다. 스위칭회로 (134) 는 직렬로 접속된 N-타입 FET (Field Effect Transistor) (145) 및 P-타입 FET (146) 를 구비한다.
PWM 변조회로 (133a) 는 커패시터 (136) 및 연산증폭기 (137) 로 구성되는 적분증폭기 (139), 비교기 (140), 적분증폭기 (139) 의 출력과 비교기 (140) 의 비반전입력단자 사이에 배치되는 저항 (142) 및 비교기 (140) 의 출력을 반전하는 인버터 (186) 를 구비한다. PWM 변조회로 (133a) 는 포지티브측 전원전압 VPX를 저항 (181) 을 통해 공통단자로 접속되도록 하는 스위치 (182) 를 더 구비하고, 스위치 (182) 는 2 개의 접속부를 스위칭하여, 비교기 (140) 의 출력에 따라 GND, 또는 비교기 (140) 의 비반전입력단자와 저항 (142) 사이의 노드 (P) 가 선택되도록 한다. PWM 변조회로 (133a) 는 또한 네거티브측 전원전압 VMX를 저항 (183) 을 통해 공통단자로 접속되도록 하는 스위치 (184) 를 구비하고, 공통단자는 2 개의 접속부를 스위칭하여, 비교기 (140) 의 반전출력에 따라 GND 또는 노드 (P) 가 선택되도록 한다.
스위치 (182) 는, 비교기 (140) 의 출력이 하이레벨인 경우 공통단자와 노드 (P) 가 접속되도록, 출력이 로우레벨인 경우 공통단자와 GND가 접속되도록 제어한다. 스위치 (184) 는 비교기 (140) 의 출력이 로우레벨인 경우 공통단자와 노드 (P) 가 접속되도록, 출력이 하이레벨인 경우 공통단자와 GND가 접속되도록 제어한다.
이러한 방식으로 구성되는 통상의 D 급 증폭기에서, 비교기 (140) 의 입력단 (P) 으로 입력되는 적분출력 (삼각파) 의 최대값 VP 및 최소값 VM은 각각 스위칭회로 (134) 의 전원전압 VPX 및 VMX에 비례한다. 그 결과, 비교기 (140) 의 입력단측의 노드 (P) 로부터 스위칭회로 (134) 의 출력단 (Q) 까지의 이득은 이하의 수학식 1에 나타난 바와 같이, 전원전압 VPX 및 VMX 에 무관한 상수이고, 따라서 전원전압 VPX 및 VMX 에 기초한 회로이득의 변동이 방지된다.
G = (VPX - VMX) / (VP - VM)
그러나 전술한 바와 같이, 도 5에 도시된 전하평형형 D 급 증폭기는, 전차동증폭기 (102), 적분증폭기 (103N 및 103P) 및 슈미트 트리거 회로 (104N 및 104P) 로 구성되는 PWM 변환부와 출력부 (출력버퍼 B101 및 Bl02) 가 동일한 레벨의 전원으로 구성되는 것을 전제로 저항피드백을 가진다. 그러나, 예를 들어 휴대전화용 회로와 같이, 저소비전력이 요구되는 회로에서는, 다른 신호변환부에 대해서는 전력공급을 감소시키는 반면, 출력버퍼 (B101 및 B102) 에 대한 전력공급레벨만은 증가시킬 수 있고, 따라서 전력소비가 감소되고 높은 진폭이 획득된다. 이 경우, 저항피드백에 기초한 구성이 사용되면, 무신호에서의 출력의 평균레벨은 적분 증폭기 (103N 및 103P) 의 비반전입력레벨에 의해 결정되어, GND 측이 클램프하고, 진폭이 충분하지 못하게 된다.
또한, 도 8 에 도시된 D 급 증폭기에 있어서는, 입력신호와 출력신호와의 이득은, 저항 (132) 과 저항 (187) 과의 비로 결정될 수 있지만, 무신호시의 출력이 적분증폭기 (139) 의 비반전입력레벨과 동일해지기 때문에, PWM 변조회로 (133a) 의 전원레벨이 VDD1, 스위칭회로 (134) 의 전원레벨이 VDD2이면, 스위칭회로 (134) 의 출력은, VDD2/2을 중심으로 전원레벨까지 완전히 증폭시킬 수 없고, 충분히 높은 진폭을 획득할 수 없다.
본 발명의 일 양태에 따라, 입력신호에 따라 펄스폭변조신호를 출력하는 펄스폭변조회로, 펄스폭변조회로의 출력레벨을 시프트하는 레벨시프트 회로 및 레벨시프트 회로의 출력측에 접속되어 피드백신호를 펄스폭변조회로에 피드백하는 피드백회로를 구비하고, 이 피드백회로는 레벨시프트 회로로부터의 출력레벨에 따른 피드백량을 펄스폭변조회로에 따른 피드백량으로 변환하여, 변환된 피드백량을 피드백신호로서 출력하는 D 급 증폭기가 제공된다.
본 발명에 따라, 예를 들어 전력소비를 감소시키기 위해 전원레벨이 낮은 펄스폭변조회로의 출력을 레벨시프트하고 출력하는 경우에도, 레벨시프트 회로의 출력을 피드백하는 피드백신호는, 피드백회로에 의해 펄스폭변조회로의 전원레벨에 따른 피드백량으로 변환되어 피드백될 수 있고, PWM 변환회로의 전원레벨과 다음단의 출력단의 전원레벨은 독립적으로 설정될 수 있다.
또한, 펄스폭변조회로의 다음단에서 레벨시프트된 후의 출력에 따른 피드백량은 펄스폭회로에 따른 피드백량으로 변환되고 피드백되어, PWM 변환후라 하더라도, 출력단의 이전단에서 레벨시프트가 가능하고 따라서 전력소비가 감소될 수 있다. 또한 피드백이 레벨시프트 후의 출력에 대해 수행되어, 전력공급 잡음에 의한 영향을 제거할 수 있다.
본 발명의 또 다른 양태에 따라, 입력신호를 차동신호들로 변환하여 출력하는 전차동증폭기, 전차동증폭기의 일측으로부터의 차동신호에 따라 펄스폭변조신호를 출력하는 제 1 펄스폭변조회로, 제 1 펄스폭변조회로의 출력레벨을 시프트하는 제 1 레벨시프트 회로, 제 1 레벨시프트 회로의 출력측에 접속되어 제 1 피드백신호를 제 1 펄스폭변조회로로 피드백하는 제 1 피드백회로, 전차동증폭기의 다른 측으로부터의 차동신호에 따라 펄스폭변조신호를 출력하는 제 2 펄스폭변조회로, 제 2 펄스폭변조회로의 출력레벨을 시프트하는 제 2 레벨시프트 회로, 및 제 2 레벨시프트 회로의 출력측에 접속되어 제 2 피드백신호를 제 2 펄스폭변조회로로 피드백하는 제 2 피드백회로를 구비하고, 제 1 및 제 2 피드백회로는 제 1 및 제 2 레벨시프트 회로로부터의 출력레벨에 따른 피드백량을 제 1 및 제 2 펄스폭회로에 따른 피드백량으로 각각 변환하여, 변환된 피드백량을 제 1 및 제 2 피드백신호로서 각각 출력하는 D 급 증폭기가 제공된다.
본 발명의 이러한 목적들과 다른 목적들, 이점 및 특징들을 첨부된 도면을 참조하여 더 명백하게 설명한다.
이하, 도면을 참조하여 본 발명의 실시형태를 설명한다. 이 실시형태는, 예를 들어 휴대전화의 액정패널을 위한 플랫패널스피커 (flat panel speaker) 와 같이 저전력소비가 요구되는 장비에 적절하게 사용될 수 있는 D 급 증폭기에 본 발명을 적용한 것이다.
도 1은, 본 발명의 실시형태에 따른 D 급 증폭기를 도시한 블록도이다. 도 1에 도시된 바와 같이, 본 실시형태에 따른 D 급 증폭기 (1) 는, 저항 (R1 내지 R4) 및 전차동증폭기 (A1) 로 구성되는 차동신호출력부 (2) 및 차동신호가 출력되는 P-측 및 N-측의 각 전하평형형 D 급 증폭기 (3N 및 3P) 를 구비한다. 차동신호출력부 (2) 는, 입력단자 (Sin) 로부터의 음성신호를 차동신호들로 변환한다.
N-측 전하평형형 D 급 증폭기 (3N) 는, 연산증폭기 (A2) 및 커패시터 (C1) 로 구성되는 적분증폭기 (4N), 및 저항 (R7 및 R9) 및 비교기 (COMP1) 로 구성되는 슈미트 트리거 회로 (5N) 로 구성되는 PWM 파형생성회로, 슈미트 트리거 회로 (5N) 의 출력을 레벨시프트하는 레벨시프트 (L/S) 회로 (6N), 레벨시프트 회로 (6N) 의 출력을 증폭하는 출력버퍼 (B1), 및 출력버퍼 (B1) 의 출력을 적분증폭기 (4N) 로 네거티브 피드백하는 전하평형형 피드백루프 (피드백회로) (7N) 를 구비한다. 본 실시형태에서는, PWM 파형생성회로의 전원레벨이 VDD1, 레벨시프트 후의 전원레벨이 VDD2로 가정된다.
P-측 전하평형형 D 급 증폭기 (3P) 도 N-측 전하평형형 D 급 증폭기 (3N) 와 동일하게 구성되어, 연산증폭기 (A3) 및 커패시터 (C2) 로 구성되는 적분증폭기 (4P) 및 저항 (R8 및 R10) 및 비교기 (COMP2) 로 구성되는 슈미트 트리거 회로 (5P) 로 구성되는 PWM 파형생성회로, 슈미트 트리거 회로 (5P) 의 출력을 레벨시프트하는 레벨시프트 (L/S) 회로 (6P), 레벨시프트 회로 (6P) 의 출력을 증폭하는 출력버퍼 (B2) 및 출력버퍼 (B2) 의 출력을 적분증폭기 (4P) 로 네거티브 피드백하는 전하평형형 피드백루프 (7P) 를 구비한다.
N-측 전하평형형 D 급 증폭기 (3N) 의 경우에, 적분증폭기 (4N) 에서, 차동신호들 중 하나의 신호와 피드백회로로부터의 피드백신호가 연산증폭기 (A2) 의 반전입력단자로 입력되고, 이에 의해 전하가 커패시터 (C1) 에 저장되고 그 출력은 삼각파가 된다. 전차동증폭기 (A1) 의 비반전입력단자는 예를 들어, Vcom과 같은 고정전위에 접속된다.
슈미트 트리거 회로 (5N) 에서, 적분증폭기 (4N) 의 출력은 저항 (R7) 을 통해 비반전입력단자에 입력되고, 반전입력단자는 예를 들어 Vcom와 같은 고정전위에 접속된다. 이 슈미트 트리거 회로 (5N) 는, 입력전압 (적분증폭기 (4N) 의 출력) 의 로우레벨 및 하이레벨을 결정하는 출력 로우레벨 또는 하이레벨에 따라
VH = Vcom ( (R7 + R9) /R9)
VL = (Vcom (R7 + R9) - VDD1 × R7) /R9
의 2 개의 임계값을 가진다. P-측 전하평형형 D 급 증폭기도 N-측과 유사하게 구성되어, 슈미트 트리거 회로 (5P) 는
VH= Vcom ((R8 + Rl0)/Rl0)
VL=(Vcom (R8 + Rl0) - VDD1 × R8) /Rl0
의 2 개의 임계값을 가진다. 적분증폭기 (4N) 및 슈미트 트리거 회로 (5N) 로 구성되는 PWM 파형생성회로는, 삼각파의 입력없이도 자동적으로 발진하여 적분증폭기 (4N) 의 출력을 삼각파로 만드는 자여발진형 오실레이터회로이다.
레벨시프트 회로 (6N) 는, 슈미트 트리거 회로 (5N) 의 출력을 출력버퍼 (B1) 의 전원레벨로 변환한다. 전술한 바와 같이, D 급 증폭기가 휴대전화와 같이 전력소비가 제한되는 애플리캐이션에 사용되는 장비에 설치되면, 전력소비가 더 적은 것이 바람직하고, 따라서 출력버퍼 (B1) 전단의 PWM 파형생성회로를 전력소비가 감소되도록 구성함으로써 저전력소비를 달성할 수 있다. 이때문에, PWM 파형생성회로의 출력을 레벨시프트 회로 (6N) 에 의해 레벨시프트하고, 높은 진폭을 획득하기 위해 출력단에서 전력공급레벨이 증가될 필요가 있다. 이러한 경우, 적분증폭기 (4N 및 4P) 를 구성하는 연산증폭기 (A2 및 A3) 및 슈미트 트리거 회로 (5N 및 5P) 를 구성하는 비교기 (COMP1 및 COMP2) 의 전원레벨 VDD1은 예를 들어 3 V이고, 출력버퍼 (B1 및 B2) 의 전원레벨 VDD2은 예를 들어 15 V 이다.
그러나, 저항피드백이 통상의 방식으로 레벨시프트된 신호들에 대해 수행되면, 무신호시의 평균 출력레벨이 적분증폭기의 비반전입력레벨에 의해 결정되고, 따라서 GND 측이 클램프하고 충분한 진폭을 얻을 수 없다. 충분한 진폭을 얻기 위해, 무신호시의 평균 출력레벨은 출력버퍼 (B1 및 B2) 의 전원공급레벨 VDD2에 따라 변화되어야 한다. 즉, 무신호시의 평균 출력레벨은 VDD2/2가 되어야 한다. 따라서 본 실시형태에서, 이러한 피드백회로 (7N 및 7P) 는, 피드백량이 출력버퍼 (B1 및 B2) 의 출력레벨에 따라 가변적이고, 따라서 출력이 VDD2/2를 중 심으로 발진하여 이에 의해 진폭이 전원레벨까지 완전히 도달할 수 있도록 구성된다.
즉, N-측 전하평형형 D 급 증폭기 (3N) 에서, 피드백회로 (7N) 는 VDD2에 따라 저항 (R11) 을 조정함으로써 전류 피드백량을 설정하여 전류 피드백량이 VDD2에 의해 커지지 않도록 한다. 이때문에, 피드백회로 (7N) 는, 출력버퍼 (B1) 의 출력을 반전하는 인버터 (8N), 인버터 (8N) 의 출력에 의해 온/오프하는, 예를 들어 MOS (Metal 0xide Semiconductor) 트랜지스터로 구성되는 스위치 (SW1), 스위치 (SW1) 를 통해 전원 VDD에 접속되는 저항 (R11), 인버터 (8N) 의 출력에 의해 온/오프하는 스위치 (SW2) 및 일 단은 스위치 (SW2) 를 통해 GND에 접속되고 다른 단은 저항 (Rl1) 과 접속되는 저항 (R12) 을 구비한다. 그리고, 저항 (R11) 과 저항 (R12) 사이의 노드는 적분증폭기 (4N) 에 접속되고, 저항 (R11) 또는 저항 (R12) 는 인버터출력이 로우레벨인지 하이레벨인지에 따라 피드백저항으로 선택된다.
이러한 피드백회로 (7N) 에서, 출력버퍼 (B1) 의 출력이 하이레벨인 경우, 스위치 (SW1) 가 턴온하고 저항 (R11) 은 전원전위 VDD에 접속되고, 출력버퍼 (B1) 의 출력이 로우레벨인 경우, 스위치 (SW2) 가 턴온하고 저항 (R12) 은 GND에 접속된다. P-측 전하평형형 D 급 증폭기 (3P) 에서의 피드백회로 (7P) 도 유사하게 구성되어, 출력버퍼 (B2) 의 출력이 하이레벨인 경우, 스위치 (SW3) 가 턴온하고 저항 (R13) 은 전원전위 VDD에 접속되고, 출력버퍼 (B2) 의 출력이 로우레벨인 경우 스위치 (SW4) 가 턴온하고 저항 (R14) 은 GND에 접속된다.
이러한 피드백 회로 (7N) 에서, 전원전위 VDD, 고정전위 Vcom, 저항 (Rl1 및 R12) 의 저항값 (Rl1 및 R12로 표현한다) 은,
(VDD2 - Vcom)/Rl1 = (Vcom - (GND))/R12
의 관계식을 가진다.
또한 피드백회로 (7P) 에서, 전원전위 VDD, 고정전위 Vcom, 저항 (R13 및 R14) 의 저항값 (R13 및 R14로 표현한다) 은,
(VDD2 - Vcom)/R13 = (Vcom - (GND))/R14
의 관계식을 가진다.
즉, 피드백회로 (7N 및 7P) 는 출력버퍼 (B1 및 B2) 에서의 하이 또는 로우에 따라 다른 저항값 (Rl1 및 R13) 또는 저항값 (R12 및 R14) 을 선택함으로써, 피드백량을 스위칭할 수 있고, 출력레벨과 무관하게 전류의 동일한 레벨을 피드백하여 PWM 신호출력의 레벨시프트를 가능하게 한다.
다음으로, 본 실시형태에 따른 D 급 증폭기의 동작을 설명한다. 도 2는, 입력신호가 무신호인 경우의 적분증폭기 (4N 및 4P) 의 출력전위 Vintn ,Vintp, 및 이 때 출력 OUTN, OUTP로부터의 출력파형 Voutn, Voutp를 도시하는 그림이다. 도 3은 입력전압신호가 Vsin > Vcom인 경우의 각 노드 또는 각 출력에서의 출력파형을 도시하고, 도 4는 입력전압신호가 Vsin < Vcom인 경우의 각 노드 또는 각 출력에서의 출력파형을 도시한다. 즉, 도 4는 적분증폭기 (4P) 의 출력전위 Vintp, 출력 OUTP의 출력전위 Voutp, 적분증폭기 (4N) 의 출력전위 Vintp, 및 출력 OUTN 의 출력전위 Voutn에서의 출력파형들을 도시한다.
Vsin 입력이 Vcom과 동일할 경우, 차동신호출력부 (2) 로부터의 입력은 0이 되고, 따라서 Vintn 및 Vintp에 흘러 들어오는 전류는 각각
(VDD2 - Vcom)/R11
(VDD2 - Vcom)/R13
이 된다. 그리고 Vintn, Vintp로부터 흘러 나가는 전류는 각각
(Vcom - (GND))/R12
(Vcom - (GND))/R14
이 된다.
이러한 흘러 들어오는 전류와 흘러나가는 전류는 전술한 수학식 2 및 수학식 3에 나타난 바와 같이 동일하기 때문에 (이하 이 전류량을 Ifb로 표현한다), Vintn 및 Vintp는, 상승 및 하강 기울기가 도 2에 도시된 바와 동일한 삼각파를 나타낸다. 이러한 삼각파는 전술한 2 개의 임계값에 의해 슈미트 트리거 회로 (5N 및 5P) 에서 도 2에 도시된 구형파가 된다. 입력단자 (Sin) 로부터의 입력이 무신호이면, Vintp = Vintn 및 OUTP = OUTN이 성립되고, N-측 전하평형형 D 급 증폭기 (3N) 및 P-측 전하평형형 D 급 증폭기 (3P) 의 출력파형은 도 2에 도시된 파형이 된다.
다음으로, Vsin에 신호가 입력된 경우를 설명한다. Vsin > Vcom의 경우, 차동신호출력부 (2) 로부터 Vintp로 흘러 들어오는 전하가 Iin이면, 출력 OUTP이 하이레벨인 때에 커패시터 (C2) 로 흘러 들어오는 전류가 Ifb + Iin가 되고, Iin < 0 이므로, Vintp의 전압상승의 기울기가 무신호인 경우보다 더 작게 되고 (도 3의 Vintp), 하이레벨의 주기는 더 길어진다 (도 3의 Voutp). 반면, 출력 OUTP이 로우레벨인 경우, 커패시터 (C2) 로 흘러 들어오는 전류는 -Ifb + Iin가 되고, Vintp의 전압하강의 기울기가 증가하여 로우레벨의 주기는 감소하게 된다.
Vintn에서는 반대가 되어, 즉 도 3의 Vintn 및 Voutn에 나타난 바와 같이, 출력 OUTN이 하이레벨인 경우, Vintn에서는 하이레벨의 주기가 더 짧아지고, 출력 OUTN이 로우레벨인 경우, 로우레벨의 주기는 더 길어진다.
Vsin < Vcom인 경우, 출력 OUTP이 하이레벨인 때는, 커패시터 (C2) 로 흘러 들어오는 전류는 Ifb + Iin가 되고, Iin > O 이므로, Vintp의 전압상승의 기울기가 무신호인 경우보다 더 커지고 (도 4의 Vintp), 하이레벨의 주기는 더 짧아진다 (도 4의 Voutn). 반면, 출력 OUTP이 로우레벨인 경우, 커패시터 (C2) 로 흘러 들어오는 전류는 -Ifb + Iin가 되고, Vintp의 전압하강의 기울기가 감소하여 로우레벨의 주기는 증가하게 된다.
전술한 바와 같이, Vintn에서는 반대가 되어, 즉 도 4의 Vintn 및 Voutn에 나타난 바와 같이, 출력 OUTN이 하이레벨인 경우, Vintn에서는 하이레벨의 주기가 더 길어지고, 출력 OUTN이 로우레벨인 경우, 로우레벨의 주기는 더 짧아진다.
본 실시형태에서, 슈미트 트리거 회로 (5N 및 5P) 의 출력은 레벨시프트 회로 (6N 및 6P) 에서 출력단 (출력버퍼 B1 및 B2) 의 전원레벨로 변환되어 OUTN 및 OUTP로부터 출력되지만, OUTN 및 OUTP로부터의 피드백경로에 각각 인버터 (8N 및 8P) 를 삽입하고, 이 인버터 (8N 및 8P) 의 출력에 의해 전원측 및 GND 측의 스위치 (SW1 내지 SW4) 를 교대로 온,오프하고, 저항 (Rl1 또는 R12), 또는 저항 (R13 또는 R14) 을 선택하고, 선택된 저항에 따른 전류를 적분증폭기 (4N 및 4P) 로 피드백하는 것에 의해, 전원측 및 GND 측의 피드백전하량을 각각 변화시키고, 무신호시의 출력의 평균레벨을 등가적으로 변화시킬 수 있다.
본 발명은 전술한 실시형태만에 한정되는 것이 아니라, 본 발명의 범위 및 사상을 벗어나지 않은 범위에서 수정 및 변형이 가능한 것은 명백하다. 예를 들어, 전술한 실시형태에서, 피드백회로 (7N 및 7P) 는 소정의 저항값을 가지는 2개의 피드백저항으로 구성되는 것으로 가정하여 설명하였지만, 피드백회로 (7N 및 7P) 에서의 피드백저항은 가변저항으로 구성될 수도 있다. 이 경우, 예를 들어 다른 저항값을 가지는 복수의 저항을 병렬로 접속하고, 이 저항들을 외부의 제어신호를 사용하여 스위칭함으로써 접속시켜, 이 저항들은 외부 제어신호에 의해 스위칭되고, 원하는 저항값이 되도록 구성된다.
이러한 경우, 하기 수학식 4에 나타난 바와 같이, 피드백회로 (7N 및 7P) 의 저항값 평균과 저항 (5) 또는 저항 (6) 과의 비가 이 시스템의 이득 G가 된다. 즉, 저항값을 가변으로 설정할 수 있도록 피드백회로 (7N 및 7P)를 구성하여, 시스템의 이득을 가변으로 할 수 있다.
gain G = 2 × R6 /(R11 + R12)
본 발명에 따른 D 급 증폭기에 의하면, 펄스폭변조회로 후단의 레벨시프트 후의 출력에 따른 피드백량을 펄스폭변조회로에 따른 피드백량으로 변환하여 피드백하기 때문에, PWM 변환후 출력단의 전단으로 레벨시프트할 수 있어서, 이에 의해 전력의 소비를 절감할 수 있다. 동시에 레벨시프트후의 출력으로부터 피드백하고 있기 때문에, 전원 잡음에 의한 영향을 제거할 수 있다.

Claims (7)

  1. 입력신호에 따라 펄스폭변조신호를 출력하는 펄스폭변조회로;
    상기 펄스폭변조회로의 출력레벨을 시프트하는 레벨시프트 회로; 및
    상기 레벨시프트 회로의 출력측에 접속되어, 피드백신호를 상기 펄스폭변조회로로 피드백하고, 상기 레벨시프트 회로로부터의 출력레벨에 따른 피드백량을 상기 펄스폭변조회로에 따른 피드백량으로 변환하여, 상기 변환된 피드백량을 상기 피드백신호로서 출력하는 피드백회로를 구비하는, D 급 증폭기.
  2. 제 1 항에 있어서,
    상기 피드백회로는, 레벨시프트 후의 전원레벨이 상기 펄스폭변조회로의 전원레벨로 시프트되도록 조정되는 저항값을 갖는 저항을 구비하고, 상기 레벨시프트 이후에 전원에 의한 잡음을 제거하기 위해 상기 피드백신호를 피드백하는, D 급 증폭기.
  3. 제 2 항에 있어서,
    상기 피드백회로는 상기 레벨시프트 회로로부터의 출력레벨이 각각 하이레벨이거나 로우레벨인 경우에 턴온하는 제 1 스위치 및 제 2 스위치, 및
    상기 제 1 스위치 및 상기 제 2 스위치에 의해 각각 선택되는 제 1 피드백저항 및 제 2 피드백저항을 구비하는, D 급 증폭기.
  4. 제 1 항에 있어서,
    상기 피드백회로는 외부제어신호에 의해 저항값을 스위칭할 수 있는 가변저항을 구비하는, D 급 증폭기.
  5. 제 1 항에 있어서,
    상기 레벨시프트 회로의 출력을 증폭하는 출력버퍼를 더 구비하고, 상기 피드백회로는 상기 출력버퍼의 출력을 상기 펄스폭변조회로로 피드백하는, D 급 증폭기.
  6. 제 1 항에 있어서,
    상기 펄스폭변조회로는 입력신호 및 피드백신호를 적분하는 적분회로 및
    상기 적분회로의 출력과 기준전위를 비교하여, 펄스폭변조신호를 출력하는 슈미트 트리거 회로를 구비하고,
    상기 피드백회로는 상기 피드백신호를 상기 적분회로로 입력하는, D 급 증폭기.
  7. 입력신호를 차동신호들로 변환하여 이를 출력하는 전차동증폭기;
    상기 전차동증폭기의 일 측으로부터의 차동신호에 따라 펄스폭변조신호를 출력하는 제 1 펄스폭변조회로;
    상기 제 1 펄스폭변조회로의 출력레벨을 시프트하는 제 1 레벨시프트 회로;
    상기 제 1 레벨시프트 회로의 출력측에 접속되어, 상기 제 1 펄스폭변조회로로 제 1 피드백신호를 피드백하는 제 1 피드백회로;
    상기 전차동증폭기의 다른 측으로부터의 차동신호에 따라 펄스폭변조신호를 출력하는 제 2 펄스폭변조회로;
    상기 제 2 펄스폭변조회로의 출력레벨을 시프트하는 제 2 레벨시프트 회로; 및
    상기 제 2 레벨시프트 회로의 출력측에 접속되어, 상기 제 2 펄스폭변조회로로 제 2 피드백신호를 피드백하는 제 2 피드백회로를 구비하고,
    상기 제 1 및 제 2 피드백회로는 상기 제 1 및 제 2 레벨시프트 회로로부터의 출력레벨에 따른 피드백량을 각각 상기 제 1 및 제 2 펄스폭변조회로에 따른 피드백량으로 변환하여, 상기 변환된 피드백량을 상기 제 1 및 제 2 피드백신호로서 각각 출력하는, D 급 증폭기.
KR1020050033751A 2004-05-06 2005-04-22 Ｄ 급 증폭기 KR20060047448A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00137103 2004-05-06
JP2004137103A JP2005322957A (ja) 2004-05-06 2004-05-06 Ｄ級アンプ

Publications (1)

Publication Number Publication Date
KR20060047448A true KR20060047448A (ko) 2006-05-18

Family

ID=34934815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050033751A KR20060047448A (ko) 2004-05-06 2005-04-22 Ｄ 급 증폭기

Country Status (5)

Country Link
US (1) US7295063B2 (ko)
EP (1) EP1594224A1 (ko)
JP (1) JP2005322957A (ko)
KR (1) KR20060047448A (ko)
CN (1) CN1694352A (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466033C (zh) * 2005-12-14 2009-03-04 奇景光电股份有限公司 源极驱动器输出级电路、缓冲器电路及其电压调制方法
JP4992723B2 (ja) * 2005-12-22 2012-08-08 セイコーエプソン株式会社 インクジェットプリンタのヘッド駆動装置及び駆動制御方法、並びにインクジェットプリンタ
JP4877233B2 (ja) 2006-01-17 2012-02-15 セイコーエプソン株式会社 インクジェットプリンタのヘッド駆動装置及びインクジェットプリンタ
CN101370664B (zh) * 2006-01-20 2010-06-02 精工爱普生株式会社 喷墨打印机的头驱动装置及喷墨打印机
JPWO2007086375A1 (ja) 2006-01-25 2009-06-18 セイコーエプソン株式会社 インクジェットプリンタのヘッド駆動装置及びヘッド駆動方法、並びにインクジェットプリンタ
JP5313697B2 (ja) * 2006-03-03 2013-10-09 バング アンド オルフセン アイスパワー アクティーゼルスカブ 自励発振増幅システム
KR100716527B1 (ko) 2006-03-06 2007-05-09 주식회사 쓰리에스테크놀로지 출력 주파수의 대역폭 제어가 가능한 시그마-델타 변조방식의 3-레벨 ｄ급 오디오 증폭기
JP4930231B2 (ja) 2006-07-20 2012-05-16 セイコーエプソン株式会社 液体噴射装置
JP4946685B2 (ja) * 2006-07-24 2012-06-06 セイコーエプソン株式会社 液体噴射装置および印刷装置
JP5141117B2 (ja) * 2006-07-24 2013-02-13 セイコーエプソン株式会社 液体噴射装置および印刷装置
JP2008049699A (ja) 2006-07-24 2008-03-06 Seiko Epson Corp 液体噴射装置および印刷装置
US7446603B2 (en) * 2006-08-17 2008-11-04 Matsushita Electric Industrial Co., Ltd. Differential input Class D amplifier
JP5034771B2 (ja) 2006-09-05 2012-09-26 セイコーエプソン株式会社 駆動回路、液体噴射装置および印刷装置
US7518442B1 (en) * 2006-10-10 2009-04-14 National Semiconductor Corporation Circuit and method for suppressing switching and supply-related errors in a PWM power stage by instantaneous per-pulse feedback
US7731317B2 (en) 2007-01-12 2010-06-08 Seiko Epson Corporation Liquid jetting device
JP4321600B2 (ja) * 2007-02-07 2009-08-26 セイコーエプソン株式会社 インクジェットプリンタ
JP4513832B2 (ja) * 2007-07-13 2010-07-28 ヤマハ株式会社 Ｄ級増幅回路
JP4518152B2 (ja) 2008-01-16 2010-08-04 セイコーエプソン株式会社 液体噴射装置及びインクジェットプリンタ
JP5256768B2 (ja) * 2008-02-21 2013-08-07 セイコーエプソン株式会社 液体噴射装置
JP5494108B2 (ja) * 2010-03-26 2014-05-14 セイコーエプソン株式会社 容量性負荷駆動装置、液体噴射装置および印刷装置
US8643436B2 (en) * 2011-11-22 2014-02-04 Analog Devices, Inc. Multi-level boosted Class D amplifier
JP5664752B2 (ja) * 2013-12-18 2015-02-04 セイコーエプソン株式会社 容量性負荷駆動装置、液体噴射装置および印刷装置
US9660586B2 (en) * 2014-08-08 2017-05-23 Stmicroelectronics S.R.L. Class D switching amplifier and method of controlling a loudspeaker
JP5907242B2 (ja) * 2014-11-20 2016-04-26 セイコーエプソン株式会社 流体噴射装置用の液体噴射制御部
JP6103098B2 (ja) * 2016-03-22 2017-03-29 セイコーエプソン株式会社 流体噴射装置用の液体噴射制御部
US10063251B2 (en) 2016-07-15 2018-08-28 Mediatek Inc. Low-noise current-in class D amplifier with slew rate control mechanism
EP3402070B1 (en) * 2017-05-11 2020-02-12 Infineon Technologies Austria AG Class d audio amplifier with adjustable gate drive
CN111900940B (zh) * 2020-07-28 2024-04-19 上海艾为电子技术股份有限公司 输入级钳位电路及其钳位方法、功率放大器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1239922A (en) 1967-04-27 1971-07-21 K D G Instr Ltd Modulated pulse computing circuits
IT1215247B (it) * 1985-03-13 1990-01-31 Ates Componenti Elettron Dispositivo e procedimento per azzerare un segnale di uscita in un amplificatore a commutazione.
JPH0728181B2 (ja) * 1988-12-28 1995-03-29 パイオニア株式会社 パルス幅変調増幅回路
US5115205A (en) * 1990-12-28 1992-05-19 Square D Company AC amplifier with automatic DC compensation
JP4434557B2 (ja) * 2001-07-31 2010-03-17 ヤマハ株式会社 電力増幅回路
US6448851B1 (en) * 2001-08-21 2002-09-10 Texas Instruments Incorporated Amplifier with offset compensation for a high voltage output transistor stage

Also Published As

Publication number Publication date
US7295063B2 (en) 2007-11-13
US20050248399A1 (en) 2005-11-10
JP2005322957A (ja) 2005-11-17
EP1594224A1 (en) 2005-11-09
CN1694352A (zh) 2005-11-09

Similar Documents

Publication Publication Date Title
KR20060047448A (ko) Ｄ 급 증폭기
KR100746859B1 (ko) Ｄ 급 증폭기
US7312657B2 (en) Class D amplifier
US7167046B2 (en) Class-D amplifier
US8823343B2 (en) Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit
US6707337B2 (en) Self-operating PWM amplifier
US7920082B2 (en) D/A converter circuit and digital input class-D amplifier
KR0142149B1 (ko) 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치
US7853029B2 (en) Output stage for a hearing aid and method of driving output stage
JP4274204B2 (ja) Ｄ級増幅器
CN113179089B (zh) 音频功放电路及其功率限制方法、电子设备
US7825725B2 (en) Class D amplifier
JP4853176B2 (ja) Ｄ級増幅器
CN112886933B (zh) D类音频放大器及其自适应脉宽调整方法、电子设备
US20060071697A1 (en) Pwm generator
JP4807021B2 (ja) スイッチングアンプ
KR100190255B1 (ko) 펄스폭 변조 회로
EP2555423B1 (en) Digital amplifier
JP5499431B2 (ja) 三角波発生回路
KR101003723B1 (ko) Ｄ급 증폭 회로
EP1177619B1 (en) Signal treating circuit with a class a/b output stage connectable to a source of multiple supply voltages
JP5376311B2 (ja) 半導体装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070302

Effective date: 20071218