KR20060046877A - 피처리체의 처리 방법 및 플라즈마를 사용한 피처리체의처리 방법 - Google Patents

피처리체의 처리 방법 및 플라즈마를 사용한 피처리체의처리 방법 Download PDF

Info

Publication number
KR20060046877A
KR20060046877A KR1020040092380A KR20040092380A KR20060046877A KR 20060046877 A KR20060046877 A KR 20060046877A KR 1020040092380 A KR1020040092380 A KR 1020040092380A KR 20040092380 A KR20040092380 A KR 20040092380A KR 20060046877 A KR20060046877 A KR 20060046877A
Authority
KR
South Korea
Prior art keywords
plasma
power
source power
gas
processing
Prior art date
Application number
KR1020040092380A
Other languages
English (en)
Other versions
KR100672820B1 (ko
Inventor
한재현
채승기
박기수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040092380A priority Critical patent/KR100672820B1/ko
Priority to US11/255,995 priority patent/US7335601B2/en
Publication of KR20060046877A publication Critical patent/KR20060046877A/ko
Application granted granted Critical
Publication of KR100672820B1 publication Critical patent/KR100672820B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/022—Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

피처리체의 처리 방법 및 플라즈마를 사용한 피처리체의 처리 방법에 있어서, 제1 가스의 공급 및 바이어스 파워와 제1 소스 파워의 인가에 의해 생성된 플라즈마를 사용하여 쿨롱력에 의해 파지된 피처리체를 처리한 후, 상기 플라즈마의 생성을 중단시키고, 상기 쿨롱력을 해제한다. 그리고, 제2 가스의 공급 및 제2 소스 파워의 인가에 의해 생성된 끌힘에 의해 상기 피처리체의 주변에 잔류하는 오염원을 상기 피처리체로부터 부유시킨다. 따라서, 상기 피처리체에 거의 영향을 끼치지 않는 상태에서 상기 오염원을 용이하게 제거할 수 있다.

Description

피처리체의 처리 방법 및 플라즈마를 사용한 피처리체의 처리 방법{method of processing a processed object and method of processing a processed object using plasma}
도 1은 본 발명의 일 실시예에 따른 피처리체를 처리하기 위한 장치를 개략적으로 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 피처리체를 처리하기 위한 방법을 설명하기 위한 도면이다.
도 3은 도 2의 피처리체를 처리하는 방법을 수행할 때 소스 파워, 바이어스 파워 및 직류 파워가 인가되는 상황을 설명하기 위한 도면이다.
본 발명은 피처리체의 처리 방법 및 플라즈마를 사용한 피처리체의 처리 방법에 관한 것으로서, 보다 상세하게는 플라즈마를 사용하여 반도체 장치를 제조하는 방법에 관한 것이다.
상기 반도체 장치는 주로 반도체 기판 상에 박막을 형성하는 증착 공정, 상기 박막을 패턴으로 형성하는 식각 공정, 상기 패턴을 형성할 때 사용되는 식각 마 스크를 형성하는 포토리소그라피 공정 등을 수행하여 제조한다. 특히, 0.13㎛ 이하의 디자인 룰을 요구하는 반도체 장치의 제조에서는 플라즈마를 많이 사용한다.
상기 플라즈마를 사용하는 일반적인 공정은 다음과 같다. 먼저, 상기 반도체 기판을 챔버 내에 위치시킨 후, 상기 챔버에 가스를 공급하면서 바이어스 파워와 소스 파워를 인가하여 플라즈마를 생성한다. 그리고, 상기 플라즈마를 사용하여 공정을 수행한다. 이어서, 상기 플라즈마의 생성을 중단시켜 상기 공정을 종료한 후, 상기 반도체 기판을 챔버로부터 빼낸다.
또한, 상기 플라즈마를 사용한 공정을 수행할 때 상기 반도체 기판은 주로 정전척에 놓여진다. 특히, 상기 반도체 기판은 상기 정전척에 직류 파워를 인가하여 생성하는 쿨롱력에 의해 파지된다. 그리고, 상기 플라즈마의 생성 중단은 상기 가스의 공급을 중단시킨 후, 상기 바이어스 파워와 소스 파워의 인가를 중단시킴으로서 달성한다. 더불어, 상기 플라즈마의 생성을 중단시킨 후, 상기 쿨롱력을 해제하여 상기 반도체 기판의 파지를 푼다(release). 이때, 상기 쿨롱력의 해제는 상기 직류 파워의 인가를 중단시킴으로서 달성한다.
상기 플라즈마를 사용한 공정에서는 이동도(mobility)가 우수한 전자가 상기 플라즈마를 이루고 있는 입자들과 빈번하게 충돌하고, 그 결과 상기 입자들이 전하를 갖는다. 그리고, 상기 입자들이 전하를 가진 상태에서 상기 플라즈마의 생성을 중단시킬 경우에는 상기 입자들에 제공되는 에너지의 공급이 중단되고, 그 결과 상기 입자 자체의 무게에 의하여 받는 중력과 상기 반도체 기판을 파지하는 쿨롱력에 의해 상기 입자들이 상기 반도체 기판과 그 주변에 쉽게 모인다. 특히, 상기 플라 즈마의 생성을 중단시킨 후, 상기 챔버에 퍼지 가스를 공급하여 상기 반도체 기판 상에 축적된 전하를 방전(discharge)시킬 경우에는 상기 오염원이 더욱 많이 발생한다. 이와 같이, 상기 플라즈마를 사용한 공정에서는 상기 반도체 기판과 그 주변에 파티클 등과 같은 오염원이 많이 잔류하게 된다.
상기 플라즈마를 사용한 공정에서 상기 반도체 기판과 그 주변에 잔류하는 파티클을 감소시키기 위한 방법들은 대한민국 공개특허 2004-22346호, 일본국 공개특허 2003-100720호, 미합중국 특허 5,573,597호(issued to Lantsman) 등에 개시되어 있다.
상기 대한민국 공개특허 2004-22346호에는 상기 플라즈마의 생성을 중단시킬 때 고주파 전력 퍼지를 수행하여 상기 파티클을 감소시키는 방법에 개시되어 있다. 그러나, 상기 방법은 상기 반도체 기판에 반데발스의 힘(Van der Waals force)에 의해 흡착된 파티클을 상기 반도체 기판으로부터 이탈시키는 것이 용이하지 않다.
상기 일본국 공개특허 2003-100720호에는 챔버 내에 설치한 별도의 전극을 사용하여 오염원을 포집시킴으로서 상기 반도체 기판과 그 주변에 잔류하는 오염원을 줄이는 방법이 개시되어 있다. 그러나, 상기 방법은 별도의 부재를 마련해야 하기 때문에 다소 번거롭다.
상기 미합중국 특허 5,573,597호에는 상기 플라즈마의 생성을 중단시킬 때 바이어스 파워를 조작하여 생성되는 반발력에 의해 상기 반도체 기판과 그 주변에 잔류하는 오염원을 줄이는 방법이 개시되어 있다. 그러나, 상기 방법은 상기 반발력에 의해 상기 반도체 기판이 튀는 현상이 발생하기 때문에 바람직하지 않다.
따라서, 상기 플라즈마를 사용한 공정에서는 상기 반도체 기판과 그 주변에 파티클 등과 같은 오염원으로 인한 불량이 발생하는 문제점이 있다.
본 발명의 일 목적은 피처리체의 주변에 잔류하는 오염원을 용이하게 제거하기 위한 처리 방법을 제공하는데 있다.
본 발명의 다른 목적은 플라즈마를 사용한 공정을 수행할 때 피처리체의 주변에 잔류하는 오염원을 용이하게 제거하기 위한 처리 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 피처리체의 처리 방법은 상기 피처리체를 처리한 후, 상기 피처리체로부터 이격된 부위에 생성하는 끌힘에 의해 상기 피처리체의 주변에 잔류하는 오염원을 상기 피처리체로부터 부유시시킨다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 플라즈마를 사용한 피처리체의 처리 방법은 제1 가스의 공급 및 바이어스 파워와 제1 소스 파워의 인가에 의해 생성된 플라즈마를 사용하여 쿨롱력에 의해 파지된 피처리체를 처리한 후, 상기 플라즈마의 생성을 중단시키고, 상기 쿨롱력을 해제한다. 그리고, 제2 가스의 공급 및 제2 소스 파워의 인가에 의해 생성된 끌힘에 의해 상기 피처리체의 주변에 잔류하는 오염원을 상기 피처리체로부터 부유시킨다.
상기 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 플라즈마를 사용한 피처리체의 처리 방법은 챔버 내에 구비된 정전척 상에 피처리체를 올려놓은 후, 상기 정전척에 쿨롱력을 생성하여 상기 정전척 상에 놓여진 피처리체를 파지한다. 그리고, 제1 가스의 공급 및 제1 소스 파워와 바이어스 파워를 인가하여 생성된 제1 플라즈마를 사용하여 상기 피처리체를 처리한다. 이어서, 상기 제1 플라즈마의 생성을 중단시켜 상기 처리를 종료하고, 상기 쿨롱력을 해제한다. 계속해서, 제2 가스의 공급 및 제2 소스 파워를 인가하여 생성시킨 제2 플라즈마를 사용하여 상기 피처리체의 주변에 잔류하는 오염원을 상기 피처리체로부터 부유시킨다. 그리고, 상기 정전척 상에 놓여진 피처리체를 상기 챔버로부터 빼낸다.
이와 같이, 본 발명은 상기 피처리체와 그 주변에 잔류하는 오염원을 상기 피처리로부터 이격된 부위에 생성하는 끌힘을 이용하기 제거한다. 특히, 상기 끌힘은 소스 파워의 인가로서 생성한다. 따라서, 플라즈마를 사용한 공정에서는 별도의 부재를 마련하지 않고도 상기 끌힘을 생성할 수 있다. 그리고, 상기 끌힘을 상기 피처리로부터 이격된 부위에 생성하기 때문에 상기 피처리체에 거의 영향을 끼치지 않는다.
이하, 본 발명의 바람직한 실시예를 첨부하는 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 피처리체를 처리하기 위한 장치를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 상기 장치(10)는 챔버(100)를 포함하고, 상기 챔버(100)에는 가스의 공급을 안내하는 가스 공급부(110, 111)와 상기 가스를 배출시키는 가스 배출부(112) 및 피처리체인 반도체 기판(W)의 놓여지는 플레이트(114)가 설치된다. 특히, 상기 가스 공급부(110, 111)는 상기 가스의 균일한 공급을 위하여 확산 구멍을 가질 수도 있다. 그리고, 상기 플레이트(114)는 상기 반도체 기판(W)이 놓여지는 척(114a)과 상기 척(114a)을 지지하는 서셉터(114b)를 포함하는 것이 바람직하다.
그리고, 상기 장치(10)는 플라즈마를 사용하여 공정을 수행하는 것이 바람직하다. 그러므로, 상부 전극으로 사용하는 가스 공급부(110)에는 소스 파워를 인가하기 위한 라인(116)이 연결되고, 하부 전극으로 사용하는 플레이트(114)에는 바이어스 파워를 인가하기 위한 라인(118)이 연결된다. 이때, 상기 바이어스 파워를 인가하기 위한 라인(118)은 상기 플레이트(114)의 서섭터(114b)에 연결되는 것이 바람직하다. 또한, 상기 플레이트(114)의 척(114a)은 쿨롱력에 의해 상기 반도체 기판(W)을 파지하는 정전척인 것이 바람직하다. 따라서, 상기 척(114a)에는 상기 쿨롱력을 생성하는 직류 파워를 인가하기 위한 라인(120)이 연결된다. 또한, 상기 척은 바이폴라 타입, 모노폴라 타입 등을 포함한다.
상기 장치를 사용한 증착 공정에서는 챔버(100)로 증착용 가스를 공급하고, 식각 공정에서는 챔버(110)로 식각용 가스를 공급할 경우 상기 장치를 증착 공정 또는 식각 공정에 사용할 수 있다. 예를 들면, 상기 반도체 기판(W) 상에 플라즈마 증대 산화막을 증착할 경우에는 상기 챔버(100)로 SiH4 가스를 공급하고, 상기 플라즈마 증대 산화막을 식각할 경우에는 상기 챔버(100)로 CF4 가스를 공급한다.
이하, 상기 장치를 사용한 본 발명의 실시예들에 따른 피처리체 처리 방법에 대하여 설명한다.
도 2는 본 발명의 일 실시예에 따른 피처리체를 처리하기 위한 방법을 설명하기 위한 도면이고, 도 3은 도 2의 피처리체를 처리하는 방법을 수행할 때 소스 파워, 바이어스 파워 및 직류 파워가 인가되는 상황을 설명하기 위한 도면이다.
도 2 및 도 3을 참조하면, 피처리체인 반도체 기판을 챔버로 로딩시킨다.(S21 단계) 상기 반도체 기판의 로딩은 블레이드와 같은 이송 부재를 사용한다. 이어서, 상기 쳄버의 척 상에 상기 반도체 기판을 올려놓는다.(S23 단계). 그리고, 상기 척에 직류 파워를 인가한다. 이때, 상기 직류 파워는 약 100 내지 300 Volts의 전압을 갖는 상태로 인가하는 것이 바람직하고, 약 150 내지 250 Volts의 전압을 갖는 상태로 인가하는 것이 보다 바람직하고, 약 200 Volts의 전압을 갖는 상태로 인가하는 것이 가장 바람직하다. 이와 같이, 상기 척에 직류 파워를 인가함으로서 상기 척에는 쿨롱력이 생성되고, 상기 척 상에 놓여진 반도체 기판은 상기 쿨롱력에 의해 파지된다.(S25 및 S27 단계)
이어서, 상기 챔버 내에 제1 플라즈마를 생성시킨다.(S29 단계) 구체적으로, 상부 전극인 상기 가스 공급부에 제1 소스 파워를 인가하고, 하부 전극인 상기 서섭터에 바이어스 파워를 인가하고, 상기 챔버 내에 제1 가스를 공급하여 상기 제1 플라즈마를 생성시킨다. 이때, 증착 공정 또는 식각 공정 등과 같은 공정의 종류에 따라 상기 소스 파워와 바이어스 파워의 전력(electric power)은 차이가 있다. 또 한, 상기 공정의 종류에 따라 상기 제1 가스의 종류도 달리한다. 이와 같이, 상기 제1 플라즈마를 생성한 후, 상기 제1 플라즈마를 사용하여 상기 반도체 기판을 처리한다.(S31 단계) 또한, 상기 반도체 기판의 처리에서는 상기 챔버에 약 0.001 내지 10 torr의 압력을 적용하는 것이 바람직하다. 예를 들면, ICP(inductive coupled plasma), ECR(electron cyclotron resonance) 등과 같은 고밀도 플라즈마를 이용한 반도체 기판의 처리인 경우에는 상기 챔버에 약 0.001 내지 0.1 torr의 압력을 적용하는 것이 바람직하고, 용량성 결합형 플라즈마(capacitively coupled plasma : CCP)를 이용한 반도체 기판의 처리인 경우에는 상기 챔버에 약 0.1 내지 10 torr의 압력을 적용하는 것이 바람직하다.
그리고, 상기 반도체 기판을 처리한 후, 상기 제1 플라즈마의 생성을 중단시킨다.(S33 단계) 구체적으로, 상기 제1 플라즈마의 생성 중단에서는 제1 가스의 공급을 중단시키고, 상기 바이어스 파워와 제1 소스 파워의 인가를 중단시키는 것에 의해 달성된다. 특히, 상기 제1 소스 파워의 인가 중단은 램프 다운으로 수행하는 것이 바람직하다. 즉, 상기 제1 소스 파워의 인가를 일시적으로 중단시키는 것이 아니라 단계별로 상기 제1 소스 파워의 전력을 낮추어 가면서 중단시키는 것이다. 이와 같이, 상기 제1 플라즈마의 생성을 중단시킴으로서 상기 반도체 기판의 처리가 종료된다.
계속해서, 상기 챔버 내에 퍼지 가스를 제공하여 상기 챔버 내에 축적된 전하들을 방전시킨다. 그리고, 상기 직류 파워의 인가를 중단시킴으로서 상기 척에 생성된 쿨롱력을 해제시킨다.(S35 단계)
그리고, 상부 전극인 상기 가스 공급부에 제2 소스 파워를 인가시킨다. 즉, 상기 척에 인가되는 직류 파워와 하부 전극인 상기 서섭터에 인가되는 바이어스 파워를 중단시킨 상태에서 상기 제2 소스 파워를 인가시키는 것이다. 또한, 상기 제2 소스 파워를 인가시킬 때 상기 챔버로 제2 가스가 공급된다. 상기 제2 가스의 예로서는 아르곤, 헬륨, 산소, 수소, 크세논, 질소 등을 들 수 있다. 이들은 단독으로 사용하거나 둘 이상을 혼합하여 사용할 수 있다. 또한, 상기 제2 소스 파워는 제1 소스 파워보다 낮은 전력을 갖는 상태로 인가되는 것이 바람직하다. 따라서, 상기 제2 소스 파워는 약 100 내지 5,000 watts인 것이 바람직하고, 약 2,000 내지 2,700 watts인 것이 보다 바람직하고, 약 2,500 watts인 것이 가장 바람직하다.
이와 같이, 상기 제2 소스 파워와 제2 가스를 공급함으로서 상기 챔버 내에는 제2 플라즈마가 생성된다. 이때, 상기 제2 플라즈마는 상기 반도체 기판의 처리에는 아무런 영향을 끼치지 않는다. 다만, 상기 제2 플라즈마에 의해 상기 챔버 내에는 끌힘이 생성된다.(S37 단계) 이때, 상기 끌힘은 상기 반도체 기판으로부터 이격된 부위에 생성된다. 이와 같이, 상기 끌힘을 생성함으로서 상기 반도체 기판과 그 주변에 잔류하는 파티클 등과 같은 오염원이 상기 반도체 기판으로부터 부유한다.(S39 단계) 즉, 상기 끌힘에 의해 상기 오염원이 상기 반도체 기판으로부터 제거되는 것이다.
상기 끌힘에 의해 상기 반도체 기판으로부터 상기 오염원을 부유시킨 후, 상기 제2 소스 파워의 인가를 중단시킨다. 그리고, 블레이드와 같은 이송 부재를 사용하여 상기 반도체 기판을 상기 척으로부터 들어올린 후, 상기 챔버로부터 언로딩 시킨다.(S41 및 S43 단계)
이와 같이, 본 실시예에서는 상기 끌힘을 생성하여 상기 반도체 기판으로부터 상기 오염원을 부유시킴으로서 상기 오염원의 제거가 가능하다. 특히, 본 실시예에서는 상기 척에 생성시킨 쿨롱력을 해제한 후, 상기 끌힘을 생성하므로 상기 반도체 기판을 언로딩시킬 때 상기 반도체 기판이 반발력에 의해 튀는 현상이 거의 발생하지 않는다. 또한, 본 실시예에서는 별도의 부재를 마련하지 않음에도 불구하고 상기 파티클과 같은 오염원을 용이하게 제거할 수 있다.
따라서, 본 실시예의 방법을 플라즈마를 사용한 반도체 장치의 제조에 적용할 경우, 상기 플라즈마에 의해 발생하는 파티클 등과 같은 오염원에 의한 불량을 충분하게 감소시킬 수 있다.
플라즈마를 사용한 증착 공정에서의 파티클 개수 측정
상기 파티클 개수 측정을 위하여 패턴이 형성되지 않은 반도체 기판과 패턴이 형성된 반도체 기판 상에 실란 가스를 사용한 플라즈마 증착 공정을 수행하였다. 이때, 상기 증착 공정은 3대의 챔버를 사용하였다.
계속해서, 본 실시예와 같이 산소 가스를 퍼지 가스로 사용하여 퍼지를 실시하여 축적된 전하들을 방전시킨 후, 상기 챔버에 산소 가스, 아르곤 가스 및 헬름 가스를 공급하면서 약 2,500 watts의 전력을 갖는 소스 파워를 인가하여 약 10초 동안 끌힘을 생성하였다. 그리고, 상기 끌힘을 생성하여 상기 파티클을 제거한 후, 챔버로부터 상기 반도체 기판을 언로딩시켰다.
하기 표 1은 상기 플라즈마 증착 공정을 수행한 이후에 잔류하는 파티클의 개수와 상기 반도체 기판을 언로딩시킨 이후에 파티클의 개수를 비교한 결과를 나타낸다. 그리고, 표 1에서 (+)는 증가치를 나타낸다.
챔버번호 파티클 개수
패턴이 형성되지 않은 반도체 기판 패턴이 형성된 반도체 기판
1 +7
1 +36
1 +14
1 +16
2 +8
2 +23
2 +15
2 +33
3 +21
3 +7
3 +23
상기 파티클의 개수를 측정한 결과, 상기 표 1에서와 같이, 패턴이 형성되지 않는 반도체 기판과 패턴이 형성된 반도체 기판에 상관없이 파티클의 개수가 크게 증가하지 않은 것을 확인할 수 있다. 또한, 상기 챔버의 종류에 상관없이 파티클의 개수가 크게 증가하지 않은 것을 확인할 수 있다.
하기 표 2는 종래의 방법에 따라 패턴이 형성되지 않은 반도체 기판 상에 실란 가스를 사용한 플라즈마 증착 공정을 수행하였다. 즉, 상기 끌힘의 생성을 생략하였다. 다만, 퍼지를 위한 가스의 종류와 유량을 달리하거나, 진공 펌핑을 수행하거나 또는 척에 직류 파워를 인가한 상태에서 소스 파워를 다시 인가하였다.
하기 표 2의 경우에도 상기 표 1에서와 동일하게 상기 플라즈마 증착 공정을 수행한 이후에 잔류하는 파티클의 개수와 상기 반도체 기판을 언로딩시킨 이후에 파티클의 개수를 비교하였다. 표 2에서 (+)는 증가치를 나타낸다.
공정 조건 파티클 개수
산소 가스, 200sccm +250
직류 파워와 소스 파워가 함께 인가된 상태 +30
진공 펌핑 +114
헬륨 가스, 100sccm +164
아르곤 가스, 250sccm +250
아르곤 가스, 250sccm/산소 가스, 300sccm/헬륨 가스, 300sccm +4902
상기 표 2에서와 같이, 직류 파워와 소스 파워가 함께 인가된 상태를 제외하고는 파티클의 개수가 크게 증가하는 것을 확인할 수 있었다. 다만, 직류 파워와 소스 파워가 함께 인가된 상태에서는 파티클의 개수는 크게 증가하지 않았지만, 반도체 기판이 튀는 현상을 발생하였다.
상기 표 1과 표 2에서의 결과에서와 같이, 상기 끌힘을 생성함으로서 상기 플라즈마를 이용한 공정에서 발생하는 파티클을 용이하게 제거할 수 있는 것을 확인 할 수 있었다. 또한, 상기 끌힘을 생성하여도 공정에 아무런 영향을 끼치지 않음을 확인할 수 있었다.
본 발명에 의하면, 별다른 부재를 사용하지 않고도 반도체 기판과 같은 피처리체의 처리에서 발생하는 파티클 등과 같은 오염원을 용이하게 제거할 수 있다. 특히, 공정에 별다른 영향을 끼치지 않고도 상기 오염원을 용이하게 제거할 수 있다. 따라서, 본 발명은 오염원을 안정적으로 제거할 수 있기 때문에 반도체 장치의 제조에 따른 신뢰도가 향상된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (30)

  1. 피처리체를 처리하는 단계; 및
    상기 피처리체로부터 이격된 부위에 생성하는 끌힘에 의해 상기 피처리체의 주변에 잔류하는 오염원을 상기 피처리체로부터 부유시키는 단계를 포함하는 피처리체의 처리 방법.
  2. 제1 항에 있어서, 상기 피처리체는 쿨롱력에 의해 파지되는 것을 특징으로 하는 피처리체의 처리 방법.
  3. 제2 항에 있어서, 상기 쿨롱력은 직류 파워의 인가에 의해 생성하는 것을 특징으로 하는 피처리체의 처리 방법.
  4. 제2 항에 있어서, 상기 쿨롱력은 상기 피처리체가 놓여지는 정전척에 직류 파워를 인가하여 생성하는 것을 특징으로 하는 피처리체의 처리 방법.
  5. 제1 항에 있어서, 상기 피처리체의 처리는 증착 공정 또는 식각 공정인 것을 특징으로 하는 피처리체의 처리 방법.
  6. 제1 항에 있어서, 상기 피처리체의 처리는 플라즈마를 사용하는 것을 특징으 로 하는 피처리체의 처리 방법.
  7. 제1 항에 있어서, 상기 끌힘은 소스 파워의 인가에 의해 생성하는 것을 특징으로 하는 피처리체의 처리 방법.
  8. 제7 항에 있어서, 상기 소스 파워는 100 내지 5,000 watts의 전력이 인가되는 것을 특징으로 하는 피처리체의 처리 방법.
  9. 제7 항에 있어서, 상기 소스 파워가 인가될 때 상기 피처리체를 수용하는 공간 내에 가스를 공급하는 것을 특징으로 하는 피처리체의 처리 방법.
  10. 제9 항에 있어서, 상기 가스는 아르곤, 헬륨, 산소, 수소, 크세논 및 질소로 구성되는 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 피처리체의 처리 방법.
  11. 제7 항에 있어서, 상기 소스 파워가 인가될 때 상기 피처리체를 수용하는 공간에는 0.001 내지 10torr의 압력이 적용되는 것을 특징으로 하는 피처리체의 처리 방법.
  12. 제1 가스의 공급 및 바이어스 파워와 제1 소스 파워의 인가에 의해 생성된 플라즈마를 사용하여 쿨롱력에 의해 파지된 피처리체를 처리하는 단계;
    상기 플라즈마의 생성을 중단시키는 단계;
    상기 쿨롱력을 해제하는 단계; 및
    제2 가스의 공급 및 제2 소스 파워의 인가에 의해 생성된 끌힘에 의해 상기 피처리체의 주변에 잔류하는 오염원을 상기 피처리체로부터 부유시키는 단계를 포함하는 플라즈마를 사용한 피처리체의 처리 방법.
  13. 제11 항에 있어서, 상기 쿨롱력은 직류 파워의 인가에 의해 생성하는 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  14. 제12 항에 있어서, 상기 쿨롱력은 상기 피처리체가 놓여지는 정전척에 직류 파워를 인가하여 생성하는 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  15. 제12 항에 있어서, 상기 피처리체의 처리는 증착 공정 또는 식각 공정인 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  16. 제12 항에 있어서, 상기 플라즈마의 생성을 중단시키는 단계는,
    상기 제1 가스의 공급을 중단시키는 단계;
    상기 바이어스 파워의 인가를 중단시키는 단계; 및
    상기 제1 소스 파워의 인가를 중단시키는 단계를 포함하는 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  17. 제16 항에 있어서, 상기 제1 소스 파워는 램프 다운으로 중단시키는 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  18. 제12 항에 있어서, 상기 제2 가스는 아르곤, 헬륨, 산소, 수소, 크세논 및 질소로 구성되는 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  19. 제12 항에 있어서, 상기 제2 소스 파워의 전력은 상기 제1 소스 파워의 전력보다 낮은 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  20. 제12 항에 있어서, 상기 제2 소스 파워의 전력은 100 내지 5,000 watts인 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  21. 제12 항에 있어서, 상기 제2 소스 파워가 인가될 때 상기 피처리체를 수용하는 공간에는 0.001 내지 10torr의 압력이 적용되는 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  22. 챔버 내에 구비된 정전척 상에 피처리체를 올려놓는 단계;
    상기 정전척에 쿨롱력을 생성하여 상기 정전척 상에 놓여진 피처리체를 파지하는 단계;
    제1 가스의 공급 및 제1 소스 파워와 바이어스 파워를 인가하여 상기 챔버 내에 제1 플라즈마를 생성시키는 단계;
    상기 제1 플라즈마를 사용하여 상기 피처리체를 처리하는 단계;
    상기 제1 플라즈마의 생성을 중단시켜 상기 처리를 종료하는 단계;
    상기 쿨롱력을 해제하는 단계;
    제2 가스의 공급 및 제2 소스 파워를 인가하여 상기 챔버 내에 제2 플라즈마를 생성시키는 단계;
    상기 제2 플라즈마를 사용하여 상기 피처리체의 주변에 잔류하는 오염원을 상기 피처리체로부터 부유시키는 단계; 및
    상기 정전척 상에 놓여진 피처리체를 상기 챔버로부터 빼내는 단계를 포함하는 플라즈마를 사용한 피처리체의 처리 방법.
  23. 제22 항에 있어서, 상기 쿨롱력은 상기 정전척에 직류 파워를 인가하여 생성하는 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  24. 제22 항에 있어서, 상기 피처리체의 처리는 증착 공정 또는 식각 공정인 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  25. 제22 항에 있어서, 상기 제1 플라즈마의 생성을 중단시키는 단계는,
    상기 제1 가스의 공급을 중단시키는 단계;
    상기 바이어스 파워의 인가를 중단시키는 단계; 및
    상기 제1 소스 파워의 인가를 중단시키는 단계를 포함하는 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  26. 제22 항에 있어서, 상기 제1 소스 파워는 램프 다운으로 중단시키는 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  27. 제22 항에 있어서, 상기 제2 가스는 아르곤, 헬륨, 산소, 수소, 크세논 및 질소로 구성되는 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  28. 제22 항에 있어서, 상기 제2 소스 파워의 전력은 상기 제1 소스 파워의 전력보다 낮은 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  29. 제22 항에 있어서, 상기 제2 소스 파워의 전력은 100 내지 5,000 watts인 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
  30. 제22 항에 있어서, 상기 제2 플라즈마를 생성시킬 때 상기 챔버에는 0.001 내지 10torr의 압력이 적용되는 것을 특징으로 하는 플라즈마를 사용한 피처리체의 처리 방법.
KR1020040092380A 2004-11-12 2004-11-12 플라즈마를 사용한 피처리체의 처리 방법 KR100672820B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040092380A KR100672820B1 (ko) 2004-11-12 2004-11-12 플라즈마를 사용한 피처리체의 처리 방법
US11/255,995 US7335601B2 (en) 2004-11-12 2005-10-24 Method of processing an object and method of controlling processing apparatus to prevent contamination of the object

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040092380A KR100672820B1 (ko) 2004-11-12 2004-11-12 플라즈마를 사용한 피처리체의 처리 방법

Publications (2)

Publication Number Publication Date
KR20060046877A true KR20060046877A (ko) 2006-05-18
KR100672820B1 KR100672820B1 (ko) 2007-01-22

Family

ID=36385127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040092380A KR100672820B1 (ko) 2004-11-12 2004-11-12 플라즈마를 사용한 피처리체의 처리 방법

Country Status (2)

Country Link
US (1) US7335601B2 (ko)
KR (1) KR100672820B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111164739A (zh) * 2017-10-10 2020-05-15 东京毅力科创株式会社 等离子体处理方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5397215B2 (ja) * 2009-12-25 2014-01-22 ソニー株式会社 半導体製造装置、半導体装置の製造方法、シミュレーション装置及びシミュレーションプログラム
JP2011211168A (ja) * 2010-03-09 2011-10-20 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
US9478408B2 (en) 2014-06-06 2016-10-25 Lam Research Corporation Systems and methods for removing particles from a substrate processing chamber using RF plasma cycling and purging
US10081869B2 (en) 2014-06-10 2018-09-25 Lam Research Corporation Defect control in RF plasma substrate processing systems using DC bias voltage during movement of substrates
US10047438B2 (en) 2014-06-10 2018-08-14 Lam Research Corporation Defect control and stability of DC bias in RF plasma-based substrate processing systems using molecular reactive purge gas
CN106756888B (zh) 2016-11-30 2018-07-13 江苏菲沃泰纳米科技有限公司 一种纳米镀膜设备旋转货架装置
CN106637140B (zh) * 2016-11-30 2018-08-10 江苏菲沃泰纳米科技有限公司 一种纳米镀膜设备行星回转货架装置
US11339477B2 (en) 2016-11-30 2022-05-24 Jiangsu Favored Nanotechnology Co., LTD Plasma polymerization coating apparatus and process
US20220119952A1 (en) * 2020-10-20 2022-04-21 Applied Materials, Inc. Method of reducing defects in a multi-layer pecvd teos oxide film

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102496A (en) * 1989-09-26 1992-04-07 Applied Materials, Inc. Particulate contamination prevention using low power plasma
US5332441A (en) 1991-10-31 1994-07-26 International Business Machines Corporation Apparatus for gettering of particles during plasma processing
JP2885578B2 (ja) * 1992-08-20 1999-04-26 山形日本電気株式会社 スパッタリング装置
US5328555A (en) * 1992-11-24 1994-07-12 Applied Materials, Inc. Reducing particulate contamination during semiconductor device processing
JPH07106307A (ja) * 1993-10-07 1995-04-21 Mitsubishi Electric Corp プラズマ処理装置およびプラズマ処理方法
US5573597A (en) * 1995-06-07 1996-11-12 Sony Corporation Plasma processing system with reduced particle contamination
US5945354A (en) * 1997-02-03 1999-08-31 Motorola, Inc. Method for reducing particles deposited onto a semiconductor wafer during plasma processing
JPH11102867A (ja) * 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板
KR100266671B1 (ko) * 1998-02-27 2000-10-02 김영환 반도체 플라즈마 에칭장비의 대전 이물질 제어방법
JP2000091247A (ja) * 1998-09-14 2000-03-31 Tokyo Electron Ltd プラズマ処理装置
JP2003031553A (ja) * 2001-07-16 2003-01-31 Nec Kansai Ltd プラズマエッチング装置
JP3578739B2 (ja) 2001-09-27 2004-10-20 Ｎｅｃエレクトロニクス株式会社 プラズマ装置
KR100724214B1 (ko) 2002-09-05 2007-05-31 동부일렉트로닉스 주식회사 플라즈마 챔버의 고주파 전력 퍼지 방법
JP2006524914A (ja) * 2003-03-31 2006-11-02 東京エレクトロン株式会社 プラズマ処理システム及び方法
JP4418193B2 (ja) * 2003-08-22 2010-02-17 東京エレクトロン株式会社 パーティクル除去装置及びパーティクル除去方法及びプラズマ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111164739A (zh) * 2017-10-10 2020-05-15 东京毅力科创株式会社 等离子体处理方法

Also Published As

Publication number Publication date
US7335601B2 (en) 2008-02-26
US20060102588A1 (en) 2006-05-18
KR100672820B1 (ko) 2007-01-22

Similar Documents

Publication Publication Date Title
US7335601B2 (en) Method of processing an object and method of controlling processing apparatus to prevent contamination of the object
US5507874A (en) Method of cleaning of an electrostatic chuck in plasma reactors
TWI374493B (ko)
US10975468B2 (en) Method of cleaning plasma processing apparatus
US20100214712A1 (en) Method for charge-neutralizing target substrate and substrate processing apparatus
KR102035585B1 (ko) 플라즈마 처리 방법
US10056235B2 (en) Manufacturing method of semiconductor device
KR100674736B1 (ko) 기판반송장치와 그 세정방법 및 기판처리 시스템과 그세정방법
US20060151116A1 (en) Focus rings, apparatus in chamber, contact hole and method of forming contact hole
JP4656364B2 (ja) プラズマ処理方法
US20060011213A1 (en) Substrate transfer device and cleaning method thereof and substrate processing system and cleaning method thereof
KR100745153B1 (ko) 플라즈마 처리 장치 및 방법
JP4283366B2 (ja) プラズマ処理装置
KR20190026844A (ko) 피처리체를 처리하는 방법
JP4060941B2 (ja) プラズマ処理方法
JP2010263244A (ja) プラズマ処理方法
US20200218157A1 (en) Plasma processing method for processing substrate
JP2002367967A (ja) プラズマ処理方法及びその装置
JP4041722B2 (ja) プラズマ処理装置
KR100266671B1 (ko) 반도체 플라즈마 에칭장비의 대전 이물질 제어방법
JP4902054B2 (ja) スパッタリング装置
KR100305506B1 (ko) 플라스마를 이용한 식각공정에서 발생하는 오염입자의제거방법
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
JP2007273824A (ja) 半導体製造装置
KR100584781B1 (ko) 반도체 장치의 제조 방법 및 이를 이용한 박막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee