KR20060043032A - 혼성 집적 회로 장치 - Google Patents

혼성 집적 회로 장치 Download PDF

Info

Publication number
KR20060043032A
KR20060043032A KR1020050014155A KR20050014155A KR20060043032A KR 20060043032 A KR20060043032 A KR 20060043032A KR 1020050014155 A KR1020050014155 A KR 1020050014155A KR 20050014155 A KR20050014155 A KR 20050014155A KR 20060043032 A KR20060043032 A KR 20060043032A
Authority
KR
South Korea
Prior art keywords
circuit board
conductive pattern
lead
circuit
hybrid integrated
Prior art date
Application number
KR1020050014155A
Other languages
English (en)
Other versions
KR100715411B1 (ko
Inventor
다께시 스즈끼
도시유끼 이이무라
가즈시게 오스미
신이찌 쯔유끼
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20060043032A publication Critical patent/KR20060043032A/ko
Application granted granted Critical
Publication of KR100715411B1 publication Critical patent/KR100715411B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 고속으로 동작하는 회로를 보다 안정시킨 혼성 집적 회로 장치를 제공한다. 본 발명의 혼성 집적 회로 장치(10)는, 표면이 절연 처리된 회로 기판(11)과, 회로 기판(11)의 표면에 형성된 도전 패턴(12)과, 도전 패턴(12)의 원하는 개소에 배치되며 도전 패턴(12)과 전기적으로 접속된 회로 소자(15)와, 도전 패턴(12)에 고착되며 외부에 도출되는 복수개의 리드(14)를 구비하고, 외부에 도출되는 쪽의 리드(14)의 단부는, 회로 기판(11)의 표면과는 다른 평면 위에, 회로 기판에 대하여 대략 평행하게 연장되는 것을 특징으로 한다.
회로 기판, 도전 패턴, 회로 소자, 밀봉 수지

Description

혼성 집적 회로 장치{HYBRID INTEGRATED CIRCUIT DEVICE}
도 1은 본 발명의 혼성 집적 회로 장치의 사시도 (a), 단면도 (b), 단면도 (c).
도 2는 본 발명의 혼성 집적 회로 장치의 사시도 (a), 단면도 (b).
도 3은 본 발명의 혼성 집적 회로 장치의 평면도.
도 4는 본 발명의 혼성 집적 회로 장치의 회로도.
도 5는 본 발명의 혼성 집적 회로 장치의 회로도 (a), 특성도 (b), 특성도 (c).
도 6은 종래의 혼성 집적 회로 장치를 설명하는 평면도 (a), 단면도 (b).
도 7은 종래의 혼성 집적 회로 장치를 설명하는 평면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 혼성 집적 회로 장치
11 : 회로 기판
12 : 도전 패턴
13 : 금속 세선
14 : 리드
15 : 회로 소자
16 : 밀봉 수지
본 발명은 혼성 집적 회로 장치에 관한 것으로, 특히 외부에 도출되는 리드를 갖는 혼성 집적 회로 장치에 관한 것이다.
도 6을 참조하여, 종래의 혼성 집적 회로 장치(100)의 구성을 설명한다. 도 6의 (a)는 종래의 혼성 집적 회로 장치(100)의 평면도이고, 도 6의 (b)는 그 실장 구조를 도시하는 단면도이다(하기 특허 문헌 1 참조).
도 6의 (a)를 참조하면, 알루미늄 등의 금속으로 이루어진 회로 기판(101)의 표면에는, 절연층을 개재하여 도전 패턴(102)이 형성되어 있고, 도전 패턴(102)의 소정의 개소에 회로 소자(105)가 실장됨으로써 원하는 혼성 집적 회로가 실현되어 있다. 여기서, 회로 소자(105)로서는, IC, 칩 저항, 칩 컨덴서, 파워 트랜지스터 등이 채용되고, 페이스 업으로 실장되는 트랜지스터는 금속 세선(103)을 통하여 도전 패턴(102)과 전기적으로 접속되어 있다. 도전 패턴(102)으로 이루어진 패드(102A)는, 회로 기판(101)의 1측변에 복수개가 형성되고, 이 개소에는, 땜납 등의 땜납재를 통하여 리드(104)가 고착된다.
도 6의 (b)를 참조하면, 리드(104)를 실장 기판(111)에 형성된 구멍에 삽입함으로써, 혼성 집적 회로 장치(100)는 실장 기판(111)에 고착되어 전기적 접속이 행해지고 있다. 또한, 진동 등에 의한 리드(104)의 구부러짐을 방지하기 위해, 리 드(104)는 만곡한 형상을 나타내고 있다.
도 7을 참조하여, 전술한 혼성 집적 회로 장치(100)에 형성되는 회로의 일례를 설명한다. 도 7은 회로 기판(101)의 표면에 형성되는 회로의 개요를 도시하는 개념도이다.
여기서는, 회로 기판(101)의 표면에는 리드(104)로부터 입력된 신호를 증폭하여 다시 리드(104)로부터 출력하는 증폭 회로인 채널 CH가 복수개 형성되어 있다. 이러한 회로 구성의 채널이 3개 구성되어 있다.
제1 채널 CH1은, 회로 기판(101)의 중간부 부근에 형성되어 있다. 제2 채널 CH2는, 제1 채널 CH1을 둘러싸도록 형성되어 있다. 제3 채널 CH3은, 제2 채널 CH2를 둘러싸도록 형성되어 있다.
특허 문헌 1 : 일본 특개 2000-12987호 공보(제4페이지, 도 1)
그러나, 전술한 혼성 집적 회로 장치(100)에서는, 리드(104)가 길기 때문에, 인덕턴스 성분이 발생하게 되고, 이것이 장치 전체의 동작을 불안정하게 하였다. 또한, 장치 전체는 수직으로 바로 선 상태에서 실장 기판에 고착되기 때문에, 이것이 혼성 집적 회로 장치가 내장되는 세트의 박형화를 저해하였다.
또한, 회로 기판(101)의 하나의 변에 리드(104)가 고착된 경우에, 회로 기판(101)에 복수개의 채널을 형성하면, 각 채널의 길이가 불균일하게 되어, 전기 신호의 지연 등의 문제가 발생할 우려가 있었다. 또한, 각 채널의 길이를 균일하게 하기 위해서는, 점퍼선 등을 이용하여 배선끼리 교차시키기 위한 수단이 필수로 되 고, 이것이 새로운 공정수의 증가나, 인덕턴스의 발생원이 될 우려가 있었다.
또한, 혼성 집적 회로 장치에 입력되는 입력 신호와, 혼성 집적 회로 장치로부터 출력되는 출력 신호와의 전압이 크게 차이가 나는 경우가 있다. 이 경우에, 입력 신호가 통과하는 리드와 출력 신호가 통과하는 리드를 인접시킨 경우, 어느 하나의 신호가 다른쪽의 노이즈의 영향을 받아 버리는 문제가 있었다.
본 발명은, 상기한 문제를 감안하여 이루어진 것이다. 따라서, 본 발명의 주된 목적은, 안정적으로 동작하기 위한 리드를 갖는 혼성 집적 회로 장치를 제공하는 것에 있다.
본 발명의 혼성 집적 회로 장치는, 표면이 절연 처리된 회로 기판과, 상기 회로 기판의 표면에 형성된 도전 패턴과, 상기 도전 패턴의 원하는 개소에 배치되며 상기 도전 패턴과 전기적으로 접속된 회로 소자와, 상기 도전 패턴에 고착되며 외부에 도출되는 복수개의 접속 수단을 구비하고, 상기 접속 수단을 이용하여 실장 기판에 면 실장되는 것을 특징으로 한다. 본 발명에서의 접속 수단은, 내부에 구성되는 전기 회로와 외부를 전기적으로 도통시키는 위한 수단이다. 이 접속 수단으로서는, 땜납 등의 땜납재, 리드 등을 채용하는 것이 가능하다.
또한, 본 발명의 혼성 집적 회로 장치는, 상기 외부 전극은, 한쪽이 상기 도전 패턴에 고착된 리드이고, 외부에 도출되는 쪽의 상기 리드의 단부는, 상기 회로 기판의 표면과는 다른 평면 위에, 상기 회로 기판에 대하여 대략 평행하게 연장되는 것을 특징으로 한다.
또한, 본 발명의 혼성 집적 회로 장치는, 상기 리드의 단부는, 상기 회로 소자가 실장되는 방향과 동일한 방향으로 돌출하여 연장되는 것을 특징으로 한다.
또한, 본 발명의 혼성 집적 회로 장치는, 상기 리드는, 걸-윙(gull-wing) 형상으로 형성되는 것을 특징으로 한다.
또한, 본 발명의 혼성 집적 회로 장치는, 상기 회로 기판의 하방에 대응하는 영역의 상기 실장 기판의 표면에 회로 소자를 배치하는 것을 특징으로 한다.
또한, 본 발명의 혼성 집적 회로 장치는, 상기 회로 기판의 하방에 대응하는 영역의 상기 실장 기판의 표면에 도전로를 형성하고, 상기 도전로를 접지 전위와 접속하는 것을 특징으로 한다.
또한, 본 발명의 혼성 집적 회로 장치는, 표면이 절연 처리된 회로 기판과, 상기 회로 기판의 표면에 형성된 도전 패턴과, 상기 도전 패턴의 원하는 개소에 배치되며 상기 도전 패턴과 전기적으로 접속된 회로 소자와, 상기 회로 기판의 주변부에서 상기 도전 패턴에 고착되며 외부에 도출되는 복수개의 접속 수단을 구비하여, 상기 접속 수단은, 입력 신호가 입력되는 제1 접속 수단과, 상기 입력 신호에 제어된 출력 신호가 출력되는 제2 접속 수단을 포함하고, 상기 제1 접속 수단과 상기 제2 접속 수단은, 서로 대향하는 상기 회로 기판의 주변부에 고착되는 것을 특징으로 한다.
또한, 본 발명의 혼성 집적 회로 장치는, 상기 입력 신호를 증폭함으로써 상기 출력 신호를 생성하는 회로가 상기 도전 패턴 및 상기 회로 소자에 의해 형성되고, 상기 회로는, 상기 제1 접속 수단 및 상기 제2 접속 수단 사이에 끼워지는 영 역의 상기 회로 기판의 표면에 형성되는 것을 특징으로 한다.
또한, 본 발명의 혼성 집적 회로 장치는, 상기 회로 기판의 표면에는, 복수개의 상기 회로가 병설되는 것을 특징으로 한다.
또한, 본 발명의 혼성 집적 회로 장치는, 상기 접속 수단은 리드인 것을 특징으로 한다.
<실시예>
도 1을 참조하여, 혼성 집적 회로 장치(10)의 구성을 설명한다. 도 1의 (a)는 혼성 집적 회로 장치(10)의 사시도이고, 도 1의 (b)는 그 실장 형태를 도시하는 단면도이다. 도 1의 (c)는, 다른 실장 형태를 도시하는 단면도이다.
도 1의 (a) 및 도 1의 (b)을 참조하면, 회로 기판(11)의 재료로서는, 알루미늄이나 구리 등의 금속이 채용된다. 또한, 회로 기판(11)의 재료로서 합금을 채용해도 된다. 여기서는, 알루미늄으로 이루어진 회로 기판(11)을 채용하고, 예를 들면 그 양면은 알루마이트 처리되어 있다. 절연층(17)은, 회로 기판(11)의 표면에 형성되어 있고, 도전 패턴(12)과 회로 기판(11)을 절연시키는 기능을 갖는다. 또한, 회로 소자(15)로부터 발생하는 열을 적극적으로 회로 기판(11)에 전달시키기 위해서, 절연층(17)에는 알루미나 등의 필러가 고충전되어 있는 경우도 있다. 여기서, 절연 등을 목적으로 하여 알루미늄 기판의 표면에 형성되는 Al2O3 등의 산화물은 반드시 필요하지는 않다. 따라서, 회로 기판의 표면에는 다른 절연 처리가 실시되어도 된다. 또한, 회로 기판(11)은, 그 표면에 형성된 절연층(17)을 관통하 여, 도전 패턴(12)과 전기적으로 접속되어도 된다. 이 경우에는, 회로 기판(11)을 접지 전위와 접속함으로써, 표면에 형성되는 전기 회로의 동작이 안정화된다.
또한, 전술한 회로 기판(11)으로는, 금속으로 이루어진 기판 외에도, 플렉시블 시트, 프린트 기판, 세라믹 기판 등의 다른 종류의 기판을 채용하는 것도 가능하다. 또한, 회로 기판(11)의 표면에 다층의 배선 구조의 도전 패턴(12)을 구성할 수도 있다.
도전 패턴(12)은, 절연층(17)의 표면에 형성되어 있고, 구리 등의 금속으로 형성되어 있다. 도전 패턴(12)의 소정의 개소에는 회로 소자(15)가 고착되고, 회로 기판(11)의 측변에는 도전 패턴(12)으로 이루어진 패드(12A)가 복수개 배치되어 있다. 도전 패턴(12)의 소정의 개소에 회로 소자(15)가 고착되는 것에 의해 소정의 전기 회로가, 회로 기판(11) 위에 형성되어 있다. 예를 들면, 복수개의 브릿지 회로가, 회로 기판(11)의 표면에 형성된다. 또한, 도전 패턴(12)은, 전기적 접속 개소를 제외하고 수지 피막으로 피복되어도 된다.
회로 소자(15)는, 도전 패턴(12)의 소정의 개소에, 땜납 등의 땜납재를 통하여 실장된다. 회로 소자(15)로서는, 수동 소자, 능동 소자 또는 회로 장치 등을 전반적으로 채용할 수 있다. 또한, 파워계의 소자를 실장하는 경우에는, 도전 패턴 위에 고착된 히트싱크 위에 그 소자가 실장되어도 된다. 페이스 업으로 실장되는 트랜지스터 및 IC는, 금속 세선(13)을 통하여 도전 패턴(12)과 전기적으로 접속되어 있다. 또한, 수지 패키지된 IC가 회로 소자(15)로서 도전 패턴(12)에 고착되어도 된다. 회로 소자(15)의 일례로서는, 파워계의 스위칭 소자와 그것을 제어하 는 IC를 채용할 수 있다. 또한, 상기한 수동 소자로서는, 칩 저항이나 칩 컨덴서를 채용할 수 있다.
본원에 적용 가능한 반도체 소자는, 예를 들면 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)이고, 더 적합하게는 50V 이상의 진폭으로 스위칭하는 파워 MOSFET, 혹은 저진폭으로 고속으로 동작하는 반도체 소자를 채용할 수 있다. 또한, 반도체 소자로서는, 브릿지 회로를 구성하는 것을 채용할 수 있다.
밀봉 수지(16)는 회로 기판(11)의 표면에 형성된 도전 패턴(12) 및 회로 소자(15)를 피복하고 있다. 여기서는, 회로 기판(11)의 표면에만 포팅에 의해 밀봉 수지(16)가 형성되어 있다. 또한, 회로 기판(11)의 모든 면을 피복하도록 밀봉 수지(16)를 형성해도 된다. 이에 의해, 장치 전체의 내습성을 향상시킬 수 있다. 또한, 밀봉 수지(16)는 트랜스퍼 몰드에 의해 형성되어도 된다.
리드(14)는, 땜납 등의 땜납재를 통하여 도전 패턴(12)으로 이루어진 패드(12A)에 고착되어 있고, 예를 들면 외부와의 전기적 입력·출력을 행하는 기능을 갖는다. 즉, 리드(14)는, 접속 수단으로서 기능하고 있다. 여기서는, 회로 기판(11)의 대향하는 길이 방향의 2 변에 리드(14)를 설치하고 있다. 또한, 리드(14)는, 일단이 도전 패턴으로 이루어진 패드(12A)에 고착되고, 타단이 회로 기판(11)에 대하여 대략 평행하게 연장되어 있다. 또한, 리드(14)는 걸-윙 형상으로 형성되어 있다. 즉, 패드(12A)와 도전로(31)에 접촉하는 부분이 회로 기판(11)에 대하여 평행하게 형성되고, 그 중간부가 회로 기판(11)에 대하여 비스듬히 연장되어 있 다. 또한, 접속 수단으로서의 리드(14)의 대체로서, 땜납 등의 땜납재를 채용하는 것도 가능하다.
도 1의 (b)를 참조하여, 상기한 혼성 집적 회로 장치(10)의 실장 구조를 설명한다. 여기서는, 실장 기판(30) 표면에 형성된 도전로(31)에 혼성 집적 회로 장치(10)가 실장되어 있다. 혼성 집적 회로 장치(10)는, 리드(14)의 선단부분이 땜납재를 통하여 접착됨으로써, 실장 기판(30)에 면 실장되어 있다. 따라서, 혼성 집적 회로 장치(10)를, 면 실장을 행하는 부품의 하나로서, 다른 실장 회로 부품(예를 들면 칩 부품 등)과 동일한 취급을 할 수 있다. 즉, 종래예와 같은 리드를 실장 기판에 삽입시키는 실장 구조와 비교하면, 실장의 공정을 용이하게 행할 수 있다. 여기서는, 리드(14)는 회로 소자(15)가 실장되는 방향과 동일한 방향으로 돌출하여 걸-윙의 형상을 나타내고 있다.
전술한 리드(14)의 구성에 의해, 종래예와 비교하여, 리드(14)를 짧게 할 수 있다. 따라서, 리드(14)에 고주파의 전기 신호를 통과시킨 경우라도, 리드(14)로부터 발생하는 인덕턴스의 양을 작게 하는 것이 가능하게 된다. 이것으로부터, 회로 기판(11)의 표면에 형성된 전기 회로의 동작을 안정화시킬 수 있다. 특히, 혼성 집적 회로 장치에 입력되는 입력 신호를 생각하면, 디지털 신호인 입력 신호의 주파수가 수백㎑의 경우, 이 디지털 신호를 구성하는 스펙트럼 성분은, 수㎒의 성분을 포함한다. 따라서, 이러한 매우 고주파인 전기 신호가 통과하는 경우에는, 전술한 형상의 리드(14)를 채용하여, 리드(14)를 짧게 하는 것은 매우 의의가 있다.
또한, 디지털 처리를 행하는 회로를 혼성 집적 회로 장치(10)에 내장시키면, 디지털 신호의 입출력을 행하기 위한 단자 수는 증가한다. 따라서, 본 발명에서는 회로 기판(11)의 대향하는 길이 방향을 따라 복수의 리드(13)를 설치함으로써, 보다 다수개의 리드(14)를 형성하는 것을 가능하게 하고 있다. 또한, 회로 기판(11)의 4변을 따라서 리드(14)를 설치하는 것도 가능하다.
회로 기판(11)의 하방에 대응하는 영역의 실장 기판(30)의 표면에는, 도전로(31)가 형성되고, 원하는 개소의 도전로(31)에 회로 소자(32)가 실장되어 있다. 이 구성에 의해, 회로 기판(11)의 하방의 영역에도 전기 회로를 구성할 수 있기 때문에, 실장 기판(30) 전체의 실장 밀도를 향상시킬 수 있다. 또한, 회로 소자(32)로서는, 노이즈의 저감을 행하기 위한 컨덴서를 채용할 수 있다. 컨덴서를 회로 기판(11)의 하방에 배치함으로써, 혼성 집적 회로 장치(10)에 내장된 전기 회로와, 실장 기판(30)에 실장된 컨덴서와의 거리를 짧게 할 수 있다. 따라서, 컨덴서에 의한 노이즈 저감의 효과를 최대로 할 수 있다.
도 1의 (c)를 참조하면, 회로 기판(11)의 하방에 대응하는 영역의 실장 기판(30)의 표면에는, 도전로(31)가 형성되어 있다. 그리고, 도전로(31)는 접지 전위와 접속되어 있다. 이에 의해, 도전로(31)에 의한 배리어 효과가 발생하여, 회로 기판(11)의 표면에 형성된 전기 회로로부터 발생하는 노이즈가 실장 기판(31)을 투과하여 외부에 전파하는 것을 억지할 수 있다.
도 2를 참조하여, 다른 형태의 혼성 집적 회로 장치(10)의 구성을 나타낸다. 도 2의 (a)는 혼성 집적 회로 장치(10)의 사시도이고, 도 2의 (b)는 그 단면도이 다. 동도에 나타내는 혼성 집적 회로 장치의 기본적 구성은 도 1에 도시한 것과 마찬가지이고, 차이점은 밀봉의 형태에 있다.
여기서는, 밀봉 수지(16)는, 회로 기판(11)의 이면도 포함시켜 전체를 밀봉하고 있다. 밀봉 수지(16)의 형성은, 열가소성 수지를 이용한 주입 몰드 또는 열 경화성의 수지를 이용한 트랜스퍼 몰드에 의해 행할 수 있다. 이와 같이 장치 전체를 밀봉 수지(16)로써 밀봉함으로써, 장치 전체의 내습성이나 내충격성을 향상시킬 수 있다. 또한, 회로 기판(11)의 이면을 노출시켜 밀봉 수지(16)에 의한 밀봉을 행하는 것도 가능하다. 이 경우에는, 노출한 회로 기판(11)의 이면을 통하여 외부로의 열의 방출을 적극적으로 행할 수 있다. 또한, 밀봉 수지(16)에 필러를 혼입시킴으로써, 밀봉 수지(16)를 통한 방열 효과를 향상시킬 수 있다.
도 3을 참조하여, 본 형태의 혼성 집적 회로 장치(10)에 내장되는 회로의 일례를 설명한다. 이 도 3은 회로 기판(11)의 평면도이다.
도 3을 참조하면, 리드(14)는, 제1 리드(14A)와 제2 리드(14B)로 이루어진다. 제1 리드(14A)는, 지면 위에서 상부에 위치하는 길이 방향의 변에 대략 등간격으로 고착되고, 제2 리드(14B)는, 제1 리드(14A)에 대향하여 대략 등간격으로 설치되어 있다.
제1 리드(14A)는, 회로 기판(11)의 표면에 형성된 회로에 입력되는 전기 신호가 통과하는 리드이다. 이 전기 신호로서는, 전압이 수V 정도인 디지털의 입력 신호를 채용할 수 있다. 일반적으로는 입력 신호는 5V의 전압이지만, 소비 전력의 저감을 목적으로 하여, 최근에는 3V나 2.5V 정도의 더 낮은 전압의 입력 신호가 이 용되는 경우도 있다.
제2 리드(14B)는, 제1 리드(14A)로부터 입력된 전기 신호에 기초하여 처리가 행해진 출력 신호가 통과하는 리드이다. 이 출력 신호로서는 전압이 수십V∼수백V 정도인 아날로그 신호를 채용할 수 있다. 이 아날로그 신호로서는, 예를 들면 오디오의 출력 신호를 높일 수 있다. 또한, 제2 리드(14B)를 통과하는 전기 신호로서는, 디지털 신호로 해도 된다.
회로 기판(11)의 표면에는, 상기한 입력 신호로부터 출력 신호의 증폭을 행하는 증폭 회로인 채널이 복수개 병렬하여 설치되어 있다. 여기서는, 제1 채널 CH1, 제2 채널 CH2, …제N번째의 채널 CHn이 설치되어 있다. 병설되는 채널의 개수는, 용도에 따라서 변화시킬 수 있다.
제1 채널 CH1은, 제어 소자(15A)와 파워 소자(15B)를 포함하는 증폭 회로이다. 제1 채널 CH1에서는, 제1 리드(14A)로부터 입력된 디지털의 입력 신호가 증폭되어, 제2 리드(14B)로부터 출력된다. 또한, 제1 채널 CH1은, 제어 소자(15A)와 파워 소자(15B)를 포함하는 회로이다. 제어 소자(15A)는 예를 들면 IC이고, 소정의 규칙에 따라서, 입력 신호의 연산을 행하여, 파워 소자(15B)의 제어를 행한다. 파워 소자(15B)는, 예를 들면 IGBT 등의 파워계의 스위칭 소자이고, 그 제어 전극은 제어 소자(15A)에 접속되어 있다. 그리고, 제어 소자(15A)로부터의 제어 신호에 따라서 스위칭을 행한다. 그리고, 파워 소자(15B)로부터의 출력 신호는, 제2 리드(14B)를 통하여 외부에 출력된다. 제2 채널 CH2 이후의 다른 채널은, 상기한 제1 채널 CH1과 기본적으로 마찬가지의 구성을 갖는다.
본 형태의 이점은, 입력 신호가 통과하는 제1 리드(14A)와, 출력 신호가 통과하는 제2 리드(14B)를, 서로 대향하는 회로 기판(11)의 주변부에 고착한 것에 있다. 구체적으로 설명하면, 상술한 바와 같이 입력 신호의 전압은 5V 정도의 낮은 전압으로, 저소비 전력화를 위해 그 전압은 더 낮게 이루어지고 있다. 그에 대하여, 제2 리드(14B)를 통과하는 출력 신호는 수십 내지 백볼트 정도의 높은 전압이다. 여기에서, 제1 리드(14A)에 접근하여 제2 리드(14B)를 설치한 경우에는, 제2 리드(14B)로부터 발생하는 노이즈가 제1 리드(14A)에 악영향을 끼칠 우려가 있다. 따라서, 본 형태와 같이, 제1 리드(14A)와 제2 리드(14B)를 서로 대향하는 회로 기판(11)의 주변부에 배치함으로써, 양자의 간섭을 방지할 수 있다.
도 4를 참조하여, 혼성 집적 회로 장치(10)에 구성되는 회로의 일례를 설명한다. 혼성 집적 회로 장치(10)에는, 여기서는, 제1 채널 CH1, 제2 채널 CH2, 제3 채널 CH3 및 제4 채널 CH4로 이루어진 4개의 채널이 구성되어, 개개가 하프 브릿지 회로를 구성하고 있다. 그리고, 이들 채널의 출력 신호는, 저역 통과 필터에 의해 아날로그 신호로 변환된다. 즉, 본 발명에서는, D급의 증폭을 행하는 PWM(Pulse Width Modulation)을 행하고 있다.
제1 채널 CH1의 상세 내용을 설명하면, TR1 및 TR2는 브릿지 회로를 구성하는 스위칭 소자인데, 예를 들면 파워계의 MOSFET를 채용할 수 있다. TR1 및 TR2의 게이트 전극은, 제1 제어 소자 IC1과 접속되어, IC1로부터의 전기 신호에 따라서, TR1 및 TR2는 스위칭을 행한다. TR1의 드레인 전극 D1은, 제1 전원 Vcc1과 접속되어 있다. 또한, TR1의 소스 전극인 S1은, TR2의 드레인 전극 D2와 접속되어, 양자 의 중간부로부터 제1 출력 OUT1이 인출되고 있다. TR2의 소스 전극 S2는, 제1 접지 전위 GND1과 접속되고, TR1 및 TR2의 근방에서 회로 기판(11)의 제1 접속 개소 SUB1과 접속되어 있다. 여기서, IC1에 입력되는 전기 신호가, 본 형태의 제1 리드(14A)를 통과한다. 그리고, 출력 신호인 OUT1가, 본 형태의 제2 리드(14B)를 통과한다.
제1 리드(14A)를 통과하여 IC1에 입력되는 전기 신호는, 예를 들면 도 5의 (b)에 도시한 바와 같은 PWM 파형의 디지털 신호이다. PWM 파형의 디지털 신호는, 통상의 디지털 신호와 비교하여 노이즈에 매우 민감한 신호이다. 따라서, 본 형태의 구성에 의해, 제1 리드(14A)와 제2 리드(14B)를 이격시킴으로써, 출력 신호의 노이즈가 입력 신호에 악영향을 끼치는 것을 억지할 수 있다. 여기서, IC1에 입력되는 신호는, 아날로그의 신호라도 된다.
커플링 컨덴서인 제1 컨덴서 C1은, 제1 접지 전위 GND1과 제1 전원 Vcc을 단락시키도록 설치되어 있다. 또한, 제1 컨덴서 C1은, 제1 접속 개소 SUB1의 근방에 1개 내지 2개가 병렬하여 설치되어 있다. 따라서, TR1나 TR2가 고속으로 동작함으로써 그 근방의 회로 기판(11)의 전위가 상승해도, 즉시 그 전위는 제1 컨덴서 C1에 유입된다.
제2 채널 CH2는, 상기한 제1 채널 CH1과 마찬가지의 구성을 갖고, OUT2로부터 출력 신호가 출력된다. 그리고, 제1 채널 CH1과 제2 채널 CH2로, H 브릿지 회로가 구성되어 있다. 즉, 펄스 신호인 제1 출력 OUT1 및 제2 출력 OUT2는, 제1 저역 통과 필터 LF1에 접속되어, 디지털 신호가 아날로그 신호로 변환된다. 그리고, 아날로그 신호에 의해, 부하인 제1 스피커 S1은 동작한다.
제3 채널 CH3 및 제4 채널 CH4는, 각각이 전술한 제1 채널 CH1과 마찬가지의 하프 브릿지를 구성하여, 양자로 H 브릿지가 구성되어 있다. 즉, 펄스 신호인 제3 출력 OUT(3) 및 제4 출력 OUT(4)은, 제2 저역 통과 필터 LF2에 의해, 아날로그 신호로 변환된다. 그리고, 이 아날로그 신호에 의해 제2 스피커 S2가 동작한다.
본 형태에서는, IC에 입력되는 전기 신호가 제1 리드(14A)를 통과한다. 그리고, 전원 신호 Vcc, OUT 및 GND가 제2 리드(11B)를 통과한다. 따라서, 본 형태의 혼성 집적 회로 장치(10)에서는, PWM 파형의 디지털 신호가 입력되고, 입력된 신호보다도 진폭이 큰 PWM 파형의 디지털 신호가 출력된다. 또한, 저역 통과 필터를 구성하는 코일 및 컨덴서를, 혼성 집적 회로 장치(10)에 내장시키는 것도 가능하다. 이 경우에는, 입력된 디지털 신호에 기초하여 증폭이 행해진 아날로그 신호가 제2 리드(14B)로부터 출력된다.
도 5를 참조하여 본 형태의 혼성 집적 회로 장치(10)에 의해 처리되는 전기 신호에 대하여 설명한다. 도 5의 (a)는 장치에 내장되는 회로의 일부분을 도시하는 회로도이고, 도 5의 (b)는 입력되는 신호의 성상을 도시하는 파형도이고, 도 5의 (c)는 출력되는 신호의 성상을 도시하는 파형도이다.
도 5의 (a)를 참조하면, IC1에 입력되는 신호가 통과하는 PT1에서의 전압의 레벨은 3V 내지 5V 정도의 디지털 신호이다. 이 신호의 파형을 도 5의 (b)에 도시한다. IC1에 입력된 입력 신호에 기초하여 처리가 행해진 신호는, IC1로부터 출력된다. 이 출력 신호는, 트랜지스터를 구동시키기 위해서 증폭되고 있다. 따라서, PT2에서의 전압의 레벨은, 12V 정도의 레벨의 디지털 신호로 되어 있다.
IC1로부터의 출력 신호가 TR1 및 TR2의 제어 전극에 인가됨으로써, 이들 트랜지스터는 제어되고 있다. 그리고, 양 트랜지스터에 의해 형성되는 브릿지 회로의 중점으로부터 출력 신호가 방출되고 있다. 이 출력 신호가 통과하는 포인트인 PT3에서의 전압의 레벨은, 예를 들면 50V 정도의 높은 전압의 디지털 신호로 이루어져 있다. 이 디지털 신호의 아날로그화를 행하는 저역 통과 필터가, 혼성 집적 회로 장치(10)의 외부에 형성된 경우에는, OUT1로부터의 출력 신호가 제2 리드(14B)를 통과한다.
제1 채널 CH1의 출력 신호와 제2 채널 CH2의 출력 신호는, 제1 저역 통과 필터 LF1에 의해 아날로그 신호로 변환된다. 이 아날로그 신호의 파형을 도 5의 (c)에 도시한다. 이 아날로그 신호의 전압의 레벨은, 포인트 PT4에서 50V 정도이다.
상기한 설명에서는, 혼성 집적 회로 장치(10)는 오디오용의 앰프 모듈을 구성했었지만, 다른 용도의 전기 회로를 구성하는 것도 가능하다. 예를 들면, 인버터 회로, DC/DC 컨버터 회로 등을 구성할 수 있다.
본 발명에서는, 이하에 기재한 바와 같은 효과를 발휘할 수 있다.
땜납 등의 땜납재를 통하여 리드의 선단부를 실장 기판에 대하여 고착시킴으로써, 혼성 집적 회로 장치의 면 실장을 행할 수 있다. 따라서, 종래예에 비교하여 리드의 길이를 짧게 하는 것이 가능하게 된다. 여기에서, 리드에 발생하는 인덕턴스 성분에 기인한 회로의 오동작 등을 억지할 수 있다. 또한, 장치 전체의 면 실장을 행할 수 있기 때문에, 실장 기판에의 실장을 용이하게 할 수 있다.
또한, 입력 신호가 통과하는 제1 리드에 대향한 회로 기판의 주변부에, 이 입력 신호에 제어되는 출력 신호가 통과하는 제2 리드를 설치했기 때문에, 전기 신호의 지연의 문제를 회피할 수 있다. 또한, 복수의 채널을 회로 기판의 표면에 설치하는 경우에는, 이 채널을 병렬시킴으로써, 채널끼리의 경로의 길이를 균일화할 수 있다.

Claims (10)

  1. 표면이 절연 처리된 회로 기판과,
    상기 회로 기판의 표면에 형성된 도전 패턴과,
    상기 도전 패턴의 원하는 개소에 배치되며 상기 도전 패턴과 전기적으로 접속된 회로 소자와,
    상기 도전 패턴에 고착되며 외부에 도출되는 복수개의 접속 수단을 구비하고,
    상기 접속 수단을 이용하여 실장 기판에 면 실장되는 것을 특징으로 하는 혼성 집적 회로 장치.
  2. 제1항에 있어서,
    상기 접속 수단은, 한쪽이 상기 도전 패턴에 고착된 리드이며,
    외부에 도출되는 쪽의 상기 리드의 단부는, 상기 회로 기판의 표면과는 다른 평면 위에, 상기 회로 기판에 대하여 대략 평행하게 연장되는 것을 특징으로 하는 혼성 집적 회로 장치.
  3. 제2항에 있어서,
    상기 리드의 단부는, 상기 회로 소자가 실장되는 방향과 동일한 방향으로 돌출하여 연장되는 것을 특징으로 하는 혼성 집적 회로 장치.
  4. 제2항에 있어서,
    상기 리드는, 걸-윙 형상으로 형성되는 것을 특징으로 하는 혼성 집적 회로 장치.
  5. 제1항에 있어서,
    상기 회로 기판의 하방에 대응하는 영역의 상기 실장 기판의 표면에 회로 소자를 배치하는 것을 특징으로 하는 혼성 집적 회로 장치.
  6. 제1항에 있어서,
    상기 회로 기판의 하방에 대응하는 영역의 상기 실장 기판의 표면에 도전로를 형성하고,
    상기 도전로를 접지 전위와 접속하는 것을 특징으로 하는 혼성 집적 회로 장치.
  7. 표면이 절연 처리된 회로 기판과,
    상기 회로 기판의 표면에 형성된 도전 패턴과,
    상기 도전 패턴의 원하는 개소에 배치되며 상기 도전 패턴과 전기적으로 접속된 회로 소자와,
    상기 회로 기판의 주변부에서 상기 도전 패턴에 고착되며 외부에 도출되는 복수개의 접속 수단을 구비하고,
    상기 접속 수단은, 입력 신호가 입력되는 제1 접속 수단과, 상기 입력 신호에 제어된 출력 신호가 출력되는 제2 접속 수단을 포함하고,
    상기 제1 접속 수단과 상기 제2 접속 수단과는, 서로 대향하는 상기 회로 기판의 주변부에 고착되는 것을 특징으로 하는 혼성 집적 회로 장치.
  8. 제7항에 있어서,
    상기 입력 신호를 증폭함으로써 상기 출력 신호를 생성하는 회로가 상기 도전 패턴 및 상기 회로 소자에 의해 형성되고,
    상기 회로는, 상기 제1 접속 수단 및 상기 제2 접속 수단 사이에 끼워지는 영역의 상기 회로 기판의 표면에 형성되는 것을 특징으로 하는 혼성 집적 회로 장치.
  9. 제8항에 있어서,
    상기 회로 기판의 표면에는, 복수개의 상기 회로가 병설되는 것을 특징으로 하는 혼성 집적 회로 장치.
  10. 제7항에 있어서,
    상기 접속 수단은 리드인 것을 특징으로 하는 혼성 집적 회로 장치.
KR1020050014155A 2004-03-25 2005-02-21 혼성 집적 회로 장치 KR100715411B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00089495 2004-03-25
JP2004089495A JP4436706B2 (ja) 2004-03-25 2004-03-25 混成集積回路装置

Publications (2)

Publication Number Publication Date
KR20060043032A true KR20060043032A (ko) 2006-05-15
KR100715411B1 KR100715411B1 (ko) 2007-05-07

Family

ID=34989566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014155A KR100715411B1 (ko) 2004-03-25 2005-02-21 혼성 집적 회로 장치

Country Status (4)

Country Link
US (1) US7491894B2 (ko)
JP (1) JP4436706B2 (ko)
KR (1) KR100715411B1 (ko)
CN (1) CN100517708C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150146293A (ko) * 2014-06-23 2015-12-31 삼성전기주식회사 회로 기판 및 회로 기판을 이용한 전자 부품의 배치 상태 검사 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075419A1 (en) * 2005-09-06 2007-04-05 Denso Corporation Semiconductor device having metallic lead and electronic device having lead frame
US8064191B2 (en) * 2006-03-16 2011-11-22 Panasonic Corporation Capacitor unit, and its manufacturing method
DE102007028512A1 (de) * 2007-06-21 2008-12-24 Robert Bosch Gmbh Elektrisches Bauteil
JP5188110B2 (ja) 2007-06-27 2013-04-24 三洋電機株式会社 回路装置
US8581394B2 (en) * 2010-06-21 2013-11-12 Samsung Electro-Mechanics Co., Ltd Semiconductor package module and electric circuit assembly with the same
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
CN104112730A (zh) * 2013-06-09 2014-10-22 广东美的制冷设备有限公司 智能功率模块及其制造方法
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
JP2020191389A (ja) * 2019-05-22 2020-11-26 Koa株式会社 抵抗器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
KR910000244A (ko) * 1989-06-29 1991-01-29 히사오 사토 스테이플러 및 스테이플
EP0448266B1 (en) * 1990-03-23 1996-06-05 Motorola, Inc. Surface mountable semiconductor device having self loaded solder joints
JP3267409B2 (ja) * 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
JPH08294058A (ja) 1995-04-24 1996-11-05 Sony Corp 固体撮像装置及びこれを搭載したビデオカメラ
JP3369815B2 (ja) * 1995-09-14 2003-01-20 三洋電機株式会社 電動機の引き出し線の接続部絶縁紙とリード線接続部の絶縁処理方法
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
JP3600015B2 (ja) 1998-06-26 2004-12-08 三洋電機株式会社 絶縁金属基板の製造方法
JP2004319550A (ja) * 2003-04-11 2004-11-11 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150146293A (ko) * 2014-06-23 2015-12-31 삼성전기주식회사 회로 기판 및 회로 기판을 이용한 전자 부품의 배치 상태 검사 방법

Also Published As

Publication number Publication date
CN1674281A (zh) 2005-09-28
US20050213308A1 (en) 2005-09-29
JP4436706B2 (ja) 2010-03-24
KR100715411B1 (ko) 2007-05-07
US7491894B2 (en) 2009-02-17
CN100517708C (zh) 2009-07-22
JP2005277174A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
KR100715411B1 (ko) 혼성 집적 회로 장치
US7800222B2 (en) Semiconductor module with switching components and driver electronics
KR960011645B1 (ko) 반도체 장치
EP1143514B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
CN106487252B (zh) 半导体装置、智能功率模块及电力转换装置
JP4973359B2 (ja) 半導体装置
US7948078B2 (en) Semiconductor device
CN108511396B (zh) 电子装置
JP4885635B2 (ja) 半導体装置
KR100637820B1 (ko) 혼성 집적 회로 장치
JP2009218475A (ja) 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置及び回路装置
WO2020262212A1 (ja) 半導体装置
WO2020170650A1 (ja) 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器
JP2019192847A (ja) 電子装置
WO2020152036A1 (en) Power module comprising an active miller clamp
EP3770962A1 (en) Semiconductor module arrangement
JP4908091B2 (ja) 半導体装置
JP2007157773A (ja) 回路装置
EP3731605A1 (en) Electric circuit arrangement for a power converter
JPS6225907Y2 (ko)
US20240145406A1 (en) Semiconductor circuit and semiconductor device
JP2006054245A (ja) 半導体装置
WO2023199808A1 (ja) 半導体装置
JP2008263675A (ja) パワー半導体素子の駆動回路及びパワー半導体素子回路
JP2010087128A (ja) 回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee