KR20060030372A - 데이터 인에이블 신호로부터 발생되는 수평/수직 동기신호로부터 신호의 안정성 여부를 판별하는 평판 표시장치의 싱크 프로세서 - Google Patents

데이터 인에이블 신호로부터 발생되는 수평/수직 동기신호로부터 신호의 안정성 여부를 판별하는 평판 표시장치의 싱크 프로세서 Download PDF

Info

Publication number
KR20060030372A
KR20060030372A KR1020040079205A KR20040079205A KR20060030372A KR 20060030372 A KR20060030372 A KR 20060030372A KR 1020040079205 A KR1020040079205 A KR 1020040079205A KR 20040079205 A KR20040079205 A KR 20040079205A KR 20060030372 A KR20060030372 A KR 20060030372A
Authority
KR
South Korea
Prior art keywords
signal
horizontal
vertical
digital
analog
Prior art date
Application number
KR1020040079205A
Other languages
English (en)
Other versions
KR100604907B1 (ko
Inventor
정용준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040079205A priority Critical patent/KR100604907B1/ko
Priority to US11/243,222 priority patent/US7443450B2/en
Publication of KR20060030372A publication Critical patent/KR20060030372A/ko
Application granted granted Critical
Publication of KR100604907B1 publication Critical patent/KR100604907B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 데이터 인에이블 신호로부터 발생되는 수평/수직 동기 신호로부터 신호의 안정성 여부를 판별하는 싱크 프로세서에 대하여 개시된다. 싱크 프로세서는 디지털 수평/수직 신호 발생부, 선택부, 디지털 수평/수직 신호 검출부, 수평/수직 극성 판별부, 그리고 수평/수직 주파수 판별부를 포함한다. 디지털 수평/수직 신호 발생부는 데이터 인에이블 신호로부터 디지털 수평/수직 동기 신호를 발생한다. 디지털 수평/수직 신호 검출부는 선택부를 통해 전달되는 신호를 검출하여 디지털 수평/수직 신호를 발생한다. 수평/수직 극성 판별부는 수평/수직 동기 신호의 로우 듀레이션과 하이 듀레이션을 카운트하여 수평/수직 극성 신호를 발생하고, 수평/수직 주파수 판별부는 디지털 수평/수직 신호의 듀레이션을 카운트하여 수평/수직 주파수 신호를 발생한다.
데이터 인에이블 신호, 싱크 프로세서, 디지털 수평/수직 동기 신호, 수평/수직 극성 판별부, 수평/수직 주파수 판별부

Description

데이터 인에이블 신호로부터 발생되는 수평/수직 동기 신호로부터 신호의 안정성 여부를 판별하는 평판 표시 장치의 싱크 프로세서{Sync processor of flat panel display for discriminating signal safety of HSYNC/VSYNC generated from data enable signal}
도 1은 LCD 패널의 데이터 표시 영역을 나타내는 도면이다.
도 2는 영상 신호의 1 수평 주사 시간의 파형을 표시한다.
도 3은 영상 신호의 1 수직 주사 시간의 파형을 표시한다
도 4는 본 발명의 일실시예에 따른 싱크 포르세서를 설명하는 도면이다.
본 발명은 평판 표시 장치에 관한 것으로, 데이터 인에이블 신호로부터 발생되는 수평/수직 동기 신호로부터 신호의 안정성 여부를 판별하는 싱크 프로세서에 관한 것이다.
도 1은 일반적인 LCD 패널의 데이터 표시 영역을 나타내는 도면이다. 이를 참조하면, 예컨대, 1024 개의 데이터 라인들과 768 개의 게이트 라인들이 배열되고, 1024 개의 데이터 라인들은 수평 동기 신호(HSYNC)에 의해 구획되고 768개의 게이트 라인들은 수직 동기 신호(VSYNC)에 의해 구획된다.
도 2는 영상 신호의 1 수평 주사 시간의 파형을 표시한다. 이를 참조하면, 각 수평 주사 기간은 일정 주기의 수평 동기 신호(HSYNC)의 펄스폭 구간(Thp), 백포치 구간(Thb), 수평 액티브 구간(Thd), 그리고 프론트포치 구간(Thf)으로 구성되어 있다. 수평 액티브 구간(Thd)은 화면의 좌우 방향에 있어서 실제의 영상이 표시되는 구간이고, 백포치 구간(Thb)과 프론트포치 구간(Thf)은 화면상에서 좌우단의 흑괘(optical blank)로서 표시되는 구간이다. 수평 액티브 구간(Thd) 동안 1024 개의 데이터들이 순차적으로 공급되고, 이 구간 동안 데이터 인에이블 신호(DE)가 활성화된다.
도 3은 영상 신호의 1 수직 주사 시간의 파형을 표시한다. 이를 참조하면, 각 수직 주사 기간은 수직 동기 신호(VSYNC)의 펄스폭 구간(Tvp), 백포치 구간(Tvb), 수직 액티브 구간(Tvd), 그리고 프론트포치 구간(Tvf)으로 구성되어 있다. 수직 액티브 구간(Tvd)은 화면의 상하 방향에 있어서 실제로 영상이 표시되는 부분이고, 백포치 구간(Tvb)과 프론트포치 구간(Tvf)은 화면상에서 상하단의 흑괘(optical blank)로서 표시되는 구간이다. 수직 액티브 구간(Tvd) 동안 768 개의 데이터들이 순차적으로 공급되고, 이 구간 동안 데이터 인에이블 신호(DE)가 활성화된다.
한편, LCD는 아날로그 인터페이스뿐 아니라 디지털 인터페이스 모두를 수용해야 하므로, 아날로그 또는 디지털 입력 신호를 판별해야 한다. FPD의 싱크 프로세서(sync processor)는 아날로그/디지털 입력의 수평 동기 신호(HSYNC) 및 수직 동기 신호(VSYNC)로부터 입력 신호의 모드 및 안정화 여부를 판별한다. 싱크 프로세서는 입력 신호의 소스(source), 주파수(frequency) 또는 극성(polarity)가 바뀌면, 마이크로프로세서(MCU)로 인터럽트 신호를 내보내어 입력 신호의 불안정함을 알린다. 마이크로 프로세서(MCU)는 인터럽트 신호가 특정 시간 이상 동안 발생하지 않으면 LCD 패널(400)을 뮤트(mute) 상태에서 정상 디스플레이 상태로 바꾼다.
디지털 입력의 싱크 프로세서는 DVI(Digital Video Interface)의 수신단(Rx)에서 출력되는 수평 동기 신호(HSYNC) 및 수직 동기 신호(VSYNC)를 이용하거나 데이터 인에이블 신호(DE)를 이용하여 판별한다.
그런데, 수평 동기 신호(HSYNC) 및 수직 동기 신호(VSYNC)를 이용하는 경우, DVI 규격상으로 분리된 싱크 모드(seperate sync mode)로 규정되어 있으나, 그래픽 카드에서 분리된 싱크 모드로 출력되지 않는 경우 입력 신호의 모드 판별이 불가능하다. 또한, DVI 송신단(Tx)에서 수평 동기 신호(HSYNC) 및 수직 동기 신호(VSYNC)는 R/G/B 데이터 채널 중 B 채널에만 실려 오므로, DVI 클럭 신호와 B 채널만 안정되고 R/G 채널이 불안정 상태인 경우에 마이크로 프로세서(MCU)는 DVI 입력이 안정되었다고 판단하여 비정상적인 화면이 디스플레이될 수 있다.
그리고, 데이터 인에이블 신호(DE)로만 신호 안정 여부를 판별하는 경우에는 싱크 처리 회로를 별도로 구성하여 아날로그 싱크 처리 회로를 따로 구성해야하는 번거로움이 있다.
이를 해결하기 위하여, DVI의 데이터 인에이블 신호(DE)가 R/G/B 3 채널에 공히 실려서 입력되는 점을 이용한다. 즉, 어느 한 채널이라도 불안한 상태라면 데 이터 인에이블 신호(DE)로부터 생성된 수평 동기 신호(HSYNC) 및 수직 동기 신호(VSYNC)도 불안정해지는 것은 당연하므로, 신호의 안정성 판단이 용이해진다.
본 발명의 목적은 데이터 인에이블 신호로부터 발생되는 수평/수직 동기 신호로부터 신호의 안정성 여부를 판별하는 싱크 프로세서를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 평판 표시 장치의 싱크 프로세서는 데이터 인에이블 신호로부터 디지털 수평/수직 동기 신호를 발생하는 디지털 수평/수직 신호 발생부; 디지털 비디오 인터페이스(DVI)로부터 입력되는 수평/수직 동기 신호 또는 디지털 수평/수직 동기 신호를 선택 신호에 응답하여 선택하는 선택부; 선택부로부터 전달되는 신호를 검출하여 디지털 수평/수직 신호를 발생하는 디지털 수평/수직 신호 검출부; 수평/수직 동기 신호를 수신하고 수평/수직 동기 신호의 로우 듀레이션과 하이 듀레이션을 카운트하여 수평/수직 극성 신호를 발생하는 수평/수직 극성 판별부; 및 디지털 수평/수직 신호를 수신하고 디지털 수평/수직 신호의 듀레이션을 카운트하여 수평/수직 주파수 신호를 발생하는 수평/수직 주파수 판별부를 포함한다.
상기 목적을 달성하기 위하여, 본 발명의 다른 일면에 따른 평판 표시 장치의 싱크 프로세서는 아날로그 수직 동기 신호 및 아날로그 수평 동기 신호를 수신하여 아날로그 수평/수직 신호를 발생하는 아날로그 수평/수직 신호 검출부; 데이터 인에이블 신호로부터 디지털 수평/수직 동기 신호를 발생하는 디지털 수평/수직 신호 발생부; 디지털 비디오 인터페이스(DVI)로부터 입력되는 수평/수직 동기 신호 또는 디지털 수평/수직 동기 신호를 제1 선택 신호에 응답하여 선택하는 제1 선택부; 제1 선택부로부터 전달되는 신호를 검출하여 디지털 수평/수직 신호를 발생하는 디지털 수평/수직 신호 검출부; 아날로그 수평/수직 신호 또는 수평/수직 동기 신호의 로우 듀레이션과 하이 듀레이션을 카운트하여 수평/수직 극성 신호를 발생하는 수평/수직 극성 판별부; 디지털 수평/수직 신호 또는 아날로그 수평/수직 신호를 제2 제어 신호에 응답하여 선택하고 수평/수직 주파수 판별부로 전달하는 제2 선택부; 및 제2 선택부로부터 전달되는 신호의 듀레이션을 카운트하여 수평/수직 주파수 신호를 발생하는 수평/수직 주파수 판별부를 포함한다.
따라서, 본 발명에 따른 평판 표시 장치의 싱크 프로세서에 의하면, 수평 동기 신호 및 수직 동기 신호가 입력되지 않더라도 RGB 3 채널의 데이터 인에이블 신호(DE)로부터 발생되는 디지털 수평/수직 동기 신호를 바탕으로 입력 신호의 안정성 여부를 판별하기 때문에, 신호의 안정성 판단이 용이하다. 그리고 싱크 프로세서는 별도의 아날로그 싱크 프로세서를 필요로 하지 않으면서 아날로그 인터페이스는 물론 디지털 인터페이스 모두를 수용한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일실시예에 따른 싱크 프로세서를 설명하는 도면이다. 이를 참조하면, 싱크 프로세서(500)는 입력 신호의 소스, 주파수 또는 극성이 바뀌면 MCU(미도시)로 인터럽트 신호를 출력시켜 입력 신호의 불안정 상태를 알린다.
싱크 프로세서(500)는 아날로그 H/V 검출부(510), 디지털 H/V 발생부(520), 제1 선택부(530), 디지털 H/V 검출부(540), 제2 선택부(550), H/V 극성 판별부(560), 그리고 H/V 주파수 판별부(570)를 포함한다.
아날로그 H/V 검출부(510)는 아날로그 수직 동기 신호(AVS)와 아날로그 수평 동기 신호(AHS), SOG(Sync-On-Green) 신호를 수신하고 그 신호 여부를 검출하여 아날로그 H/V 신호를 발생한다. SOG 신호는 그린 데이터 라인으로 수평 동기 신호 및 수직 동기 신호가 실려오는 모드를 나타낸다.
디지털 H/V 발생부(520)는 데이터 인에이블 신호(DE)를 수신하여 디지털 수직 동기 신호(G_DVS)와 디지털 수평 동기 신호(G_DHS)를 발생한다. 디지털 H/V 발생부(520)는 디지털 수평 동기 신호(G_DHS)의 생성을 위하여, 도 2에서 설명된 수평 주사 기간 즉, Th=Thp+Thb+Thd+Thf 동안의 클럭(CLK) 카운트 수를 제1 수평 카운트 값(HTOTAL)으로 확정한다. 데이터 인에이블 신호(DE)의 하강 에지로부터 제1 수평 카운트 값(HTOTAL)마다 카운트하여 수평 동기 발생 카운트 값(HS_GEN_count)이 제공된다. 수평 동기 발생 카운트 값(HS_GEN_count)이 Thf 보다 크고 Thf+Thp 보다 작을 때에만 디지털 수평 동기 신호(G_DHS)는 로우(low)로 발생되고 그 외 구간에서는 하이(high)로 발생된다.
그리고, 디지털 H/V 발생부(520)는 디지털 수직 동기 신호(G_DVS)의 생성을 위하여, 도 3에서 설명된 수직 주사 기간에서 데이터 인에이블 신호(DE)가 발생되는 하강 에지로부터 다시 데이터 인에이블 신호(DE)가 발생되는 상승 에지까지 로우로 발생되는 예비 수직 동기 신호(VS_pre)를 발생한다. 예비 수직 동기 신호(VS_sync)의 로우 구간동안 디지털 수평 동기 신호(G_DHS)를 카운트하여 그 카운트된 값이 Tvf 보다 크고 Tvf+Tvp 보다 작을 때에만 디지털 수직 동기 동기 신호(G_DVS)는 로우로 발생되고 그외 구간에서는 하이로 발생된다.
제1 선택부(530)는 제1 선택 신호(S1)에 응답하여 DVI로부터 입력되는 디지털 수직 동기 신호(DVS) 및 디지털 수평 동기 신호(DHS) 또는 디지털 H/V 발생부(520)에서 발생된 디지털 수직 동기 신호(G_DVS) 및 디지털 수평 동기 신호(G_DHS)를 선택하여 DVI 수직 동기 신호(DVI_VSYNC) 및 DVI 수평 동기 신호(DVI_SYNC)로 제공한다. 제1 선택 신호(S1)와 이후에 설명될 제2 선택 신호(S2)는 MCU로부터 제공되는 제어 신호들로서, 입력 신호가 아날로그 신호인지 디지털 신호인지를 판단하는 MCU에 의해 발생된다.
디지털 H/V 검출부(540)는 DVI 수직 동기 신호(DVI_VSYNC)와 DVI 수평 동기 신호(DVI_SYNC)를 수신하고 그 신호 여부를 검출하여 디지털 H/V 신호를 발생한다.
제2 선택부(550)는 제2 선택 신호(S2)에 응답하여 아날로그 H/V 검출부(510)에서 발생되는 아날로그 H/V 신호 또는 디지털 H/V 검출부(540)에서 발생되는 디지털 H/V 신호를 선택하여 H/V 주파수 판별부(570)로 전달한다.
H/V 극성 판별부(560)는 아날로그 H/V 검출부(510)에서 발생되는 아날로그 H/V 신호와 외부에서 입력되는 디지털 수직 동기 신호(DVS) 및 디지털 수평 동기 신호(DHS)를 수신하여 수평/수직 극성 신호(H/V_POL)를 발생한다. H/V 극성 판별부(560)는 선택되는 아날로그 H/V 신호 또는 디지털 수직 동기 신호(DVS) 및 디지털 수평 동기 신호(DHS)의 로우(low) 듀레이션(duration)과 하이(high) 듀레이션(duration)을 카운트하여, 카운트된 값이 작은 쪽의 극성을 수평/수직 극성 신호(H/V_POL)로 발생한다.
H/V 주파수 판별부(570)는 제2 선택부(550)로부터 전달되는 아날로그 H/V 신호 또는 디지털 H/V 신호를 수신하여 수평/수직 주파수 신호(H/V_FREQ)를 발생한다. H/V 주파수 판별부(570)는 아날로그 H/V 신호 또는 디지털 H/V 신호의 듀레이션(duration)을 카운트하여 카운트된 값이 이전 값과 달라지면 주파수가 바뀐 것으로 판단하여 수평/수직 주파수 신호(H/V_FREQ)를 발생한다. 수평/수직 주파수 신호(H/V_FREQ)는 MCU로 제공되어 화면을 뮤트(mute)시킨다.
싱크 프로세서(500)의 입력 신호의 소스 판별은 다음과 같이 이루어진다. 제1 선택 신호(S1)에 응답하여 디지털 H/V 발생부(520)에서 발생된 디지털 수직 동기 신호(G_DVS) 및 디지털 수평 동기 신호(G_DHS)가 선택되면, 디지털 H/V 검출부(540)는 DVI 수직 동기 신호(DVI_VSYNC) 및 DVI 수평 동기 신호(DVI_SYNC)의 유무를 판별한다. 이 때, DVI 수직 동기 신호(DVI_VSYNC) 및 DVI 수평 동기 신호(DVI_SYNC)는 R/G/B 3채널로부터 제공되는 데이터 인에이블 신호(DE)로부터 발생되기 때문에, 하나의 채널이라도 오픈되어 있으면 데이터 인에이블 신호(DE)가 존재하지 않는다. 이에 따라, 디지털 수직 동기 신호(G_DVS) 및 디지털 수평 동기 신호 (G_DHS)가 발생되지 않아서 DVI 모드가 선택되지 않는다.
한편, DVI 모드가 검출되었으나 케이블 상태가 불량하거나 입력 신호의 불량으로 인해 데이터 인에이블 신호(DE)가 불안한 경우가 발생할 수 있다. 이 경우에는 디지털 수직 동기 신호(G_DVS)와 디지털 수평 동기 신호(G_DHS)가 가변적으로 랜덤하게 발생된다. 이때에는 디지털 H/V 검출부(540)에서 출력되는 디지털 H/V 신호의 주파수가 가변된다. 제2 선택 신호(S2)에 응답하여 선택된 디지털 H/V 신호는 H/V 주파수 판별부(570)로 제공되고 이로부터 발생되는 수평/수직 주파수 신호(H/V_FREQ)는 MCU의 인터럽트 신호로 작용한다.
싱크 프로세서(500)의 수평/수직 극성 신호(H/V_POL)는 DVI로부터 바로 입력되는 디지털 수직 동기 신호(DVS) 및 디지털 수평 동기 신호(DHS)의 극성을 판별하여 발생되거나 아날로그 H/V 신호의 극성을 판별하여 발생된다.
따라서, 본 발명에 따른 평판 표시 장치의 싱크 프로세서는 수평 동기 신호 및 수직 동기 신호가 입력되지 않더라도 RGB 3 채널의 데이터 인에이블 신호(DE)로부터 발생되는 디지털 수평/수직 동기 신호를 바탕으로 입력 신호의 안정성 여부를 판별하기 때문에, 신호의 안정성 판단이 용이하다. 그리고 싱크 프로세서는 별도의 아날로그 싱크 프로세서를 필요로 하지 않으면서 아날로그 인터페이스는 물론 디지털 인터페이스 모두를 수용한다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명에 따른 평판 표시 장치의 싱크 프로세서에 의하면, 수평 동기 신호 및 수직 동기 신호가 입력되지 않더라도 RGB 3 채널의 데이터 인에이블 신호(DE)로부터 발생되는 디지털 수평/수직 동기 신호를 바탕으로 입력 신호의 안정성 여부를 판별하기 때문에, 신호의 안정성 판단이 용이하다. 그리고 싱크 프로세서는 별도의 아날로그 싱크 프로세서를 필요로 하지 않으면서 아날로그 인터페이스는 물론 디지털 인터페이스 모두를 수용한다.

Claims (9)

  1. 데이터 인에이블 신호로부터 디지털 수평/수직 동기 신호를 발생하는 디지털 수평/수직 신호 발생부;
    디지털 비디오 인터페이스(DVI)로부터 입력되는 수평/수직 동기 신호 또는 상기 디지털 수평/수직 동기 신호를 제1 선택 신호에 응답하여 선택하는 제1 선택부;
    상기 제1 선택부로부터 전달되는 신호를 검출하여 디지털 수평/수직 신호를 발생하는 디지털 수평/수직 신호 검출부;
    상기 수평/수직 동기 신호를 수신하고 상기 수평/수직 동기 신호의 로우 듀레이션과 하이 듀레이션을 카운트하여 수평/수직 극성 신호를 발생하는 수평/수직 극성 판별부; 및
    상기 디지털 수평/수직 신호를 수신하고 상기 디지털 수평/수직 신호의 듀레이션을 카운트하여 수평/수직 주파수 신호를 발생하는 수평/수직 주파수 판별부를 구비하는 것을 특징으로 하는 평판 표시 장치의 싱크 프로세서.
  2. 제1항에 있어서, 상기 싱크 프로세서는
    아날로그 수직 동기 신호 및 아날로그 수평 동기 신호를 수신하여 아날로그 수평/수직 신호를 발생하는 아날로그 수평/수직 신호 검출부를 더 구비하는 것을 특징으로 하는 평판 표시 장치의 싱크 프로세서.
  3. 제2항에 있어서, 상기 수평/수직 극성 판별부는
    상기 아날로그 수평/수직 신호의 로우 듀레이션과 하이 듀레이션을 카운트하여 수평/수직 극성 신호를 발생하는 것을 특징으로 하는 평판 디스플레이 장치의 싱크 프로세서.
  4. 제3항에 있어서, 상기 수평/수직 극성 판별부는
    상기 디지털 수평/수직 신호 또는 상기 아날로그 수평/수직 신호의 로우 듀레이션 값과 상기 하이 듀레이션 값 중 작은 쪽의 극성으로 상기 수평/수직 극성 신호를 발생하는 것을 특징으로 하는 평판 디스플레이 장치의 싱크 프로세서.
  5. 제2항에 있어서, 상기 싱크 프로세서는
    상기 디지털 수평/수직 신호 또는 상기 아날로그 수평/수직 신호를 제2 제어 신호에 응답하여 선택하고 상기 수평/수직 주파수 판별부로 전달하는 제2 선택부를 더 구비하는 것을 특징으로 하는 평판 표시 장치의 싱크 프로세서.
  6. 제5항에 있어서, 상기 수평/수직 주파수 판별부는
    상기 아날로그 수평/수직 신호의 듀레이션을 카운트하여 상기 수평/수직 주파수 신호로 발생하는 것을 특징으로 하는 평판 표시 장치의 싱크 프로세서.
  7. 제5항에 있어서, 상기 싱크 프로세서는
    상기 제1 및 제2 선택 신호가 상기 아날로그 수평/수직 동기 신호 또는 상기 디지털 비디오 인터페이스(DVI)로부터 입력되는 수평/수직 동기 신호의 존재 여부를 파악하는 마이크로 프로세서로부터 제공되는 것을 특징으로 하는 평판 표시 장치의 싱크 프로세서.
  8. 아날로그 수직 동기 신호 및 아날로그 수평 동기 신호를 수신하여 아날로그 수평/수직 신호를 발생하는 아날로그 수평/수직 신호 검출부;
    데이터 인에이블 신호로부터 디지털 수평/수직 동기 신호를 발생하는 디지털 수평/수직 신호 발생부;
    디지털 비디오 인터페이스(DVI)로부터 입력되는 수평/수직 동기 신호 또는 상기 디지털 수평/수직 동기 신호를 제1 선택 신호에 응답하여 선택하는 제1 선택부;
    상기 제1 선택부로부터 전달되는 신호를 검출하여 디지털 수평/수직 신호를 발생하는 디지털 수평/수직 신호 검출부;
    상기 아날로그 수평/수직 신호 또는 상기 수평/수직 동기 신호의 로우 듀레이션과 하이 듀레이션을 카운트하여 수평/수직 극성 신호를 발생하는 수평/수직 극성 판별부;
    상기 디지털 수평/수직 신호 또는 상기 아날로그 수평/수직 신호를 제2 제어 신호에 응답하여 선택하고 상기 수평/수직 주파수 판별부로 전달하는 제2 선택부; 및
    상기 제2 선택부로부터 전달되는 신호의 듀레이션을 카운트하여 수평/수직 주파수 신호를 발생하는 수평/수직 주파수 판별부를 구비하는 것을 특징으로 하는 평판 표시 장치의 싱크 프로세서.
  9. 제8항에 있어서, 상기 싱크 프로세서는
    상기 제1 및 제2 선택 신호가 상기 아날로그 수평/수직 동기 신호 또는 상기 디지털 비디오 인터페이스(DVI)로부터 입력되는 수평/수직 동기 신호의 존재 여부를 파악하는 마이크로 프로세서로부터 제공되는 것을 특징으로 하는 평판 표시 장치의 싱크 프로세서.
KR1020040079205A 2004-10-05 2004-10-05 데이터 인에이블 신호로부터 발생되는 수평/수직 동기신호로부터 신호의 안정성 여부를 판별하는 평판 표시장치의 싱크 프로세서 KR100604907B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040079205A KR100604907B1 (ko) 2004-10-05 2004-10-05 데이터 인에이블 신호로부터 발생되는 수평/수직 동기신호로부터 신호의 안정성 여부를 판별하는 평판 표시장치의 싱크 프로세서
US11/243,222 US7443450B2 (en) 2004-10-05 2005-10-04 Sync processor of flat panel display for determining signal safety on the basis of HSYNC/VSYNC signal generated according to data enable signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079205A KR100604907B1 (ko) 2004-10-05 2004-10-05 데이터 인에이블 신호로부터 발생되는 수평/수직 동기신호로부터 신호의 안정성 여부를 판별하는 평판 표시장치의 싱크 프로세서

Publications (2)

Publication Number Publication Date
KR20060030372A true KR20060030372A (ko) 2006-04-10
KR100604907B1 KR100604907B1 (ko) 2006-07-28

Family

ID=37140415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079205A KR100604907B1 (ko) 2004-10-05 2004-10-05 데이터 인에이블 신호로부터 발생되는 수평/수직 동기신호로부터 신호의 안정성 여부를 판별하는 평판 표시장치의 싱크 프로세서

Country Status (2)

Country Link
US (1) US7443450B2 (ko)
KR (1) KR100604907B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070081047A (ko) * 2006-02-09 2007-08-14 삼성전자주식회사 표시 장치 및 이의 구동 방법
TWI397055B (zh) 2007-05-28 2013-05-21 Realtek Semiconductor Corp 模式偵測電路與方法
US8072394B2 (en) * 2007-06-01 2011-12-06 National Semiconductor Corporation Video display driver with data enable learning
KR101427591B1 (ko) * 2007-12-21 2014-08-08 삼성디스플레이 주식회사 데이터 구동회로, 이를 포함하는 디스플레이장치 및 그제어방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0568743A1 (en) * 1992-05-08 1993-11-10 International Business Machines Corporation PAL video signal processing apparatus
JPH09182100A (ja) * 1995-12-21 1997-07-11 Fujitsu Ltd Ｐｌｌ回路
JP3150631B2 (ja) 1996-11-19 2001-03-26 松下電器産業株式会社 液晶表示装置
JP4248045B2 (ja) 1997-04-18 2009-04-02 シャープ株式会社 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置
KR100315011B1 (ko) 1998-03-27 2002-02-28 주식회사 현대 디스플레이 테크놀로지 액정표시장치의모드검출회로
JP3595745B2 (ja) * 1999-01-29 2004-12-02 キヤノン株式会社 画像処理装置
JP2001154628A (ja) 1999-11-29 2001-06-08 Advanced Display Inc 表示装置
JP2002027345A (ja) 2000-07-06 2002-01-25 Hitachi Ltd 放送受信データ処理装置

Also Published As

Publication number Publication date
US20070200836A1 (en) 2007-08-30
KR100604907B1 (ko) 2006-07-28
US7443450B2 (en) 2008-10-28

Similar Documents

Publication Publication Date Title
US7191402B2 (en) Method and apparatus for adjusting contrast and sharpness for regions in a display device
US7286126B2 (en) Apparatus for and method of processing display signal
KR100719655B1 (ko) 디지털 인터페이스 디코딩 수신 장치
KR20000014352A (ko) 비디오 포맷 모드 검출기
KR101101812B1 (ko) 디스플레이장치 및 그 제어방법
US7443450B2 (en) Sync processor of flat panel display for determining signal safety on the basis of HSYNC/VSYNC signal generated according to data enable signal
US7158153B2 (en) Method and circuit for adjusting background contrast in a display device
KR100850949B1 (ko) 디지털 영상잡음 분석장치 및 그 방법
EP1326429B1 (en) Automatic detection of synchronisation signal polarity in video timing and generation of blanking period signal indicator from sync information
JP3442322B2 (ja) ディスプレイ装置及びその駆動方法
KR20160044144A (ko) 표시장치 및 그것의 구동 방법
KR100598120B1 (ko) 디스플레이장치 및 그 제어방법
JP2007110215A (ja) 受信装置、受信方法および受信装置を用いた電子機器
KR20040084874A (ko) 입체3차원영상의 디스플레이 방법
KR100528478B1 (ko) 디스플레이 장치와 그것의 동기신호 판별장치 및 판별방법
KR100407961B1 (ko) 영상표시기기의 입력신호 처리장치
KR20080051804A (ko) 영상처리시스템에 있어서의 동기신호 처리장치
JP3278548B2 (ja) 表示装置
KR100480709B1 (ko) 모니터의 영상모드 판별 방법
KR0178214B1 (ko) 피디피 티브이의 영상신호 판별장치
KR100738664B1 (ko) 외부입력모드 자동 절환 방법
KR950001843B1 (ko) 브이씨알의 슈퍼임포즈문자 표시위치 제어 방법 및 장치
KR20020071658A (ko) 모니터의 영상모드 판단장치
KR20050080526A (ko) 영상표시장치의 모드 변경 제어장치 및 그 제어방법
JP2006227449A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee