JP4248045B2 - 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 - Google Patents
液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 Download PDFInfo
- Publication number
- JP4248045B2 JP4248045B2 JP10745498A JP10745498A JP4248045B2 JP 4248045 B2 JP4248045 B2 JP 4248045B2 JP 10745498 A JP10745498 A JP 10745498A JP 10745498 A JP10745498 A JP 10745498A JP 4248045 B2 JP4248045 B2 JP 4248045B2
- Authority
- JP
- Japan
- Prior art keywords
- enable signal
- timing
- data
- data enable
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示パネルを駆動するドライバを制御して、液晶表示パネルにおける画像データの表示タイミングを制御する液晶表示装置用タイミングコントローラに関する。
【０００２】
【従来の技術】
図１はＸＧＡ（１０２４×７６８ドット）タイプの従来の液晶表示装置の一例の要部を示す回路図であり、図１中、１０はアクティブマトリクス型の液晶表示パネル、１１は液晶表示パネル１０に形成されているデータバス（信号ライン）を駆動するデータドライバ、１２は液晶表示パネル１０に形成されているゲートバス（走査ライン）を駆動するゲートドライバである。
【０００３】
また、１３は画像データ供給源（図示せず）から供給される垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、クロックＣＬＫ、データイネーブル信号ＥＮＡＢ及び画像データＤＡＴＡを入力し、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づく表示タイミングにより、液晶表示パネル１０における画像データＤＡＴＡの表示タイミングを制御する液晶表示装置用タイミングコントローラである。
【０００４】
なお、この例では、液晶表示装置用タイミングコントローラ１３は、データドライバ１１に対しては、データドライバ用クロックＤ−ＣＬＫと、データドライバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰと、画像データＤＡＴＡとを供給し、ゲートドライバ１２に対しては、ゲートドライバ用クロックＧ−ＣＬＫ及びゲートドライバ用スタートパルスＧ−ＳＰとを供給するように構成されている。
【０００５】
図２は図１に示す従来の液晶表示装置の水平方向の駆動タイミングを示すタイミングチャートであり、図２Ａは水平同期信号ＨＳＹＮＣ、図２ＢはクロックＣＬＫ、図２Ｃは画像データＤＡＴＡ、図１１Ｄはデータイネーブル信号ＥＮＡＢを示している。
なお、Ｔｈは水平周期期間、Ｔｈｐは水平帰線期間、Ｔｈｄは表示有効期間、Ｔｈｂは表示有効期間Ｔｈｄのバックポーチ、Ｔｈｆは表示有効期間Ｔｈｄのフロントポーチである。
【０００６】
図３は図１に示す従来の液晶表示装置の垂直方向の駆動タイミングを示すタイミングチャートであり、図３Ａは垂直同期信号ＶＳＹＮＣ、図３Ｂは水平同期信号ＨＳＹＮＣ、図３Ｃは画像データＤＡＴＡ、図３Ｄはデータイネーブル信号ＥＮＡＢを示している。
なお、Ｔｖは垂直周期期間、Ｔｖｐは垂直帰線期間、Ｔｖｄは表示有効期間、Ｔｖｂは表示有効期間Ｔｖｄのバックポーチ、Ｔｖｆは表示有効期間Ｔｖｄのフロントポーチである。
【０００７】
図４は図１に示す従来の液晶表示装置の１垂直周期期間におけるデータ表示領域とブランク領域との関係を示す図であり、図４中、１５はデータ表示領域、１６はブランク領域を示している。データ表示領域１５は、パネルの画素領域に対応し、データの大きさは画素数に一致する。また、データ表示領域１５とブランク領域１６を合わせたものが実際に液晶表示装置に送られてくるデータ（の大きさ）であり、画像データに加え、表示に関与しないデータ（無効データ：例えば“ＬＯＷ”の信号であり、画像データの供給が無い状態とみなすことができる）も含むものである。
【０００８】
【発明が解決しようとする課題】
従来の液晶表示装置用タイミングコントローラ１３は、水平方向及び垂直方向のバックポーチＴｈｂ、Ｔｖｂ及びフロントポーチＴｈｆ、Ｔｖｆの設定値を固定とされており、これらバックポーチＴｈｂ、Ｔｖｂ及びフロントポーチＴｈｆ、Ｔｖｆで決定される表示タイミイグで液晶表示パネル１０における画像表示を行うようにデータドライバ１１及びゲートドライバ１２を制御するように構成されている。
【０００９】
したがって、従来の液晶表示装置用タイミングコントローラ１３は、特定の表示タイミングで画像表示を行うとするパーソナルコンピュータ等にのみ対応することができ、表示タイミングを異にするパーソナルコンピュータ等に使用する場合には、表示不良や表示位置ずれを起こしてしまうことになる。
図４に示すように、バックポーチＴｈｂ、Ｔｖｂの固定値が最初のライン上であって１０２４クロックの最初のクロックで走査されるデータ表示領域１５の開始画素を正確に示している場合には、データイネーブル信号ＥＮＡＢに同期してデータ有効期間Ｔｈｄ、Ｔｖｄにおいて画像データがデータ表示領域１５に正しく表示される。
【００１０】
バックポーチＴｈｂ、Ｔｖｂの固定値及びフロントポーチＴｈｆ、Ｔｖｆの固定値は、液晶表示装置が搭載される電子装置のタイミング仕様に依存する。例えば、電子装置のタイミング仕様を最初に決め、このタイミング仕様に合うようにバックポーチＴｈｂ、Ｔｖｂの固定値及びフロントポーチＴｈｆ、Ｔｖｆの固定値を決める。又は、バックポーチＴｈｂ、Ｔｖｂの固定値及びフロントポーチＴｈｆ、Ｔｖｆの固定値に合うように、電子装置のタイミング仕様を決める。
【００１１】
もし、バックポーチＴｈｂ、Ｔｖｂの固定値及びフロントポーチＴｈｆ、Ｔｖｆの固定値が電子装置のタイミング仕様に合致しないときには、画像データをデータ表示領域１５に正確に表示することはできない。例えば、画像データは水平及び／又は垂直方向にズレてデータ表示領域１５に表示され、画像の一部が失われてしまう。
【００１２】
よって、タイミングコントローラ１３は、液晶表示装置が搭載される電子装置の種々のタイミング仕様に適用できるものではなく、特定のタイミング仕様のみに適用できる。実際、搭載される電子装置の異なるタイミング仕様に合致するように、タイミングコントローラ１３を個々に設計する必要がある。通常、タイミングコントローラ１３の設計にはかなりの時間（例えば、約１カ月）を要し、量産品出荷までには長期間（例えば、約２カ月）が必要となってしまう。このため、液晶表示装置を備えるパーソナルコンピュータ等、液晶表示装置用タイミングコントローラを必要とする製品の開発を迅速に行うことができないという問題点があった。
【００１３】
本発明は上記従来技術の問題点を解決し、液晶表示装置が搭載される電子装置の種々のタイミング仕様に適用できる液晶表示パネル用のコントローラを提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１に記載の液晶表示パネルのタイミングコントローラは、タイミングコントローラに与えられるデータイネーブル信号を検出するデータイネーブル信号検出回路（後述する実施例の回路２０に相当する）と、検出されたデータイネーブル信号に基づいて、液晶表示パネルに表示する画像データの表示タイミングを制御するタイミング作成回路（３２）とを有し、水平及び垂直同期信号を検出する同期信号検出回路（２２、２３、２４）と、水平及び垂直同期信号が検出されない場合に擬似データイネーブル信号を生成する保護回路（２７）とを有し、タイミング作成回路は擬似データイネーブル信号に基づいて画像データの表示タイミングを制御する。
【００１５】
データイネーブル信号は、画像データがパネルに供給されている間にアクティブになる信号である。データイネーブル信号がアクティブになるタイミングは任意であるが、必ず画像データに同期している。よって、このデータイネーブル信号を検出して表示タイミングを制御することとすれば、画像データの表示タイミングを制御できる。すなわち、データイネーブル信号を検出することにより、表示を開始する構成とすれば、データイネーブル信号がアクティブになるタイミングがいつであっても、確実に液晶表示パネルの先頭から画像データを表示することができるようになる。よって、従来のように、水平及び垂直同期信号のバックポーチ、フロントポーチに関係なく、自由に表示タイミングの制御が可能になり、電子装置のあらゆる表示タイミング仕様に対応できる。また、この構成によれば、障害等により水平及び垂直同期信号及びデータイネーブル信号が供給されない（検出されない）場合でも、擬似データイネーブル信号を生成しているので、液晶表示パネルを交流駆動して黒又は白等の所定の画像データを表示することができ、液晶表示パネルの各画素の液晶に直流電圧が印加され続けることを防ぐことができる。
【００１６】
請求項２に記載のタイミングコントローラは、請求項１において、データイネーブル信号から、液晶表示パネルの各ラインの駆動を開始させるための第１のスタートパルスを作成する第１の回路（図１５Ｃ）と、データイネーブル信号から、液晶表示パネルの走査ラインの駆動を開始させるための第２のスタートパルスを作成する第２の回路（図１５Ｆ）とを有することを特徴とする。
【００１７】
上記構成により、パネル駆動の開始タイミングを、検出したデータイネーブル信号に基づいて決めることができるので、データイネーブル信号がどのタイミングでアクティブになっても、確実に液晶表示パネルの先頭から画像データを表示することができる。
請求項３に記載のタイミングコントローラでは、請求項１のタイミング作成回路が、データイネーブル信号に基づいて、各フレームの開始を検出する回路部分（１５Ｆ）を有する。
【００１８】
従来、フレーム間の識別は同期信号（垂直同期信号）を用いていたが、データイネーブル信号に基づいてフレーム間の識別を行う。これは、請求項１に記載の発明の表示タイミングの制御は、同期信号によらず、データイネーブル信号に基づいて行われるからである。
請求項４に記載の発明では、請求項１のタイミングコントローラは更に、水平及び垂直同期信号を検出する同期信号検出回路（２２、２３、２４）と、データイネーブル信号検出回路がデータイネーブル信号を検出しない状態において、水平及び垂直同期信号が検出された場合に、擬似データイネーブル信号を生成する擬似データイネーブル信号作成回路（２５）とを有し、タイミング作成回路は擬似データイネーブル信号に基づいて画像データの表示タイミングを制御する。
【００１９】
外部からのデータイネーブル信号の供給が何らかの原因で停止しても、擬似的にデータイネーブル信号を作成することにより、表示を継続して行える。また、水平及び垂直同期信号を検出しているので、従来と同様の表示タイミング制御も行うことができ、ユーザの要望にフレキシブルに対応できる。
【００２２】
請求項５に記載の発明は、信号ライン及び走査ラインを有する液晶表示パネルと、信号ラインを駆動するデータドライバと、走査ラインを駆動するゲートドライバと、液晶表示パネルに表示する画像データの表示タイミングを制御するタイミングコントローラとを有し、タイミングコントローラは、タイミングコントローラに与えられるデータイネーブル信号を検出するデータイネーブル信号検出回路と、検出されたデータイネーブル信号に基づいて、液晶表示パネルに表示する画像データの表示タイミングを制御するタイミング作成回路と、水平及び垂直同期信号を検出する同期信号検出回路と、データイネーブル信号検出回路がデータイネーブル信号を検出しない状態において、水平及び垂直同期信号が検出されない場合に、擬似データイネーブル信号を生成する保護回路とを有し、タイミング作成回路は該擬似データイネーブル信号に基づいて画像データの表示タイミングを制御する液晶表示装置である。請求項１に記載の発明の効果を具備する液晶表示装置が得られる。
【００２３】
請求項６に記載の発明は、請求項５において、前記タイミングコントローラは請求項２ないし４のいずれか一項に記載されているタイミングコントローラである。前述した請求項２ないし４の効果を具備する液晶表示装置が得られる。
【００２４】
【発明の実施の形態】
図５は、本発明の一実施例によるタイミングコントローラの構成を示す図である。図示するタイミングコントローラは、図１のタイミングコントローラ１３に置き換わるものである。すなわち、本発明の液晶表示装置は、図５に示すタイミングコントローラ、データドライバ１１、ゲートドライバ１２及び液晶表示パネル１０を具備する。
【００２５】
図５に示すタイミングコントローラは、従来技術のようにバックポーチＴｈｂ、Ｔｖｂの固定値及びフロントポーチＴｈｆ、Ｔｖｆの固定値を用いた表示タイミング制御とは異なる３つの表示タイミング制御モードを有する。第１の表示タイミング制御モードは従来の表示タイミング制御に直接代わるもので、第２及び第３の表示タイミング制御モードは第１のモードのバックアップ又は付加的なものである。すなわち、第２及び第３の表示タイミングモードはオプションモードであり、無くてもよいものである。
【００２６】
図５に示すタイミングコントローラは、Ｄフリップフロップ２０、２２及び２３、ＡＮＤ回路２１、２４、擬似データイネーブル信号作成回路２５、ＮＯＲ回路２６、保護回路２７及びタイミング作成回路３２とを有する。第１の表示タイミング制御モードは概ね、Ｄフリップフロップ２０、ＡＮＤ回路２１及びタイミング作成回路３２とで実現される。第２の表示タイミング制御モードは概ね、Ｄフリップフロップ２３、２３、ＡＮＤ回路２４、擬似データイネーブル信号作成回路２５及びタイミング作成回路３２とを有する。第３の表示タイミング制御モードは概ね、ＮＯＲ回路２６、保護回路２７及びタイミング作成回路３２とを有する。
【００２７】
Ｄフリップフロップは、図示しない外部の画像データ供給源からのクロック信号に同期してデータイネーブル信号ＥＮＡＢをラッチするもので、データイネーブル信号検出器として機能する。データイネーブル信号ＥＮＡＢも同様に、図示しない外部の画像データ供給源で生成されるものである。データイネーブル信号ＥＮＡＢがアクティブになった時に、画像データ供給源で生成された画像データの供給が始まる。後で詳述するように、第１の表示タイミング制御モードはデータイネーブル信号ＥＮＡＢを利用して、表示タイミングを制御する。
【００２８】
ＡＮＤ回路２１は、データイネーブル信号ＥＮＡＢとＤフリップフロップ２０の出力信号ＤＥＴ１とのＡＮＤ演算を行う。データイネーブル信号ＥＮＡＢが画像データ供給源から供給されると、Ｄフリップフロップ２０の出力信号ＤＥＴ１は高電位（Ｈレベル）になる。従って、データイネーブル信号ＥＮＡＢがＡＮＤ回路２１から出力される。データイネーブル信号が供給されない場合には、Ｄフリップフロップ２０の出力信号ＤＥＴ１は低電位（Ｌレベル）であり、ＡＮＤ回路２１の出力はＬレベルである。
【００２９】
Ｄフリップフロップ２２はクロックＣＬＫに同期して水平同期信号ＨＳＹＮＣをラッチするもので、水平同期信号検出器として機能する。Ｄフリップフロップ２３はクロック信号ＣＬＫに同期して垂直同期信号ＶＳＹＮＣをラッチするもので、垂直同期信号検出器として機能する。
ＡＮＤ回路２４は、Ｄフリップフロップ２２、２３の出力信号のＡＮＤ演算を行う。Ｄフリップフロップ２２、２３及びＡＮＤ回路２４で、水平／垂直同期信号検出回路を構成する。
【００３０】
水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣは、画像データ供給源から供給される。そして、Ｄフリップフロップ２２、２３の出力信号はＨレベルになり、ＡＮＤ回路２４の出力信号ＤＥＴ２はＨレベルになる。ＡＮＤ回路２４の出力信号ＤＥＴ２は、タイミング作成回路３２に与えられる。
もし、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが画像データ供給源から供給されな場合には、Ｄフリップフロップ２２、２３の出力信号はＬレベルであり、ＡＮＤ回路２４の出力はＬレベルになる。
【００３１】
擬似データイネーブル信号作成回路２５は、画像データ供給源からのクロックＣＬＫとＡＮＤ回路２４の出力信号ＤＥＴ２とを受け、ＡＮＤ回路２４の出力信号ＤＥＴ２がＨレベルになった後の所定のタイミングで擬似データイネーブル信号ＥＮＡＢ−Ｄ１を作成する。擬似データイネーブル信号ＥＮＡＢ−Ｄ１は、タイミング作成回路３２に出力される。
【００３２】
ＮＯＲ回路２６はＤフリップフロップ２０の出力信号ＤＥＴ１とＡＮＤ回路２４の出力信号ＤＥＴ２とのＮＯＲ演算を行う。
Ｄフリップフロップ２０の出力信号ＤＥＴ１がＨレベルになった場合、即ち、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給された場合、又は、ＡＮＤ回路２４の出力信号ＤＥＴ２がＨレベルになった場合、即ち、画像データ供給源から水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給された場合には、ＮＯＲ回路２６の出力信号がＬレベルになる。
【００３３】
これに対して、Ｄフリップフロップ２０の出力信号がＬレベル、ＡＮＤ回路２４の出力信号ＤＥＴ２がＬレベルの場合、即ち、画像データ供給源からデータイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給されない場合には、ＮＯＲ回路２６の出力はＨレベルとなる。
また、２７は画像データ供給源から供給されるクロックＣＬＫ及びＮＯＲ回路２６の出力を入力して、ＮＯＲ回路２６の出力がＨレベルとされた場合、即ち、画像データ供給源からデータイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給されない場合には、擬似データイネーブル信号ＥＮＡＢ−Ｄ２を出力する保護回路である。
【００３４】
図６は、保護回路２７の構成を示す回路図であり、図６中、２９はＮＯＲ回路２６の出力がＨレベルとされた場合、擬似水平同期信号ＨＳＹＮＣ−Ｄを作成して出力する擬似水平同期信号作成回路である。
また、３０は擬似水平同期信号作成回路２９が擬似水平同期信号ＨＳＹＮＣ−Ｄを出力したときは、擬似データイネーブル信号ＥＮＡＢ−Ｄ２を作成して出力する擬似データイネーブル信号作成回路である。
【００３５】
また、図５において、３２は液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを制御するタイミング作成回路であり、タイミング作成回路３２には、画像データ供給源から供給される画像データＤＡＴＡと、クロックＣＬＫと、ＡＮＤ回路２１の出力と、擬似データイネーブル信号生成回路２５の出力と、Ｄフリップフロップ２０の出力と、ＡＮＤ回路２４の出力と、保護回路２７の出力とが供給される。
【００３６】
これに対応して、タイミング作成回路３２は、液晶表示パネルのデータバスを駆動するデータドライバに対しては、データドライバ用クロックＤ−ＣＬＫと、データドライバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰ及び画像データＤＡＴＡとを供給し、液晶表示パネルのゲートバスを駆動するゲートドライバに対しては、ゲートドライバ用クロックＧ−ＣＬＫと、ゲートドライバ用スタートパルスＧ−ＳＰとを供給するように構成されている。
【００３７】
図７はＤフリップフロップ２０の出力＝Ｈレベルとなった場合のタイミング作成回路３２の動作を示すタイミングチャートであり、図７Ａは画像データ供給源から供給される垂直同期信号ＶＳＹＮＣと、水平同期信号ＨＳＹＮＣと、データイネーブル信号ＥＮＡＢと、クロックＣＬＫと、画像データＤＡＴＡとを示している。
【００３８】
また、図７Ｂはデータドライバに供給されるデータドライバ用クロックＤ−ＣＬＫと、データドライバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰと、画像データＤＡＴＡとを示しており、図７Ｃはゲートドライバに供給されるゲートドライバ用クロックＧ−ＣＬＫと、ゲートドライバ用スタートパルスＧ−ＳＰとを示している。
【００３９】
このように、タイミング作成回路３２は、Ｄフリップフロップ２０の出力＝Ｈレベルとなった場合、即ち、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給された場合には、ＡＮＤ回路２１から出力されるデータイネーブル信号ＥＮＡＢに基づく表示タイミングにより液晶表示パネルにおける画像データの表示タイミングを制御できるように、データドライバ用クロックＤ−ＣＬＫ、データドライバ用スタートパルスＤ−ＳＰ、ラッチパルスＬＰ、画像データＤＡＴＡ、ゲートドライバ用クロックＧ−ＣＬＫ及びゲートドライバ用スタートパルスＧ−ＳＰを出力する。
【００４０】
図７に示すように、Ｄフリップフロップ２０の出力信号ＤＥＴ１がＨレベルになると、即ち、データイネーブル信号ＥＮＡＢが画像データ供給源から供給されると、タイミング作成回路３２は同期信号ＶＳＹＮＣ、ＨＳＹＮＣがＬレベルであっても、ＡＮＤ回路２１から供給されるデータイネーブル信号ＥＮＡＢに基づいた表示タイミングを制御する。このタイミング制御は、図２に示す従来の表示タイミング制御とは全く異なる。
【００４１】
より詳述すると、データイネーブル信号ＥＮＡＢがＨレベルの間、画像データＤＡＴＡが供給される。図７において、データイネーブル信号ＥＮＡＢの立ち上がりエッジ＊１は、表示パネル１０の第１ラインに相当する。１フレーム（画面）を構成する各ラインに対し画像データ供給源から供給されている間、データイネーブル信号ＥＮＡＢはＨレベルに保持される。
【００４２】
データイネーブル信号の立ち上がりエッジ＊１に応答して、データドライバ用スタートパルスＤ−ＳＰはタイミング作成回路３２によって生成され、データドライバ１１に出力される。更に、データイネーブル信号ＥＮＡＢの立ち上がりエッジ＊１に応答して、ゲートドライバ用スタートパスルＧ−ＳＰがタイミング作成回路３２によって作成され、ゲートドライバ１２に出力される。ゲートドライバ用スタートパルスＧ−ＳＰは、第１ラインの間、Ｈレベルに保持される。従ってゲートドライバ用スタートパルスＤ−ＳＰは、第２ラインを示すデータイネーブル信号ＥＮＡＢの立ち上がりエッジ＊２に応答して、Ｌレベルになる。
【００４３】
更に、後述するように、データイネーブル信号ＥＮＡＢを参照して、ラッチパルスＬＰ及びゲートドライバ用クロックＧ−ＣＬＫがタイミング作成回路３２によって作成される。更に、後述するように、タイミング作成回路３２によって、クロックＣＬＫからデータドライバ用クロックＤ−ＣＬＫが作成される。
上述したように、データイネーブル信号ＥＮＡＢのみを検出することで、最初に走査される表示パネル１０の第１番目の画素から確実に画像データＤＡＴＡを表示することができる。上記制御は、第１の表示タイミング制御モードに相当する。
【００４４】
ここに、図８は画像データ供給源から供給される垂直同期信号ＶＳＹＮＣと、水平同期信号ＨＳＹＮＣと、データイネーブル信号ＥＮＡＢと、クロックＣＬＫと、画像データＤＡＴＡとを示している。
また、図９Ａは画像データ供給源から供給される水平同期信号ＨＳＹＮＣと、クロックＣＬＫと、画像データＤＡＴＡとを示しており、図９Ｂは擬似データイネーブル信号作成回路２５から出力される擬似データイネーブル信号ＥＮＡＢ−Ｄ１を示している。
【００４５】
また、図９Ｃはデータドライバに供給されるデータドライバ用クロックＤ−ＣＬＫと、データドライバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰと、画像データＤＡＴＡとを示しており、図９Ｄはゲートドライバに供給されるゲートドライバ用クロックＧ−ＣＬＫと、ゲートドライバ用スタートパルスＧ−ＳＰとを示している。
【００４６】
このように、タイミング作成回路３２は、Ｄフリップフロップ２０の出力＝Ｌレベルが維持され、ＡＮＤ回路２４の出力＝Ｈレベルとなった場合、即ち、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給されず、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給された場合には、擬似データイネーブル信号ＥＮＡＢ−Ｄ１に基づく表示タイミングにより液晶表示パネルにおける画像データの表示タイミングを制御できるように、データドライバ用クロックＤ−ＣＬＫ、データドライバ用スタートパルスＤ−ＳＰ、ラッチパルスＬＰ、画像データＤＡＴＡ、ゲートドライバ用クロックＧ−ＣＬＫ及びゲートドライバ用スタートパルスＧ−ＳＰを出力する。
【００４７】
例えば画像データ供給源に障害が発生し、画像データＤＡＴＡは供給されているものの、データイネーブル信号ＥＮＡＢの供給が停止してしまった場合、上記第１の表示タイミング制御モードでは画像データＤＡＴＡを表示することはできない。このような場合には、擬似データイネーブル信号ＥＮＡＢ−Ｄ１を用いる。この擬似データイネーブル信号ＥＮＡＢ−Ｄ１は、ＡＮＤ回路２４の出力信号ＤＥＴ２がＨレベルになった後の所定のタイミングで作成される。従って、擬似データイネーブル信号ＥＮＡＢ−Ｄ１は画像データＤＡＴＡに同期しておらず、画像データＤＡＴＡは液晶表示パネル１０上でずれてしまう可能性がある。しかしながら、第２の表示タイミング制御モードは、データイネーブル信号ＥＮＡＢの供給が障害により停止してしまった場合のバックアップモードとして機能する。
【００４８】
また、擬似データイネーブル信号ＥＮＡＢ−Ｄ１が画像データＤＡＴＡに同期するように前述のバックポーチＴｈｂ、Ｔｖｂ、Ｔｈｆ、Ｔｖｆを決めれば、第２の表示タイミング制御モードは従来と同様に特定のタイミング仕様に合致したものとなる。
更に、第２の表示タイミング制御モードは、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣは供給されるが、データイネーブル信号ＥＮＡＢは供給されないタイミング仕様にも適用できる。
【００４９】
また、図１０及び図１１は、Ｄフリップフロップ２０の出力＝Ｌレベル、ＡＮＤ回路２４の出力＝Ｌレベルが維持された場合のタイミング作成回路３２の動作（第３の表示タイミング制御）を示すタイミングチャートである。
ここに、図１０は画像データ供給源から供給される垂直同期信号ＶＳＹＮＣと、水平同期信号ＨＳＹＮＣと、データイネーブル信号ＥＮＡＢと、クロックＣＬＫと、画像データＤＡＴＡとを示している。
【００５０】
また、図１１Ａは擬似水平同期信号作成回路２９から出力される擬似水平同期信号ＨＳＹＮＣ−Ｄと、擬似データイネーブル信号作成回路３０から出力される擬似データイネーブル信号ＥＮＡＢ−Ｄ２と、画像データ供給源から供給されるクロックＣＬＫとを示している。
また、図１１Ｂはデータドライバに供給されるデータドライバ用クロックＤ−ＣＬＫと、データドライバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰと、画像データＤＡＴＡとを示しており、図１１Ｃはゲートドライバに供給されるゲートドライバ用クロックＧ−ＣＬＫと、ゲートドライバ用スタートパルスＧ−ＳＰとを示している。
【００５１】
このように、タイミング作成回路３２は、Ｄフリップフロップ２０の出力＝Ｌレベル、ＡＮＤ回路２４の出力＝Ｌレベルが維持された場合、即ち、画像データ供給源からデータイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給されない場合には、擬似データイネーブル信号ＥＮＡＢ−Ｄ２に基づく表示タイミングにより液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを制御できるように、データドライバ用クロックＤ−ＣＬＫ、データドライバ用スタートパルスＤ−ＳＰ、ラッチパルスＬＰ、画像データＤＡＴＡ、ゲートドライバ用クロックＧ−ＣＬＫ及びゲートドライバ用スタートパルスＧ−ＳＰを出力する。
【００５２】
但し、この場合には、画像データ供給源からは画像データＤＡＴＡが供給されないので、データドライバに対しては、タイミング作成回路３２が作成した画像データＤＡＴＡが供給されることになる。
図１２は本発明の一実施形態の動作を示すフローチャートであり、本発明の一実施形態においては、１フレーム期間が開始されるごと（ステップＳＴ１）に、画像データ供給源から供給される同期信号の中からデータイネーブル信号ＥＮＡＢ（ステップＳＴ２）、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣの検出が行われる（ステップＳＴ４）。
【００５３】
ここに、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給された場合には、Ｄフリップフロップ２０の出力＝Ｈレベルとなり、ＡＮＤ回路２１からデータイネーブル信号ＥＮＡＢが出力される。
この結果、タイミング作成回路３２においては、Ｄフリップフロップ２０の出力＝Ｈレベルとなったことに基づき、ＡＮＤ回路２１から出力されるデータイネーブル信号ＥＮＡＢに基づく表示タイミングにより液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを制御できるように、データドライバ及びゲートドライバに対する制御が行われる（ステップＳＴ３）。
【００５４】
これに対して、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給されず、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給された場合には、Ｄフリップフロップ２０の出力＝Ｌレベルが維持されると共に、ＡＮＤ回路２４の出力＝Ｈレベルとなり、擬似データイネーブル信号生成回路２５から擬似データイネーブル信号ＥＮＡＢ−Ｄ１が出力される。
【００５５】
この結果、タイミング作成回路３２においては、Ｄフリップフロップ２０の出力＝Ｌレベルが維持されると共に、ＡＮＤ回路２４の出力＝Ｈレベルとなったことに基づき、擬似データイネーブル信号ＥＮＡＢ−Ｄ１に基づく表示タイミングにより液晶表示パネルにおける画像データの表示タイミングを制御できるように、データドライバ及びゲートドライバに対する制御が行われる（ステップＳＴ５）。
【００５６】
また、画像データ供給源からデータイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給されない場合には、Ｄフリップフロップ２０の出力レベル＝Ｌレベル、ＡＮＤ回路２４の出力レベル＝Ｌレベルが維持され、ＮＯＲ回路２６の出力＝Ｈレベルとなる。
この結果、保護回路２７は、擬似データイネーブル信号ＥＮＡＢ−Ｄ２を出力することになり、タイミング作成回路３２は、擬似データイネーブル信号ＥＮＡＢ−Ｄ２に基づく表示タイミングにより液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを制御できるように、データドライバ及びゲートドライバに対する制御が行われる（ステップＳＴ６）。
【００５７】
次に、図５に示すタイミング作成回路３２の内部構成について説明する。
図１３、１４及び１５はタイミング作成回路３２の内部構成を示すブロック図である。最初に、図１３を参照して説明すると、タイミング作成回路３２は、３−１セレクタ４１を有する。このセレクタ４１は、図５に示す検出信号ＤＥＴ１、ＤＥＴ２に従い、３つの入力信号ＥＮＡＢ、ＥＮＡＢ−Ｄ１及びＥＮＡＢ−Ｄ２のうちから１つの信号を選択する。表１は、セレクタ４１の真理値表である。
【００５８】
【表１】
【００５９】
選択されたデータイネーブル信号は、内部データイネーブル信号ＥＮＡＢ−ＩＮＴとして、図１４に示す回路部分に出力される。
【００６０】
図１４に示す部分は、２つのフリップフロップ４３、４４、インバータ４５、ＯＲ回路４６及び１２ビット２値カウンタ４２を有する。選択されたデータイネーブル信号ＥＮＡＢ−ＩＮＴはフリップフロップ４３に与えられる。フリップフロップ４３、４４、インバータ４５及びＯＲ回路４６は、内部データイネーブル信号ＥＮＡＢ−ＩＮＴのＬレベルからＨレベルに変わる先頭部分を検出する。ＯＲ回路４６の出力信号はリセット信号として、カウンタ４２に与えられる。リセット信号に応答して、カウンタ４２はクロックＣＬＫのカウント動作を開始する。１２ビット２0 〜２11で表されるカウント値は、以下に説明するように、ゲートドライバ用クロックＧ−ＣＬＫ、ラッチパルスＬＰ、データドライバ用スタートパルスＤ−ＳＰ、及びゲートドライバ用スタートパルスＧ−ＳＰを作成するのに用いられる。
【００６１】
図１５Ａは、ゲートドライバ用クロックＧ−ＣＬＫを作成するタイミング作成回路３２の対応する回路部分を示す。この回路部分は、デコーダ（＃１）４７、デコーダ（＃２）４８、及びＪＫフリップフロップ４９を含む。デコーダ４７、４８は別々に１２ビットのカウント値をデコードし、それぞれの所定のカウント値になったときに出力信号を作成してＪＫフリップフロップ４９に出力する。そして、クロックＣＬＫが供給されるＪＫフリップフロップ４９から、ゲートドライバ用クロックＧ−ＣＬＫが出力される。
【００６２】
図１５Ｂは、ラッチパルスＬＰを作成するタイミング作成回路３２の対応する回路部分を示す。この回路部分は、デコーダ（＃３）５０、デコーダ（＃４）５１及びＪＫフリップフロップ５２を有する。デコーダ５０、５１は別々に１２ビットのカウント値をデコードし、それぞれの所定のカウント値になったときに出力信号を作成してＪＫフリップフロップ５２に出力する。そして、クロックＣＬＫが供給されるＪＫフリップフロップ５２から、ラッチパルスＬＰが出力される。
【００６３】
図１５Ｃは、ゲートドライバ用スタートパルスＤ−ＳＰを生成するタイミング作成回路３２の対応する回路部分を示す。図示する回路部分は、デコーダ（＃５）５３とフリップフロップ５４とを有する。デコーダ５３は、所定のカウント値をデコードしたときに出力信号をフリップフロップ５４に出力する。クロックＣＬＫが供給されるフリップフロップ５４は、ゲートドライバ用スタートパルスＤ−ＳＰを出力する。
【００６４】
図１５Ｄは、クロックＣＬＫからデータドライバ用クロックＤ−ＣＬＫを生成するデータドライバ用クロック作成回路５５を示す。
図１５Ｅは、画像データＤＡＴＡを出力するタイミング作成回路３２の対応する回路部分を示す。図示する回路部分は、フリップフロップ５６、セレクタ５７及びフリップフロップ５８を有する。フリップフロップ５６は、外部画像データ供給源からの画像データをラッチする。ラッチされた画像データはセレクタ５７に与えられる。セレクタ５７には、表示領域外表示色データ（白か黒）も与えられている。この色データは、画像データが供給されない場合に選択可能な第３の表示タイミング制御モードで用いられる。セレクタ５７は、データ選択信号に従い外部からの画像データＤＡＴＡ又は表示領域外表示色データのいずれかを選択する。上記データ選択信号は、図５に示すＮＯＲ回路２６の出力信号に相当する。選択された画像データはフリップフロップ５８にラッチされ、液晶表示パネル１０に出力される。
【００６５】
図１５Ｆは、ゲートドライバ用スタートパルスＧ−ＳＰを出力するタイミング作成回路３２の対応する回路部分を示す。図１６は、この回路部分の動作を示すタイミングチャートである。図示する回路部分は、各フレームの先頭を検出し、第１番目のラインに相当する期間中に、内部データイネーブル信号ＥＮＡＢ−ＩＮＴからゲートドライバ用スタートパルスＧ−ＳＰを作成する。
【００６６】
図１５Ｆに示す回路部分は、デコーダ（＃６）５９、保持回路６０、先端検出回路６１、及びデータ有効端子を有するフリップフロップ６２を具備している。先端検出回路６１は、フリップフロップ４３、４４、インバータ４５及び図１４に示すＯＲ回路４６を具備している。内部データイネーブル信号ＥＮＡＢ−ＩＮＴが所定期間中にＬレベルに保持されている場合、デコーダ５９はＨレベルのパルスを出力する。このＨレベルのパルスは、保持回路６０に保持される。そして、保持回路６０に保持されたＨレベルのパルスは、ＨＬＤとして、フリップフロップ６２のデータ端子に出力される。回路６１は、内部データイネーブル信号ＥＮＡＢ−ＩＮＴを検出する都度パルスを出力する。回路６１から出力されたパルスはリセット信号として保持回路６０に与えられ、データ有効信号としてフリップフロップ６２のデータ有効端子に与えられる。
【００６７】
１ラインが走査されている間において、所定の一定時間が経過する前に内部データイネーブル信号ＥＮＡＢ−ＩＮＴはＬレベルからＨレベルに切り替わる。隣り合うライン間のブランキング期間において、内部データイネーブル信号ＥＮＡＢ−ＩＮＴはＬレベルに保持される。このとき、デコーダ５９はパルスを出力する。このパルスは保持回路６０に保持される。所定の一定期間経過後、内部データイネーブル信号ＥＮＡＢ−ＩＮＴはＨレベルに切り替わる。これは、次のラインの先頭を示している。図１６の＊で示すパルスがフリップフロップ６２のデータ有効端子に与えられる。フリップフロップ６２はデータ端子を介して、Ｈレベル信号を受け取る。従って、内部イネーブル信号ＥＮＡＢ−ＩＮＴの次の立ち上がりエッジが検出されるまで、フリップフロップ６２の出力信号はＨレベルに保持される。
【００６８】
以上説明したように、本発明の一実施形態によれば、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給された場合には、データイネーブル信号ＥＮＡＢに基づく表示タイミングにより液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを制御することができる。
したがって、液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを水平方向及び垂直方向のバックポーチ、フロントポーチに依存させず、任意のタイミングで行うことができ、表示タイミングを異にする機器ごとに液晶表示装置用タイミングコントローラを設計する必要がないので、液晶表示装置を備えるパーソナルコンピュータ等、液晶表示装置用タイミングコントローラを必要とする製品の開発の迅速化を図ることができる。
【００６９】
また、本発明の一実施形態によれば、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給されず、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給された場合には、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに基づく表示タイミングにより液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを制御することができる。
【００７０】
したがって、障害等によりデータイネーブル信号ＥＮＡＢが供給されなくても画像データの表示を行えるとともに、従来の液晶表示装置用タイミングコントローラと同様に、水平方向及び垂直方向のバックポーチ、フロントポーチに依存した、特定の表示タイミングでのみ画像表示のタイミングを制御することを希望するユーザの要望に応えることができる。
【００７１】
また、本発明の一実施形態によれば、画像データ供給源からデータイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給されない場合においても、液晶表示パネルを交流駆動し、液晶表示パネルの各画素の液晶に直流電圧が印加され続けることを防ぐことができるので、液晶の劣化を抑制し、信頼性の向上を図ることができる。
【００７２】
また、本発明の一実施形態によれば、タイミング作成回路３２は、データイネーブル信号ＥＮＡＢあるいは擬似データイネーブル信号ＥＮＡＢ−Ｄ１あるいは擬似データイネーブル信号ＥＮＡＢ−Ｄ２に基づいて表示タイミングを作成するようにしている。
したがって、図１７に示すように、水平方向のブランク領域を水平方向のデータ表示領域の両側に数クロック分、例えば、２クロック分とし、垂直方向のブランク領域を垂直方向のデータ表示領域の上下に数クロック分、例えば、２クロック分とすることができ、従来例の場合よりも短い水平期間及び垂直期間で液晶表示パネルを駆動することができる。
【００７３】
【発明の効果】
請求項１に記載の液晶表示パネルのタイミングコントローラ、請求項６に記載の方法及び請求項７に記載の液晶表示装置によれば、画像データがパネルに供給されている間にアクティブになるデータイネーブル信号を検出して表示タイミングを制御することとしたため、データイネーブル信号を検出することにより表示を開始することができ、データイネーブル信号がアクティブになるタイミングがいつであっても、確実に液晶表示パネルの先頭から画像データを表示することができるようになる。よって、従来のように、水平及び垂直同期信号のバックポーチ、フロントポーチに関係なく、自由に表示タイミングの制御が可能になり、電子装置のあらゆる表示タイミング仕様に対応できる。
【００７４】
請求項２に記載のタイミングコントローラによれば、パネル駆動の開始タイミングを、検出したデータイネーブル信号に基づいて決めることができるので、データイネーブル信号がどのタイミングでアクティブになっても、確実に液晶表示パネルの先頭から画像データを表示することができる。
請求項３に記載のタイミングコントローラによれば、従来のようにフレーム間の識別は同期信号（垂直同期信号）を用いることなく、データイネーブル信号に基づいてフレーム間の識別を行うことができる。
【００７５】
請求項４に記載のタイミングコントローラによれば、外部からのデータイネーブル信号の供給が何らかの原因で停止しても、擬似的にデータイネーブル信号を作成することにより、表示を継続して行うことができ。、また、水平及び垂直同期信号を検出しているので、従来と同様の表示タイミング制御も行うことができ、ユーザの要望にフレキシブルに対応できる。
【００７６】
請求項５に記載のタイミングコントローラによれば、障害等により水平及び垂直同期信号及びデータイネーブル信号が供給されない（検出されない）場合でも、擬似データイネーブル信号を生成しているので、液晶表示パネルを交流駆動して黒又は白等の所定の画像データを表示することができ、液晶表示パネルの各画素の液晶に直流電圧が印加され続けることを防ぐことができる。
【図面の簡単な説明】
【図１】従来の液晶表示装置を示すブロック図である。
【図２】図１に示す従来の液晶表示装置の水平方向の駆動タイミングを示すタイミングチャートである。
【図３】図１に示す従来の液晶表示装置の垂直方向の駆動タイミングを示すタイミングチャートである。
【図４】図１に示す従来の液晶表示装置の１垂直周期期間におけるデータ表示領域とブランク領域との関係を示す図である。
【図５】本発明の一実施例によるタイミングコントローラを示すブロック図である。
【図６】図５に示す保護回路２７の構成を示すブロック図である。
【図７】図５に示すタイミング作成回路３２の動作を示すタイミングチャート（Ｄフリップフロップ２０の出力はハイレベルになった場合）である。
【図８】図５に示すタイミング作成回路３２の動作を示すタイミングチャート（Ｄフリップフロップ２０の出力がロウレベルで、ＡＮＤ回路２４の出力がハイレベルになった場合）である。
【図９】図５に示すタイミング作成回路３２の動作を示すタイミングチャート（Ｄフリップフロップ２０の出力がロウレベルに維持され、ＡＮＤ回路２４の出力がハイレベルになった場合）である。
【図１０】図５に示すタイミング作成回路３２の動作を示すタイミングチャート（Ｄフリップフロップ２０の出力がロウレベルで、ＡＮＤ回路２４の出力がロウレベルに維持された場合）である。
【図１１】図５に示すタイミング作成回路３２の動作を示すタイミングチャート（Ｄフリップフロップ２０の出力がロウレベルで、ＡＮＤ回路２４の出力がロウレベルに維持された場合）である。
【図１２】図５に示すタイミングコントローラの動作を示すフローチャートである。
【図１３】図５に示すタイミング作成回路３２の内部構成を示すブロック図（その１）である。
【図１４】図５に示すタイミング作成回路３２の内部構成を示すブロック図（その２）である。
【図１５】図５に示すタイミング作成回路３２の内部構成を示すブロック図（その３）である。
【図１６】図１５Ｆの動作を示すタイミングチャートである。
【図１７】本発明の一実施例による１垂直周期期間におけるデータ表示領域とブランク領域との関係を示す図である。
【符号の説明】
ＶＳＹＮＣ 垂直同期信号
ＨＳＹＮＣ 水平同期信号
ＥＮＡＢ データイネーブル信号
ＣＬＫ クロック
ＤＡＴＡ 画像データ
ＥＮＡＢ−Ｄ１ 擬似データイネーブル信号
ＥＮＡＢ−Ｄ２ 擬似データイネーブル信号
Ｄ−ＣＬＫ データドライバ用クロック
Ｄ−ＳＰ データドライバ用スタートパルス
ＬＰ ラッチパルス
Ｇ−ＣＬＫ ゲートドライバ用クロック
Ｇ−ＳＰ ゲートドライバ用スタートパルス
【発明の属する技術分野】
本発明は、液晶表示パネルを駆動するドライバを制御して、液晶表示パネルにおける画像データの表示タイミングを制御する液晶表示装置用タイミングコントローラに関する。
【０００２】
【従来の技術】
図１はＸＧＡ（１０２４×７６８ドット）タイプの従来の液晶表示装置の一例の要部を示す回路図であり、図１中、１０はアクティブマトリクス型の液晶表示パネル、１１は液晶表示パネル１０に形成されているデータバス（信号ライン）を駆動するデータドライバ、１２は液晶表示パネル１０に形成されているゲートバス（走査ライン）を駆動するゲートドライバである。
【０００３】
また、１３は画像データ供給源（図示せず）から供給される垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、クロックＣＬＫ、データイネーブル信号ＥＮＡＢ及び画像データＤＡＴＡを入力し、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づく表示タイミングにより、液晶表示パネル１０における画像データＤＡＴＡの表示タイミングを制御する液晶表示装置用タイミングコントローラである。
【０００４】
なお、この例では、液晶表示装置用タイミングコントローラ１３は、データドライバ１１に対しては、データドライバ用クロックＤ−ＣＬＫと、データドライバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰと、画像データＤＡＴＡとを供給し、ゲートドライバ１２に対しては、ゲートドライバ用クロックＧ−ＣＬＫ及びゲートドライバ用スタートパルスＧ−ＳＰとを供給するように構成されている。
【０００５】
図２は図１に示す従来の液晶表示装置の水平方向の駆動タイミングを示すタイミングチャートであり、図２Ａは水平同期信号ＨＳＹＮＣ、図２ＢはクロックＣＬＫ、図２Ｃは画像データＤＡＴＡ、図１１Ｄはデータイネーブル信号ＥＮＡＢを示している。
なお、Ｔｈは水平周期期間、Ｔｈｐは水平帰線期間、Ｔｈｄは表示有効期間、Ｔｈｂは表示有効期間Ｔｈｄのバックポーチ、Ｔｈｆは表示有効期間Ｔｈｄのフロントポーチである。
【０００６】
図３は図１に示す従来の液晶表示装置の垂直方向の駆動タイミングを示すタイミングチャートであり、図３Ａは垂直同期信号ＶＳＹＮＣ、図３Ｂは水平同期信号ＨＳＹＮＣ、図３Ｃは画像データＤＡＴＡ、図３Ｄはデータイネーブル信号ＥＮＡＢを示している。
なお、Ｔｖは垂直周期期間、Ｔｖｐは垂直帰線期間、Ｔｖｄは表示有効期間、Ｔｖｂは表示有効期間Ｔｖｄのバックポーチ、Ｔｖｆは表示有効期間Ｔｖｄのフロントポーチである。
【０００７】
図４は図１に示す従来の液晶表示装置の１垂直周期期間におけるデータ表示領域とブランク領域との関係を示す図であり、図４中、１５はデータ表示領域、１６はブランク領域を示している。データ表示領域１５は、パネルの画素領域に対応し、データの大きさは画素数に一致する。また、データ表示領域１５とブランク領域１６を合わせたものが実際に液晶表示装置に送られてくるデータ（の大きさ）であり、画像データに加え、表示に関与しないデータ（無効データ：例えば“ＬＯＷ”の信号であり、画像データの供給が無い状態とみなすことができる）も含むものである。
【０００８】
【発明が解決しようとする課題】
従来の液晶表示装置用タイミングコントローラ１３は、水平方向及び垂直方向のバックポーチＴｈｂ、Ｔｖｂ及びフロントポーチＴｈｆ、Ｔｖｆの設定値を固定とされており、これらバックポーチＴｈｂ、Ｔｖｂ及びフロントポーチＴｈｆ、Ｔｖｆで決定される表示タイミイグで液晶表示パネル１０における画像表示を行うようにデータドライバ１１及びゲートドライバ１２を制御するように構成されている。
【０００９】
したがって、従来の液晶表示装置用タイミングコントローラ１３は、特定の表示タイミングで画像表示を行うとするパーソナルコンピュータ等にのみ対応することができ、表示タイミングを異にするパーソナルコンピュータ等に使用する場合には、表示不良や表示位置ずれを起こしてしまうことになる。
図４に示すように、バックポーチＴｈｂ、Ｔｖｂの固定値が最初のライン上であって１０２４クロックの最初のクロックで走査されるデータ表示領域１５の開始画素を正確に示している場合には、データイネーブル信号ＥＮＡＢに同期してデータ有効期間Ｔｈｄ、Ｔｖｄにおいて画像データがデータ表示領域１５に正しく表示される。
【００１０】
バックポーチＴｈｂ、Ｔｖｂの固定値及びフロントポーチＴｈｆ、Ｔｖｆの固定値は、液晶表示装置が搭載される電子装置のタイミング仕様に依存する。例えば、電子装置のタイミング仕様を最初に決め、このタイミング仕様に合うようにバックポーチＴｈｂ、Ｔｖｂの固定値及びフロントポーチＴｈｆ、Ｔｖｆの固定値を決める。又は、バックポーチＴｈｂ、Ｔｖｂの固定値及びフロントポーチＴｈｆ、Ｔｖｆの固定値に合うように、電子装置のタイミング仕様を決める。
【００１１】
もし、バックポーチＴｈｂ、Ｔｖｂの固定値及びフロントポーチＴｈｆ、Ｔｖｆの固定値が電子装置のタイミング仕様に合致しないときには、画像データをデータ表示領域１５に正確に表示することはできない。例えば、画像データは水平及び／又は垂直方向にズレてデータ表示領域１５に表示され、画像の一部が失われてしまう。
【００１２】
よって、タイミングコントローラ１３は、液晶表示装置が搭載される電子装置の種々のタイミング仕様に適用できるものではなく、特定のタイミング仕様のみに適用できる。実際、搭載される電子装置の異なるタイミング仕様に合致するように、タイミングコントローラ１３を個々に設計する必要がある。通常、タイミングコントローラ１３の設計にはかなりの時間（例えば、約１カ月）を要し、量産品出荷までには長期間（例えば、約２カ月）が必要となってしまう。このため、液晶表示装置を備えるパーソナルコンピュータ等、液晶表示装置用タイミングコントローラを必要とする製品の開発を迅速に行うことができないという問題点があった。
【００１３】
本発明は上記従来技術の問題点を解決し、液晶表示装置が搭載される電子装置の種々のタイミング仕様に適用できる液晶表示パネル用のコントローラを提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１に記載の液晶表示パネルのタイミングコントローラは、タイミングコントローラに与えられるデータイネーブル信号を検出するデータイネーブル信号検出回路（後述する実施例の回路２０に相当する）と、検出されたデータイネーブル信号に基づいて、液晶表示パネルに表示する画像データの表示タイミングを制御するタイミング作成回路（３２）とを有し、水平及び垂直同期信号を検出する同期信号検出回路（２２、２３、２４）と、水平及び垂直同期信号が検出されない場合に擬似データイネーブル信号を生成する保護回路（２７）とを有し、タイミング作成回路は擬似データイネーブル信号に基づいて画像データの表示タイミングを制御する。
【００１５】
データイネーブル信号は、画像データがパネルに供給されている間にアクティブになる信号である。データイネーブル信号がアクティブになるタイミングは任意であるが、必ず画像データに同期している。よって、このデータイネーブル信号を検出して表示タイミングを制御することとすれば、画像データの表示タイミングを制御できる。すなわち、データイネーブル信号を検出することにより、表示を開始する構成とすれば、データイネーブル信号がアクティブになるタイミングがいつであっても、確実に液晶表示パネルの先頭から画像データを表示することができるようになる。よって、従来のように、水平及び垂直同期信号のバックポーチ、フロントポーチに関係なく、自由に表示タイミングの制御が可能になり、電子装置のあらゆる表示タイミング仕様に対応できる。また、この構成によれば、障害等により水平及び垂直同期信号及びデータイネーブル信号が供給されない（検出されない）場合でも、擬似データイネーブル信号を生成しているので、液晶表示パネルを交流駆動して黒又は白等の所定の画像データを表示することができ、液晶表示パネルの各画素の液晶に直流電圧が印加され続けることを防ぐことができる。
【００１６】
請求項２に記載のタイミングコントローラは、請求項１において、データイネーブル信号から、液晶表示パネルの各ラインの駆動を開始させるための第１のスタートパルスを作成する第１の回路（図１５Ｃ）と、データイネーブル信号から、液晶表示パネルの走査ラインの駆動を開始させるための第２のスタートパルスを作成する第２の回路（図１５Ｆ）とを有することを特徴とする。
【００１７】
上記構成により、パネル駆動の開始タイミングを、検出したデータイネーブル信号に基づいて決めることができるので、データイネーブル信号がどのタイミングでアクティブになっても、確実に液晶表示パネルの先頭から画像データを表示することができる。
請求項３に記載のタイミングコントローラでは、請求項１のタイミング作成回路が、データイネーブル信号に基づいて、各フレームの開始を検出する回路部分（１５Ｆ）を有する。
【００１８】
従来、フレーム間の識別は同期信号（垂直同期信号）を用いていたが、データイネーブル信号に基づいてフレーム間の識別を行う。これは、請求項１に記載の発明の表示タイミングの制御は、同期信号によらず、データイネーブル信号に基づいて行われるからである。
請求項４に記載の発明では、請求項１のタイミングコントローラは更に、水平及び垂直同期信号を検出する同期信号検出回路（２２、２３、２４）と、データイネーブル信号検出回路がデータイネーブル信号を検出しない状態において、水平及び垂直同期信号が検出された場合に、擬似データイネーブル信号を生成する擬似データイネーブル信号作成回路（２５）とを有し、タイミング作成回路は擬似データイネーブル信号に基づいて画像データの表示タイミングを制御する。
【００１９】
外部からのデータイネーブル信号の供給が何らかの原因で停止しても、擬似的にデータイネーブル信号を作成することにより、表示を継続して行える。また、水平及び垂直同期信号を検出しているので、従来と同様の表示タイミング制御も行うことができ、ユーザの要望にフレキシブルに対応できる。
【００２２】
請求項５に記載の発明は、信号ライン及び走査ラインを有する液晶表示パネルと、信号ラインを駆動するデータドライバと、走査ラインを駆動するゲートドライバと、液晶表示パネルに表示する画像データの表示タイミングを制御するタイミングコントローラとを有し、タイミングコントローラは、タイミングコントローラに与えられるデータイネーブル信号を検出するデータイネーブル信号検出回路と、検出されたデータイネーブル信号に基づいて、液晶表示パネルに表示する画像データの表示タイミングを制御するタイミング作成回路と、水平及び垂直同期信号を検出する同期信号検出回路と、データイネーブル信号検出回路がデータイネーブル信号を検出しない状態において、水平及び垂直同期信号が検出されない場合に、擬似データイネーブル信号を生成する保護回路とを有し、タイミング作成回路は該擬似データイネーブル信号に基づいて画像データの表示タイミングを制御する液晶表示装置である。請求項１に記載の発明の効果を具備する液晶表示装置が得られる。
【００２３】
請求項６に記載の発明は、請求項５において、前記タイミングコントローラは請求項２ないし４のいずれか一項に記載されているタイミングコントローラである。前述した請求項２ないし４の効果を具備する液晶表示装置が得られる。
【００２４】
【発明の実施の形態】
図５は、本発明の一実施例によるタイミングコントローラの構成を示す図である。図示するタイミングコントローラは、図１のタイミングコントローラ１３に置き換わるものである。すなわち、本発明の液晶表示装置は、図５に示すタイミングコントローラ、データドライバ１１、ゲートドライバ１２及び液晶表示パネル１０を具備する。
【００２５】
図５に示すタイミングコントローラは、従来技術のようにバックポーチＴｈｂ、Ｔｖｂの固定値及びフロントポーチＴｈｆ、Ｔｖｆの固定値を用いた表示タイミング制御とは異なる３つの表示タイミング制御モードを有する。第１の表示タイミング制御モードは従来の表示タイミング制御に直接代わるもので、第２及び第３の表示タイミング制御モードは第１のモードのバックアップ又は付加的なものである。すなわち、第２及び第３の表示タイミングモードはオプションモードであり、無くてもよいものである。
【００２６】
図５に示すタイミングコントローラは、Ｄフリップフロップ２０、２２及び２３、ＡＮＤ回路２１、２４、擬似データイネーブル信号作成回路２５、ＮＯＲ回路２６、保護回路２７及びタイミング作成回路３２とを有する。第１の表示タイミング制御モードは概ね、Ｄフリップフロップ２０、ＡＮＤ回路２１及びタイミング作成回路３２とで実現される。第２の表示タイミング制御モードは概ね、Ｄフリップフロップ２３、２３、ＡＮＤ回路２４、擬似データイネーブル信号作成回路２５及びタイミング作成回路３２とを有する。第３の表示タイミング制御モードは概ね、ＮＯＲ回路２６、保護回路２７及びタイミング作成回路３２とを有する。
【００２７】
Ｄフリップフロップは、図示しない外部の画像データ供給源からのクロック信号に同期してデータイネーブル信号ＥＮＡＢをラッチするもので、データイネーブル信号検出器として機能する。データイネーブル信号ＥＮＡＢも同様に、図示しない外部の画像データ供給源で生成されるものである。データイネーブル信号ＥＮＡＢがアクティブになった時に、画像データ供給源で生成された画像データの供給が始まる。後で詳述するように、第１の表示タイミング制御モードはデータイネーブル信号ＥＮＡＢを利用して、表示タイミングを制御する。
【００２８】
ＡＮＤ回路２１は、データイネーブル信号ＥＮＡＢとＤフリップフロップ２０の出力信号ＤＥＴ１とのＡＮＤ演算を行う。データイネーブル信号ＥＮＡＢが画像データ供給源から供給されると、Ｄフリップフロップ２０の出力信号ＤＥＴ１は高電位（Ｈレベル）になる。従って、データイネーブル信号ＥＮＡＢがＡＮＤ回路２１から出力される。データイネーブル信号が供給されない場合には、Ｄフリップフロップ２０の出力信号ＤＥＴ１は低電位（Ｌレベル）であり、ＡＮＤ回路２１の出力はＬレベルである。
【００２９】
Ｄフリップフロップ２２はクロックＣＬＫに同期して水平同期信号ＨＳＹＮＣをラッチするもので、水平同期信号検出器として機能する。Ｄフリップフロップ２３はクロック信号ＣＬＫに同期して垂直同期信号ＶＳＹＮＣをラッチするもので、垂直同期信号検出器として機能する。
ＡＮＤ回路２４は、Ｄフリップフロップ２２、２３の出力信号のＡＮＤ演算を行う。Ｄフリップフロップ２２、２３及びＡＮＤ回路２４で、水平／垂直同期信号検出回路を構成する。
【００３０】
水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣは、画像データ供給源から供給される。そして、Ｄフリップフロップ２２、２３の出力信号はＨレベルになり、ＡＮＤ回路２４の出力信号ＤＥＴ２はＨレベルになる。ＡＮＤ回路２４の出力信号ＤＥＴ２は、タイミング作成回路３２に与えられる。
もし、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが画像データ供給源から供給されな場合には、Ｄフリップフロップ２２、２３の出力信号はＬレベルであり、ＡＮＤ回路２４の出力はＬレベルになる。
【００３１】
擬似データイネーブル信号作成回路２５は、画像データ供給源からのクロックＣＬＫとＡＮＤ回路２４の出力信号ＤＥＴ２とを受け、ＡＮＤ回路２４の出力信号ＤＥＴ２がＨレベルになった後の所定のタイミングで擬似データイネーブル信号ＥＮＡＢ−Ｄ１を作成する。擬似データイネーブル信号ＥＮＡＢ−Ｄ１は、タイミング作成回路３２に出力される。
【００３２】
ＮＯＲ回路２６はＤフリップフロップ２０の出力信号ＤＥＴ１とＡＮＤ回路２４の出力信号ＤＥＴ２とのＮＯＲ演算を行う。
Ｄフリップフロップ２０の出力信号ＤＥＴ１がＨレベルになった場合、即ち、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給された場合、又は、ＡＮＤ回路２４の出力信号ＤＥＴ２がＨレベルになった場合、即ち、画像データ供給源から水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給された場合には、ＮＯＲ回路２６の出力信号がＬレベルになる。
【００３３】
これに対して、Ｄフリップフロップ２０の出力信号がＬレベル、ＡＮＤ回路２４の出力信号ＤＥＴ２がＬレベルの場合、即ち、画像データ供給源からデータイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給されない場合には、ＮＯＲ回路２６の出力はＨレベルとなる。
また、２７は画像データ供給源から供給されるクロックＣＬＫ及びＮＯＲ回路２６の出力を入力して、ＮＯＲ回路２６の出力がＨレベルとされた場合、即ち、画像データ供給源からデータイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給されない場合には、擬似データイネーブル信号ＥＮＡＢ−Ｄ２を出力する保護回路である。
【００３４】
図６は、保護回路２７の構成を示す回路図であり、図６中、２９はＮＯＲ回路２６の出力がＨレベルとされた場合、擬似水平同期信号ＨＳＹＮＣ−Ｄを作成して出力する擬似水平同期信号作成回路である。
また、３０は擬似水平同期信号作成回路２９が擬似水平同期信号ＨＳＹＮＣ−Ｄを出力したときは、擬似データイネーブル信号ＥＮＡＢ−Ｄ２を作成して出力する擬似データイネーブル信号作成回路である。
【００３５】
また、図５において、３２は液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを制御するタイミング作成回路であり、タイミング作成回路３２には、画像データ供給源から供給される画像データＤＡＴＡと、クロックＣＬＫと、ＡＮＤ回路２１の出力と、擬似データイネーブル信号生成回路２５の出力と、Ｄフリップフロップ２０の出力と、ＡＮＤ回路２４の出力と、保護回路２７の出力とが供給される。
【００３６】
これに対応して、タイミング作成回路３２は、液晶表示パネルのデータバスを駆動するデータドライバに対しては、データドライバ用クロックＤ−ＣＬＫと、データドライバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰ及び画像データＤＡＴＡとを供給し、液晶表示パネルのゲートバスを駆動するゲートドライバに対しては、ゲートドライバ用クロックＧ−ＣＬＫと、ゲートドライバ用スタートパルスＧ−ＳＰとを供給するように構成されている。
【００３７】
図７はＤフリップフロップ２０の出力＝Ｈレベルとなった場合のタイミング作成回路３２の動作を示すタイミングチャートであり、図７Ａは画像データ供給源から供給される垂直同期信号ＶＳＹＮＣと、水平同期信号ＨＳＹＮＣと、データイネーブル信号ＥＮＡＢと、クロックＣＬＫと、画像データＤＡＴＡとを示している。
【００３８】
また、図７Ｂはデータドライバに供給されるデータドライバ用クロックＤ−ＣＬＫと、データドライバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰと、画像データＤＡＴＡとを示しており、図７Ｃはゲートドライバに供給されるゲートドライバ用クロックＧ−ＣＬＫと、ゲートドライバ用スタートパルスＧ−ＳＰとを示している。
【００３９】
このように、タイミング作成回路３２は、Ｄフリップフロップ２０の出力＝Ｈレベルとなった場合、即ち、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給された場合には、ＡＮＤ回路２１から出力されるデータイネーブル信号ＥＮＡＢに基づく表示タイミングにより液晶表示パネルにおける画像データの表示タイミングを制御できるように、データドライバ用クロックＤ−ＣＬＫ、データドライバ用スタートパルスＤ−ＳＰ、ラッチパルスＬＰ、画像データＤＡＴＡ、ゲートドライバ用クロックＧ−ＣＬＫ及びゲートドライバ用スタートパルスＧ−ＳＰを出力する。
【００４０】
図７に示すように、Ｄフリップフロップ２０の出力信号ＤＥＴ１がＨレベルになると、即ち、データイネーブル信号ＥＮＡＢが画像データ供給源から供給されると、タイミング作成回路３２は同期信号ＶＳＹＮＣ、ＨＳＹＮＣがＬレベルであっても、ＡＮＤ回路２１から供給されるデータイネーブル信号ＥＮＡＢに基づいた表示タイミングを制御する。このタイミング制御は、図２に示す従来の表示タイミング制御とは全く異なる。
【００４１】
より詳述すると、データイネーブル信号ＥＮＡＢがＨレベルの間、画像データＤＡＴＡが供給される。図７において、データイネーブル信号ＥＮＡＢの立ち上がりエッジ＊１は、表示パネル１０の第１ラインに相当する。１フレーム（画面）を構成する各ラインに対し画像データ供給源から供給されている間、データイネーブル信号ＥＮＡＢはＨレベルに保持される。
【００４２】
データイネーブル信号の立ち上がりエッジ＊１に応答して、データドライバ用スタートパルスＤ−ＳＰはタイミング作成回路３２によって生成され、データドライバ１１に出力される。更に、データイネーブル信号ＥＮＡＢの立ち上がりエッジ＊１に応答して、ゲートドライバ用スタートパスルＧ−ＳＰがタイミング作成回路３２によって作成され、ゲートドライバ１２に出力される。ゲートドライバ用スタートパルスＧ−ＳＰは、第１ラインの間、Ｈレベルに保持される。従ってゲートドライバ用スタートパルスＤ−ＳＰは、第２ラインを示すデータイネーブル信号ＥＮＡＢの立ち上がりエッジ＊２に応答して、Ｌレベルになる。
【００４３】
更に、後述するように、データイネーブル信号ＥＮＡＢを参照して、ラッチパルスＬＰ及びゲートドライバ用クロックＧ−ＣＬＫがタイミング作成回路３２によって作成される。更に、後述するように、タイミング作成回路３２によって、クロックＣＬＫからデータドライバ用クロックＤ−ＣＬＫが作成される。
上述したように、データイネーブル信号ＥＮＡＢのみを検出することで、最初に走査される表示パネル１０の第１番目の画素から確実に画像データＤＡＴＡを表示することができる。上記制御は、第１の表示タイミング制御モードに相当する。
【００４４】
ここに、図８は画像データ供給源から供給される垂直同期信号ＶＳＹＮＣと、水平同期信号ＨＳＹＮＣと、データイネーブル信号ＥＮＡＢと、クロックＣＬＫと、画像データＤＡＴＡとを示している。
また、図９Ａは画像データ供給源から供給される水平同期信号ＨＳＹＮＣと、クロックＣＬＫと、画像データＤＡＴＡとを示しており、図９Ｂは擬似データイネーブル信号作成回路２５から出力される擬似データイネーブル信号ＥＮＡＢ−Ｄ１を示している。
【００４５】
また、図９Ｃはデータドライバに供給されるデータドライバ用クロックＤ−ＣＬＫと、データドライバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰと、画像データＤＡＴＡとを示しており、図９Ｄはゲートドライバに供給されるゲートドライバ用クロックＧ−ＣＬＫと、ゲートドライバ用スタートパルスＧ−ＳＰとを示している。
【００４６】
このように、タイミング作成回路３２は、Ｄフリップフロップ２０の出力＝Ｌレベルが維持され、ＡＮＤ回路２４の出力＝Ｈレベルとなった場合、即ち、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給されず、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給された場合には、擬似データイネーブル信号ＥＮＡＢ−Ｄ１に基づく表示タイミングにより液晶表示パネルにおける画像データの表示タイミングを制御できるように、データドライバ用クロックＤ−ＣＬＫ、データドライバ用スタートパルスＤ−ＳＰ、ラッチパルスＬＰ、画像データＤＡＴＡ、ゲートドライバ用クロックＧ−ＣＬＫ及びゲートドライバ用スタートパルスＧ−ＳＰを出力する。
【００４７】
例えば画像データ供給源に障害が発生し、画像データＤＡＴＡは供給されているものの、データイネーブル信号ＥＮＡＢの供給が停止してしまった場合、上記第１の表示タイミング制御モードでは画像データＤＡＴＡを表示することはできない。このような場合には、擬似データイネーブル信号ＥＮＡＢ−Ｄ１を用いる。この擬似データイネーブル信号ＥＮＡＢ−Ｄ１は、ＡＮＤ回路２４の出力信号ＤＥＴ２がＨレベルになった後の所定のタイミングで作成される。従って、擬似データイネーブル信号ＥＮＡＢ−Ｄ１は画像データＤＡＴＡに同期しておらず、画像データＤＡＴＡは液晶表示パネル１０上でずれてしまう可能性がある。しかしながら、第２の表示タイミング制御モードは、データイネーブル信号ＥＮＡＢの供給が障害により停止してしまった場合のバックアップモードとして機能する。
【００４８】
また、擬似データイネーブル信号ＥＮＡＢ−Ｄ１が画像データＤＡＴＡに同期するように前述のバックポーチＴｈｂ、Ｔｖｂ、Ｔｈｆ、Ｔｖｆを決めれば、第２の表示タイミング制御モードは従来と同様に特定のタイミング仕様に合致したものとなる。
更に、第２の表示タイミング制御モードは、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣは供給されるが、データイネーブル信号ＥＮＡＢは供給されないタイミング仕様にも適用できる。
【００４９】
また、図１０及び図１１は、Ｄフリップフロップ２０の出力＝Ｌレベル、ＡＮＤ回路２４の出力＝Ｌレベルが維持された場合のタイミング作成回路３２の動作（第３の表示タイミング制御）を示すタイミングチャートである。
ここに、図１０は画像データ供給源から供給される垂直同期信号ＶＳＹＮＣと、水平同期信号ＨＳＹＮＣと、データイネーブル信号ＥＮＡＢと、クロックＣＬＫと、画像データＤＡＴＡとを示している。
【００５０】
また、図１１Ａは擬似水平同期信号作成回路２９から出力される擬似水平同期信号ＨＳＹＮＣ−Ｄと、擬似データイネーブル信号作成回路３０から出力される擬似データイネーブル信号ＥＮＡＢ−Ｄ２と、画像データ供給源から供給されるクロックＣＬＫとを示している。
また、図１１Ｂはデータドライバに供給されるデータドライバ用クロックＤ−ＣＬＫと、データドライバ用スタートパルスＤ−ＳＰと、ラッチパルスＬＰと、画像データＤＡＴＡとを示しており、図１１Ｃはゲートドライバに供給されるゲートドライバ用クロックＧ−ＣＬＫと、ゲートドライバ用スタートパルスＧ−ＳＰとを示している。
【００５１】
このように、タイミング作成回路３２は、Ｄフリップフロップ２０の出力＝Ｌレベル、ＡＮＤ回路２４の出力＝Ｌレベルが維持された場合、即ち、画像データ供給源からデータイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給されない場合には、擬似データイネーブル信号ＥＮＡＢ−Ｄ２に基づく表示タイミングにより液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを制御できるように、データドライバ用クロックＤ−ＣＬＫ、データドライバ用スタートパルスＤ−ＳＰ、ラッチパルスＬＰ、画像データＤＡＴＡ、ゲートドライバ用クロックＧ−ＣＬＫ及びゲートドライバ用スタートパルスＧ−ＳＰを出力する。
【００５２】
但し、この場合には、画像データ供給源からは画像データＤＡＴＡが供給されないので、データドライバに対しては、タイミング作成回路３２が作成した画像データＤＡＴＡが供給されることになる。
図１２は本発明の一実施形態の動作を示すフローチャートであり、本発明の一実施形態においては、１フレーム期間が開始されるごと（ステップＳＴ１）に、画像データ供給源から供給される同期信号の中からデータイネーブル信号ＥＮＡＢ（ステップＳＴ２）、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣの検出が行われる（ステップＳＴ４）。
【００５３】
ここに、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給された場合には、Ｄフリップフロップ２０の出力＝Ｈレベルとなり、ＡＮＤ回路２１からデータイネーブル信号ＥＮＡＢが出力される。
この結果、タイミング作成回路３２においては、Ｄフリップフロップ２０の出力＝Ｈレベルとなったことに基づき、ＡＮＤ回路２１から出力されるデータイネーブル信号ＥＮＡＢに基づく表示タイミングにより液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを制御できるように、データドライバ及びゲートドライバに対する制御が行われる（ステップＳＴ３）。
【００５４】
これに対して、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給されず、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給された場合には、Ｄフリップフロップ２０の出力＝Ｌレベルが維持されると共に、ＡＮＤ回路２４の出力＝Ｈレベルとなり、擬似データイネーブル信号生成回路２５から擬似データイネーブル信号ＥＮＡＢ−Ｄ１が出力される。
【００５５】
この結果、タイミング作成回路３２においては、Ｄフリップフロップ２０の出力＝Ｌレベルが維持されると共に、ＡＮＤ回路２４の出力＝Ｈレベルとなったことに基づき、擬似データイネーブル信号ＥＮＡＢ−Ｄ１に基づく表示タイミングにより液晶表示パネルにおける画像データの表示タイミングを制御できるように、データドライバ及びゲートドライバに対する制御が行われる（ステップＳＴ５）。
【００５６】
また、画像データ供給源からデータイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給されない場合には、Ｄフリップフロップ２０の出力レベル＝Ｌレベル、ＡＮＤ回路２４の出力レベル＝Ｌレベルが維持され、ＮＯＲ回路２６の出力＝Ｈレベルとなる。
この結果、保護回路２７は、擬似データイネーブル信号ＥＮＡＢ−Ｄ２を出力することになり、タイミング作成回路３２は、擬似データイネーブル信号ＥＮＡＢ−Ｄ２に基づく表示タイミングにより液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを制御できるように、データドライバ及びゲートドライバに対する制御が行われる（ステップＳＴ６）。
【００５７】
次に、図５に示すタイミング作成回路３２の内部構成について説明する。
図１３、１４及び１５はタイミング作成回路３２の内部構成を示すブロック図である。最初に、図１３を参照して説明すると、タイミング作成回路３２は、３−１セレクタ４１を有する。このセレクタ４１は、図５に示す検出信号ＤＥＴ１、ＤＥＴ２に従い、３つの入力信号ＥＮＡＢ、ＥＮＡＢ−Ｄ１及びＥＮＡＢ−Ｄ２のうちから１つの信号を選択する。表１は、セレクタ４１の真理値表である。
【００５８】
【表１】
選択されたデータイネーブル信号は、内部データイネーブル信号ＥＮＡＢ−ＩＮＴとして、図１４に示す回路部分に出力される。
【００６０】
図１４に示す部分は、２つのフリップフロップ４３、４４、インバータ４５、ＯＲ回路４６及び１２ビット２値カウンタ４２を有する。選択されたデータイネーブル信号ＥＮＡＢ−ＩＮＴはフリップフロップ４３に与えられる。フリップフロップ４３、４４、インバータ４５及びＯＲ回路４６は、内部データイネーブル信号ＥＮＡＢ−ＩＮＴのＬレベルからＨレベルに変わる先頭部分を検出する。ＯＲ回路４６の出力信号はリセット信号として、カウンタ４２に与えられる。リセット信号に応答して、カウンタ４２はクロックＣＬＫのカウント動作を開始する。１２ビット２0 〜２11で表されるカウント値は、以下に説明するように、ゲートドライバ用クロックＧ−ＣＬＫ、ラッチパルスＬＰ、データドライバ用スタートパルスＤ−ＳＰ、及びゲートドライバ用スタートパルスＧ−ＳＰを作成するのに用いられる。
【００６１】
図１５Ａは、ゲートドライバ用クロックＧ−ＣＬＫを作成するタイミング作成回路３２の対応する回路部分を示す。この回路部分は、デコーダ（＃１）４７、デコーダ（＃２）４８、及びＪＫフリップフロップ４９を含む。デコーダ４７、４８は別々に１２ビットのカウント値をデコードし、それぞれの所定のカウント値になったときに出力信号を作成してＪＫフリップフロップ４９に出力する。そして、クロックＣＬＫが供給されるＪＫフリップフロップ４９から、ゲートドライバ用クロックＧ−ＣＬＫが出力される。
【００６２】
図１５Ｂは、ラッチパルスＬＰを作成するタイミング作成回路３２の対応する回路部分を示す。この回路部分は、デコーダ（＃３）５０、デコーダ（＃４）５１及びＪＫフリップフロップ５２を有する。デコーダ５０、５１は別々に１２ビットのカウント値をデコードし、それぞれの所定のカウント値になったときに出力信号を作成してＪＫフリップフロップ５２に出力する。そして、クロックＣＬＫが供給されるＪＫフリップフロップ５２から、ラッチパルスＬＰが出力される。
【００６３】
図１５Ｃは、ゲートドライバ用スタートパルスＤ−ＳＰを生成するタイミング作成回路３２の対応する回路部分を示す。図示する回路部分は、デコーダ（＃５）５３とフリップフロップ５４とを有する。デコーダ５３は、所定のカウント値をデコードしたときに出力信号をフリップフロップ５４に出力する。クロックＣＬＫが供給されるフリップフロップ５４は、ゲートドライバ用スタートパルスＤ−ＳＰを出力する。
【００６４】
図１５Ｄは、クロックＣＬＫからデータドライバ用クロックＤ−ＣＬＫを生成するデータドライバ用クロック作成回路５５を示す。
図１５Ｅは、画像データＤＡＴＡを出力するタイミング作成回路３２の対応する回路部分を示す。図示する回路部分は、フリップフロップ５６、セレクタ５７及びフリップフロップ５８を有する。フリップフロップ５６は、外部画像データ供給源からの画像データをラッチする。ラッチされた画像データはセレクタ５７に与えられる。セレクタ５７には、表示領域外表示色データ（白か黒）も与えられている。この色データは、画像データが供給されない場合に選択可能な第３の表示タイミング制御モードで用いられる。セレクタ５７は、データ選択信号に従い外部からの画像データＤＡＴＡ又は表示領域外表示色データのいずれかを選択する。上記データ選択信号は、図５に示すＮＯＲ回路２６の出力信号に相当する。選択された画像データはフリップフロップ５８にラッチされ、液晶表示パネル１０に出力される。
【００６５】
図１５Ｆは、ゲートドライバ用スタートパルスＧ−ＳＰを出力するタイミング作成回路３２の対応する回路部分を示す。図１６は、この回路部分の動作を示すタイミングチャートである。図示する回路部分は、各フレームの先頭を検出し、第１番目のラインに相当する期間中に、内部データイネーブル信号ＥＮＡＢ−ＩＮＴからゲートドライバ用スタートパルスＧ−ＳＰを作成する。
【００６６】
図１５Ｆに示す回路部分は、デコーダ（＃６）５９、保持回路６０、先端検出回路６１、及びデータ有効端子を有するフリップフロップ６２を具備している。先端検出回路６１は、フリップフロップ４３、４４、インバータ４５及び図１４に示すＯＲ回路４６を具備している。内部データイネーブル信号ＥＮＡＢ−ＩＮＴが所定期間中にＬレベルに保持されている場合、デコーダ５９はＨレベルのパルスを出力する。このＨレベルのパルスは、保持回路６０に保持される。そして、保持回路６０に保持されたＨレベルのパルスは、ＨＬＤとして、フリップフロップ６２のデータ端子に出力される。回路６１は、内部データイネーブル信号ＥＮＡＢ−ＩＮＴを検出する都度パルスを出力する。回路６１から出力されたパルスはリセット信号として保持回路６０に与えられ、データ有効信号としてフリップフロップ６２のデータ有効端子に与えられる。
【００６７】
１ラインが走査されている間において、所定の一定時間が経過する前に内部データイネーブル信号ＥＮＡＢ−ＩＮＴはＬレベルからＨレベルに切り替わる。隣り合うライン間のブランキング期間において、内部データイネーブル信号ＥＮＡＢ−ＩＮＴはＬレベルに保持される。このとき、デコーダ５９はパルスを出力する。このパルスは保持回路６０に保持される。所定の一定期間経過後、内部データイネーブル信号ＥＮＡＢ−ＩＮＴはＨレベルに切り替わる。これは、次のラインの先頭を示している。図１６の＊で示すパルスがフリップフロップ６２のデータ有効端子に与えられる。フリップフロップ６２はデータ端子を介して、Ｈレベル信号を受け取る。従って、内部イネーブル信号ＥＮＡＢ−ＩＮＴの次の立ち上がりエッジが検出されるまで、フリップフロップ６２の出力信号はＨレベルに保持される。
【００６８】
以上説明したように、本発明の一実施形態によれば、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給された場合には、データイネーブル信号ＥＮＡＢに基づく表示タイミングにより液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを制御することができる。
したがって、液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを水平方向及び垂直方向のバックポーチ、フロントポーチに依存させず、任意のタイミングで行うことができ、表示タイミングを異にする機器ごとに液晶表示装置用タイミングコントローラを設計する必要がないので、液晶表示装置を備えるパーソナルコンピュータ等、液晶表示装置用タイミングコントローラを必要とする製品の開発の迅速化を図ることができる。
【００６９】
また、本発明の一実施形態によれば、画像データ供給源からデータイネーブル信号ＥＮＡＢが供給されず、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給された場合には、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに基づく表示タイミングにより液晶表示パネルにおける画像データＤＡＴＡの表示タイミングを制御することができる。
【００７０】
したがって、障害等によりデータイネーブル信号ＥＮＡＢが供給されなくても画像データの表示を行えるとともに、従来の液晶表示装置用タイミングコントローラと同様に、水平方向及び垂直方向のバックポーチ、フロントポーチに依存した、特定の表示タイミングでのみ画像表示のタイミングを制御することを希望するユーザの要望に応えることができる。
【００７１】
また、本発明の一実施形態によれば、画像データ供給源からデータイネーブル信号ＥＮＡＢ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣが供給されない場合においても、液晶表示パネルを交流駆動し、液晶表示パネルの各画素の液晶に直流電圧が印加され続けることを防ぐことができるので、液晶の劣化を抑制し、信頼性の向上を図ることができる。
【００７２】
また、本発明の一実施形態によれば、タイミング作成回路３２は、データイネーブル信号ＥＮＡＢあるいは擬似データイネーブル信号ＥＮＡＢ−Ｄ１あるいは擬似データイネーブル信号ＥＮＡＢ−Ｄ２に基づいて表示タイミングを作成するようにしている。
したがって、図１７に示すように、水平方向のブランク領域を水平方向のデータ表示領域の両側に数クロック分、例えば、２クロック分とし、垂直方向のブランク領域を垂直方向のデータ表示領域の上下に数クロック分、例えば、２クロック分とすることができ、従来例の場合よりも短い水平期間及び垂直期間で液晶表示パネルを駆動することができる。
【００７３】
【発明の効果】
請求項１に記載の液晶表示パネルのタイミングコントローラ、請求項６に記載の方法及び請求項７に記載の液晶表示装置によれば、画像データがパネルに供給されている間にアクティブになるデータイネーブル信号を検出して表示タイミングを制御することとしたため、データイネーブル信号を検出することにより表示を開始することができ、データイネーブル信号がアクティブになるタイミングがいつであっても、確実に液晶表示パネルの先頭から画像データを表示することができるようになる。よって、従来のように、水平及び垂直同期信号のバックポーチ、フロントポーチに関係なく、自由に表示タイミングの制御が可能になり、電子装置のあらゆる表示タイミング仕様に対応できる。
【００７４】
請求項２に記載のタイミングコントローラによれば、パネル駆動の開始タイミングを、検出したデータイネーブル信号に基づいて決めることができるので、データイネーブル信号がどのタイミングでアクティブになっても、確実に液晶表示パネルの先頭から画像データを表示することができる。
請求項３に記載のタイミングコントローラによれば、従来のようにフレーム間の識別は同期信号（垂直同期信号）を用いることなく、データイネーブル信号に基づいてフレーム間の識別を行うことができる。
【００７５】
請求項４に記載のタイミングコントローラによれば、外部からのデータイネーブル信号の供給が何らかの原因で停止しても、擬似的にデータイネーブル信号を作成することにより、表示を継続して行うことができ。、また、水平及び垂直同期信号を検出しているので、従来と同様の表示タイミング制御も行うことができ、ユーザの要望にフレキシブルに対応できる。
【００７６】
請求項５に記載のタイミングコントローラによれば、障害等により水平及び垂直同期信号及びデータイネーブル信号が供給されない（検出されない）場合でも、擬似データイネーブル信号を生成しているので、液晶表示パネルを交流駆動して黒又は白等の所定の画像データを表示することができ、液晶表示パネルの各画素の液晶に直流電圧が印加され続けることを防ぐことができる。
【図面の簡単な説明】
【図１】従来の液晶表示装置を示すブロック図である。
【図２】図１に示す従来の液晶表示装置の水平方向の駆動タイミングを示すタイミングチャートである。
【図３】図１に示す従来の液晶表示装置の垂直方向の駆動タイミングを示すタイミングチャートである。
【図４】図１に示す従来の液晶表示装置の１垂直周期期間におけるデータ表示領域とブランク領域との関係を示す図である。
【図５】本発明の一実施例によるタイミングコントローラを示すブロック図である。
【図６】図５に示す保護回路２７の構成を示すブロック図である。
【図７】図５に示すタイミング作成回路３２の動作を示すタイミングチャート（Ｄフリップフロップ２０の出力はハイレベルになった場合）である。
【図８】図５に示すタイミング作成回路３２の動作を示すタイミングチャート（Ｄフリップフロップ２０の出力がロウレベルで、ＡＮＤ回路２４の出力がハイレベルになった場合）である。
【図９】図５に示すタイミング作成回路３２の動作を示すタイミングチャート（Ｄフリップフロップ２０の出力がロウレベルに維持され、ＡＮＤ回路２４の出力がハイレベルになった場合）である。
【図１０】図５に示すタイミング作成回路３２の動作を示すタイミングチャート（Ｄフリップフロップ２０の出力がロウレベルで、ＡＮＤ回路２４の出力がロウレベルに維持された場合）である。
【図１１】図５に示すタイミング作成回路３２の動作を示すタイミングチャート（Ｄフリップフロップ２０の出力がロウレベルで、ＡＮＤ回路２４の出力がロウレベルに維持された場合）である。
【図１２】図５に示すタイミングコントローラの動作を示すフローチャートである。
【図１３】図５に示すタイミング作成回路３２の内部構成を示すブロック図（その１）である。
【図１４】図５に示すタイミング作成回路３２の内部構成を示すブロック図（その２）である。
【図１５】図５に示すタイミング作成回路３２の内部構成を示すブロック図（その３）である。
【図１６】図１５Ｆの動作を示すタイミングチャートである。
【図１７】本発明の一実施例による１垂直周期期間におけるデータ表示領域とブランク領域との関係を示す図である。
【符号の説明】
ＶＳＹＮＣ 垂直同期信号
ＨＳＹＮＣ 水平同期信号
ＥＮＡＢ データイネーブル信号
ＣＬＫ クロック
ＤＡＴＡ 画像データ
ＥＮＡＢ−Ｄ１ 擬似データイネーブル信号
ＥＮＡＢ−Ｄ２ 擬似データイネーブル信号
Ｄ−ＣＬＫ データドライバ用クロック
Ｄ−ＳＰ データドライバ用スタートパルス
ＬＰ ラッチパルス
Ｇ−ＣＬＫ ゲートドライバ用クロック
Ｇ−ＳＰ ゲートドライバ用スタートパルス
Claims (6)
- 液晶表示パネルのタイミングコントローラにおいて、
タイミングコントローラに与えられるデータイネーブル信号を検出するデータイネーブル信号検出回路と、
検出されたデータイネーブル信号に基づいて、液晶表示パネルに表示する画像データの表示タイミングを制御するタイミング作成回路と、
水平及び垂直同期信号を検出する同期信号検出回路と、
データイネーブル信号検出回路がデータイネーブル信号を検出しない状態において、水平及び垂直同期信号が検出されない場合に、擬似データイネーブル信号を生成する保護回路とを有し、
タイミング作成回路は擬似データイネーブル信号に基づいて画像データの表示タイミングを制御することを特徴とするタイミングコントローラ。 - データイネーブル信号から、液晶表示パネルの各ラインの駆動を開始させるための第１のスタートパルスを作成する第１の回路と、データイネーブル信号から、液晶表示パネルの走査ラインの駆動を開始させるための第２のスタートパルスを作成する第２の回路とを有することを特徴とする請求項１記載のタイミングコントローラ。
- タイミング作成回路は、データイネーブル信号に基づいて、各フレームの開始を検出する回路部分を有することを特徴とする請求項１記載のタイミングコントローラ。
- データイネーブル信号検出回路がデータイネーブル信号を検出しない状態において、水平及び垂直同期信号が検出された場合に、擬似データイネーブル信号を生成する擬似データイネーブル信号作成回路とを有し、
タイミング作成回路は擬似データイネーブル信号に基づいて画像データの表示タイミングを制御することを特徴とする請求項１記載のタイミングコントローラ。 - 信号ライン及び走査ラインを有する液晶表示パネルと、
信号ラインを駆動するデータドライバと、
走査ラインを駆動するゲートドライバと、
液晶表示パネルに表示する画像データの表示タイミングを制御するタイミングコントローラとを有し、
タイミングコントローラは、
タイミングコントローラに与えられるデータイネーブル信号を検出するデータイネーブル信号検出回路と、
検出されたデータイネーブル信号に基づいて、液晶表示パネルに表示する画像データの表示タイミングを制御するタイミング作成回路と、
水平及び垂直同期信号を検出する同期信号検出回路と、
データイネーブル信号検出回路がデータイネーブル信号を検出しない状態において、水平及び垂直同期信号が検出されない場合に、擬似データイネーブル信号を生成する保護回路とを有し、
タイミング作成回路は該擬似データイネーブル信号に基づいて画像データの表示タイミングを制御することを特徴とする液晶表示装置。 - 前記タイミングコントローラは請求項２ないし４のいずれか一項に記載されているタイミングコントローラであることを特徴とする請求項５に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10745498A JP4248045B2 (ja) | 1997-04-18 | 1998-04-17 | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160697 | 1997-04-18 | ||
| JP9-101606 | 1997-04-18 | ||
| JP10745498A JP4248045B2 (ja) | 1997-04-18 | 1998-04-17 | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113070A JPH113070A (ja) | 1999-01-06 |
| JP4248045B2 true JP4248045B2 (ja) | 2009-04-02 |
Family
ID=26442463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10745498A Expired - Fee Related JP4248045B2 (ja) | 1997-04-18 | 1998-04-17 | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4248045B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100507272B1 (ko) * | 1999-12-29 | 2005-08-10 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시 장치의 스타트 펄스신호 발생 회로 |
| JP4277148B2 (ja) | 2000-01-07 | 2009-06-10 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| KR100365499B1 (ko) | 2000-12-20 | 2002-12-18 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동방법 및 장치 |
| KR100604907B1 (ko) | 2004-10-05 | 2006-07-28 | 삼성전자주식회사 | 데이터 인에이블 신호로부터 발생되는 수평/수직 동기신호로부터 신호의 안정성 여부를 판별하는 평판 표시장치의 싱크 프로세서 |
| JP4328703B2 (ja) | 2004-10-13 | 2009-09-09 | Ｎｅｃ液晶テクノロジー株式会社 | 表示装置、そのモード判定装置及びモード判定方法 |
| JP2006171125A (ja) * | 2004-12-13 | 2006-06-29 | Nec Lcd Technologies Ltd | 表示装置及び自動同期判定回路 |
| JP4732091B2 (ja) * | 2005-09-14 | 2011-07-27 | シャープ株式会社 | タイミングコントローラ及び画像表示装置 |
| US20080100595A1 (en) * | 2006-10-31 | 2008-05-01 | Tpo Displays Corp. | Method for eliminating power-off residual image in a system for displaying images |
| JP5299734B2 (ja) * | 2007-07-30 | 2013-09-25 | Ｎｌｔテクノロジー株式会社 | 画像処理方法、画像表示装置及びそのタイミングコントローラ |
| KR100911848B1 (ko) | 2008-04-01 | 2009-08-11 | 주식회사 실리콘웍스 | 액정표시장치의 소스 드라이버 칩의 내부에서 프레임스타트펄스 신호를 생성하는 방법 |
| JP5271604B2 (ja) | 2008-05-30 | 2013-08-21 | ラピスセミコンダクタ株式会社 | 表示パネルのソースドライバ及びその駆動制御方法 |
| KR101642849B1 (ko) | 2009-06-02 | 2016-07-27 | 삼성디스플레이 주식회사 | 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치 |
| JP5235819B2 (ja) * | 2009-08-12 | 2013-07-10 | キヤノン株式会社 | 画像処理装置、画像処理方法 |
| JP6354243B2 (ja) * | 2014-03-25 | 2018-07-11 | セイコーエプソン株式会社 | 撮像装置、画像処理装置、表示制御装置、及び撮像表示装置 |
| JP6524606B2 (ja) * | 2014-03-25 | 2019-06-05 | セイコーエプソン株式会社 | 表示制御装置及び表示装置 |
-
1998
- 1998-04-17 JP JP10745498A patent/JP4248045B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH113070A (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4248045B2 (ja) | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 | |
| US6791518B2 (en) | Controller and control method for liquid-crystal display panel, and liquid-crystal display device | |
| US5592187A (en) | Plasma display control system | |
| JP2892010B2 (ja) | 表示制御方式 | |
| JP4668202B2 (ja) | タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び電子デバイスの駆動方法 | |
| TW525135B (en) | Display driver, display unit, and electronic instrument | |
| JP2003167545A (ja) | 画像表示用信号の異常検出方法および画像表示装置 | |
| US5986636A (en) | Method and apparatus of modifying display aspect and position on a monitor | |
| CN108597464B (zh) | 用于液晶显示器的控制装置及控制方法 | |
| US20070097107A1 (en) | Liquid crystal display apparatus and liquid crystal display panel drive method capable of controlling gamma value | |
| JP3315632B2 (ja) | メモリー制御装置とこれを用いた液晶表示装置 | |
| US20020003523A1 (en) | Method of processing signal of LCM timing controller | |
| KR20070037900A (ko) | Ｌｃｄ 패널을 이용한 디스플레이 장치 및 그 타이밍 제어옵션 수행 방법 | |
| JP2002304163A (ja) | 液晶表示装置の駆動方法及び装置 | |
| JPH10319916A (ja) | 液晶表示装置 | |
| US6593918B2 (en) | Matrix-type panel driving circuit and method and liquid crystal display device | |
| JP2000284761A (ja) | 表示装置および表示装置用インターフェイス回路 | |
| US5757352A (en) | Image information control apparatus and display device | |
| JP2004302415A (ja) | 液晶表示装置 | |
| JPH04287089A (ja) | プラズマディスプレイ装置 | |
| TWI292893B (en) | Method for prevention of distorted sub-picture display on flat panel display | |
| JP3484431B2 (ja) | 表示装置と表示方法 | |
| JP7202234B2 (ja) | 表示装置及びドライバ回路 | |
| JPH0792933A (ja) | フラットパネル表示装置 | |
| JPH0955917A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050404 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |