KR20060027315A - 다이아몬드 형상의 칩을 제조하는 방법 및 장치 - Google Patents
다이아몬드 형상의 칩을 제조하는 방법 및 장치 Download PDFInfo
- Publication number
- KR20060027315A KR20060027315A KR1020057022196A KR20057022196A KR20060027315A KR 20060027315 A KR20060027315 A KR 20060027315A KR 1020057022196 A KR1020057022196 A KR 1020057022196A KR 20057022196 A KR20057022196 A KR 20057022196A KR 20060027315 A KR20060027315 A KR 20060027315A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- image
- wafer
- diagonal
- shaped
- Prior art date
Links
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 53
- 239000010432 diamond Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 28
- 230000000903 blocking effect Effects 0.000 claims abstract description 18
- 238000003384 imaging method Methods 0.000 claims abstract 3
- 238000005286 illumination Methods 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Dicing (AREA)
Abstract
제1 형태에서, 웨이퍼 상에 칩을 화상 처리하기 위한 본 발명의 장치는 복수의 경사면을 갖는 조합된 다이아몬드 칩 화상과 절단홈 화상을 포함한다. 이 조합된 다이아몬드 칩 화상과 절단홈 화상은 다아이몬드 칩 화상의 적어도 하나의 대각선에 평행한 복수의 칩 화상 행을 포함하는 다이아몬드 칩 화상을 포함하고, 다이아몬드 칩 화상에 인접하는 절단홈 화상을 포함한다. 절단홈 화상은 다이아몬드 칩 화상의 적어도 하나의 대각선에 평행한 적어도 하나의 절단홈 화상 행을 포함한다. 장치는 조합된 다아이몬드 칩 화상과 절단홈 화상으로부터 적어도 스테퍼의 노출면의 주변으로 연장되어 있는 차단 재료를 더 포함한다. 또한 칩을 제조하는 본 발명의 방법과 본 발명의 방법에 따라 제조되는 웨이퍼를 제공하고 있다.
칩 화상, 절단홈 화상, 화상 행, 화상 열, 웨이퍼 조명, 단차 형상의 패턴
Description
본 발명은 일반적으로 집적 회로 제조에 관한 것으로, 더욱 특히는 다이아몬드 형상의 칩을 제조하기 위한 방법 및 장치에 관한 것이다.
집적 회로 (칩) 제조 동안에, 복수의 칩이 웨이퍼 상에 형성되게 된다. 각 칩을 제조하는 종래의 리소그래픽 공정과 관련하여 마스크를 이용할 수 있다. 더욱 상세히 설명하면, 웨이퍼의 일부가 마스크를 통해 조명될 수 있다. 마스크는 선택적으로 웨이퍼 일부 상에서는 재료 (예를 들어, 포토레지스트)의 조명을 가능하게 하며 선택적으로 웨이퍼의 다른 부분에의 조명은 차단하고, 이로 인해 마스크의 패턴에 기초한 회로를 형성할 수 있다. 더욱 상세하게, 패턴은 칩 화상을 포함한다. 칩 화상은 특정 배향 (장치 배향)의 트랜지스터 로직 장치를 포함하며 제조되는 칩의 배선 방향을 통제하게 되는 칩 화상 행을 포함한다.
종래에는 웨이퍼의 일부 상에 칩을 "단차화" (즉, 형성)하기 위해 툴 (예를 들어, 스테퍼 (stepper))을 이용하였다. 이때, 스테퍼는 특정 방향으로 이동하며 이 공정을 반복하여 웨이퍼 상에 복수의 칩을 형성한다. 수평 및 수직 방향으로만 이동하는 스테퍼는 대각 방향으로 이동하는 스테퍼 보다 더욱 정밀하다.
마스크에 포함되게 선택되는 칩 화상의 형상은 웨이퍼 상에서의 칩의 효율적인 위치 설정을 가능하게 해야 한다 (즉, 가능한 한 웨이퍼 상의 적은 공간만을 차지해야 함).
상술된 바와 같이, 스테퍼는 종래에 수평 및/또는 수직 이동을 이용하여 웨이퍼 상에 칩을 단차화하기 때문에, 정사각형이나 장방형의 칩 화상을 갖는 마스크를 이용하게 되면 웨이퍼 상의 유용 공간을 절약할 수가 있다. 도 1 및 도 2는 종래의 스테퍼에 의해 이용되는 예시의 마스크를 나타낸다. 도 1은 웨이퍼 상에 칩을 형성하기 위해 종래 이용되던 마스크(100)의 예시의 블럭도이다. 마스크(100)는 장방형 칩 화상(102) 및 절단홈 (kerf) 화상(104)을 포함한다. 칩 화상(102)은 제조되는 칩의 배선 방향 및/또는 장치 배향(106)에 대한 정보를 포함한다. 도 1에 나타낸 마스크의 장방형 및 정사각형 칩 화상 둘 다의 칩 화상 행과 장치 배향은 칩 화상의 일 면에 평행한 행에 있을 것이므로, 도 1에 나타낸 마스크(100)로부터 형성된 칩의 회로(106)는 칩 화상(102)의 일 면과 평행하게 된다.
절단홈 화상(104)은 무엇보다도, 칩에 대한 변수 데이터 등을 수집하는 데에 이용되는 회로를 포함한다. 마스크(100)는 칩 화상(102)과 절단홈 화상(104)에 결합된 차단 재료(108)를 포함한다. 차단 재료(108)는 조사기에 의한 스테퍼의 노출면의 일부가 현재 조명되고 있는 칩 이외의 칩이 형성되게 되는 웨이퍼 부분에 도달하지 않도록 하는 데에 이용될 수 있다. 도 2는 정사각형의 칩 화상(202), 절단홈 화상(204) 및 차단 재료(208)를 포함하는 다른 마스크(200)의 예시의 블럭도이다. 마스크(200)는 차단 재료(208)가 칩 화상을 둘러싸지 않는다는 것을 제외하고 는 도 1의 마스크와 동일하다. 마스크(200)의 차단 재료(208)는 마스크(200)의 각 면에서 연장되어 있지만, 그 코너에서는 연장되어 있지 않다.
종래에는, 도 1 및 도 2에 나타낸 마스크 중 하나를 이용하여, 스테퍼는 하나의 칩을 형성하고, 수평으로 거리 이동하여 다른 칩을 형성할 수 있다. 이 공정을 반복하여, 스테퍼는 x 방향을 따라 일련의 행의 칩을 형성할 수 있으며, 이는 전체적으로 장방형 형상을 이룬다. 다음에 스테퍼는 수직의 "y" 방향으로 이동하여, 이전에 형성된 행에 인접하는 다른 행의 칩을 형성하며, 이것이 또한 전체적으로 장방형의 형상을 이룬다.
또 다른 칩 형상이 장점을 제공할 수 있다. 수평의 칩 화상 행이 다이아몬드 형상의 대각선에 평행하게 배치되어 있는 다이아몬드 형상의 칩은 더 짧은 최대 배선 길이와 더 짧은 평균 배선 길이를 제공한다. 따라서, 종래의 스테퍼와 배선 장치를 이용하여 다이아몬드 형상의 칩을 형성하기 위한 장치와 다이아몬드 형상의 칩을 제작하기 위한 방법이 요망되고 있다.
제1 형태에서, 웨이퍼 상에 칩을 화상 처리하기 위한 본 발명의 장치는 복수의 경사면을 갖는 조합된 다이아몬드 형상의 칩 화상과 절단홈 화상을 포함한다. 이 조합된 다이아몬드 칩 화상과 절단홈 화상은 다이몬드 형상의 칩 화상의 적어도 하나의 대각선에 평행한 복수의 칩 화상 행을 포함하는 다이아몬드 형상의 칩 화상을 포함하며, 다이아몬드 형상의 칩 화상에 인접한 절단홈 화상을 포함한다. 절단홈 화상은 다이아몬드 형상의 칩 화상의 적어도 하나의 대각선에 평행한 적어도 하나의 절단홈 화상 행을 포함한다. 장치는 조합된 다이아몬드 형상의 칩 화상과 절단홈 화상에서 스테퍼의 적어도 노출면의 일부로 연장된 차단 재료를 더 포함한다. 일 형태에서, 절단홈 화상은 다이아몬드 형상의 칩 화상의 두 인접 면을 따라 위치될 수 있다. 바람직하게, 칩 화상 행은 칩의 단부에 단차 형상의 패턴을 형성한다.
제2 형태에서, 웨이퍼 상에 칩을 화상 처리하기 위한 본 발명의 장치는 n각형 형상의 조합된 칩 화상과 절단홈 화상을 포함하고, 이때 n은 짝수이다. 조합된 칩 화상과 절단홈 화상은 n 각형의 칩 화상의 제1 대각선에 평행한 하나 이상의 행을 포함하는 n각형의 칩 화상을 포함하고, 여기에서 제1 대각선은 수평 또는 수직이다. n각형 형상의 칩 화상은 복수의 경사면을 갖는다. 조합된 칩 화상과 절단홈 화상은 또한 n각형 형상의 칩 화상에 인접한 절단홈 화상을 포함하고, 이때 절단홈 화상은 제1 대각선에 평행한 하나 이상의 절단홈 화상 행을 포함한다. 차단 재료는 조합된 n각형 형상의 칩 화상과 절단홈 화상에서 스테퍼의 노출면의 주변으로 연장된다.
또한 본 발명은 칩을 제조하는 방법을 제공하고 있다. 제1 형태에서, 본 발명의 칩을 제조하는 방법은 칩을 화상 처리하기 위한 장치를 웨이퍼의 복수의 선택 부분으로 이동하고, 이 장치에 의해 웨이퍼의 복수의 선택 부분 각각을 조명하여 복수의 다이아몬드 형상의 칩을 형성하는 방법을 포함하고, 각 칩의 제1 대각선은 제1 방향으로 되어 있으며, 각 칩의 제2 대각선은 제1 방향과 수직인 제2 방향으로 되어 있으며, 제1 및 제2의 인접한 행의 칩은 제2 행의 칩의 일부가 제1 행의 두 인접한 칩 간에 형성된 공간을 점유하도록 위치되어 있다.
제2 형태에서, 본 발명의 칩 제조 방법은 칩을 화상 처리하기 위한 장치를 웨이퍼의 복수의 선택 부분으로 이동하고, 이 장치에 의해 웨이퍼의 복수의 선택 부분 각각을 조명하여 복수의 n각형 형상의 칩을 형성하는 단계를 포함하고, 여기에서 각 칩의 중심선은 수평 또는 수직이고 각 칩의 제1 대각선은 수평 또는 수직이다.
마지막 형태는 상술된 방법에 따라서 형성된 복수의 다이아몬드 형상의 칩 또는 복수의 n각형 형상의 칩을 갖는 웨이퍼를 포함한다.
본 발명의 다른 특성 및 형태는 다음의 상세한 설명, 첨부한 청구범위 및 첨부한 도면으로부터 더욱 명백하게 될 것이다.
도 1 및 도 2는 종래의 스테퍼에 의해 이용되는 예시의 마스크를 나타낸다.
도 3은 본 발명의 실시예의 예시의 마스크의 블럭도이다.
도 4는 본 발명의 실시예의 다른 마스크의 블럭도이다.
도 5는 도 3 또는 도 4의 본 발명의 마스크를 통해 복수의 칩이 형성되어 있는 웨이퍼의 개략도이다.
도 6은 웨이퍼 상에 칩을 화상 처리하는 본 발명의 방법을 설명하는 플로우챠트도이다.
도 7은 웨이퍼 상에 칩을 화상 처리하는 본 발명의 다른 방법을 설명하는 플로우챠트도이다.
도 8은 정육각형 형상의 칩 화상을 포함하는 본 발명의 마스크를 나타낸다.
도 9는 복수의 다이아몬드 형상의 칩 화상을 포함하는 본 발명의 마스크를 나타낸다.
도 10 및 도 11은 칩의 제1 대각선에 평행한 장치 배향을, 칩의 제2 대각선에 평행한 장치 배향을 각각 갖는 복수의 트랜지스터를 포함하는 칩 화상 행을 나타낸다.
도 12는 도 3 또는 도 4에 나타낸 마스크를 이용하여 형성된 칩의 배선 방향을 나타낸다.
도 3은 본 발명의 예시의 마스크(300)의 블럭도이다. 마스크(300)는 다이아몬드 형상의 칩 화상(302)을 포함하며, 이는 경사면(303)을 가진다. 다이아몬드 형상의 칩 화상(302)은 x 방향을 따른 제1 대각선 D1 및 수직 방향 'y'를 따른 제2 대각선 D2를 갖는다. 상술한 바와 같이, 칩 화상(302)은 특정 배향 (장치 배향)의 트랜지스터나 논리 장치를 포함하며 제조되는 칩의 배향 방향을 통제하게 되는 칩 화상 행(306)을 갖는다. 도 1 및 도 2에 나타낸 칩 화상(102, 201)과 달리, 칩 화상(302)는 경사면을 가질 수 있다 (예를 들어, 45°로 회전되는 정사각형일 수 있다). 그러나, 도 1-2의 칩 화상(102, 202)의 칩 화상 행 및/또는 장치 배향과 달리, 본 발명의 마스크(300)에 포함되는 칩 화상(302)의 칩 화상 행과 장치 배향은 칩 화상의 제1 및 제2 대각선(D1, D2) 중 적어도 하나와 평행하다. 회로는 상기 제1 및 제2 대각선 D1, D2와 평행한 제1 및 제2 방향 중 적어도 하나의 칩 화상 행 에 포함되게 된다. 예를 들어, 도 3에 나타낸 칩 화상(302)에서, 장치 배향은 x 방향을 따르는 행(306)에 있게 된다. 다이아몬드 형상의 칩 화상(302)으로 인해, 회로의 복수의 칩 화상 행은 칩의 모서리에 단차 형상의 패턴을 형성한다. 상기 마스크는 45°회전된 도 1 및 도 2의 마스크를 이용하는 것보다 장점을 제공하는데, 왜냐하면 이런 회전된 마스크를 이용하여 형성되는 트랜지스터는 기울어져 있기 때문이다. 트랜지스터가 기울어져 있으면, 트랜지스터 기하학에 부여되는 에러가 증가하게 된다. 따라서, 스테퍼 이동 방향에 직교하거나 평행하게 배열된 트랜지스터가 바람직하다.
마스크(300)는 다이아몬드 형상의 칩 화상(302)의 하나 이상의 면에 인접하는 절단홈 화상(304)를 포함한다. 예를 들어, 도 3에 나타낸 절단홈 화상(304)은 다이아몬드 칩 화상(302)의 좌측 절반부의 두 인접 면을 따르게 되며 L자 형상을 이룬다. 상술된 바와 같이, 절단홈 화상(304)은 무엇보다도, 마스크(300)에 의해 형성되는 대응하는 칩으로부터 변수 데이터를 수집하는 데에 이용되는 회로를 포함한다. 절단홈 화상(304)에 포함되는 장치 배향은 이전에 기재된 바와 같이, 다이아몬드 형상의 칩 화상(302)의 제1 또는 제2 대각선에 평행할 수 있는 다이아몬드 형상의 칩 내측의 장치 배향과 동일한 배향을 갖는다. 회로는 x 또는 y 방향 의 절단홈 화상 행에 포함된다(도시 생략).
마스크(300)는 조합된 다이아몬드 형상의 칩 화상(302) 및 절단홈 화상(304)으로부터 적어도 스테퍼의 노출면의 주변으로 연장되는 차단 재료(308) (예를 들어, 크롬)을 포함한다. 종래의 노출면은 원형인 것에 유의해야 한다 (점선 EF으로 나타낸 바와 같이). 따라서, 차단 재료(308)는 노출면 EF를 지나 연장되어 있다. 도 1 및 도 2에 나타낸 마스크(100 및 200)에 포함되는 차단 재료(108, 208)와 반대로, 마스크(300)의 차단 재료(308)는 조합된 다이아몬드 형상의 칩 화상(302) 및 절단홈 화상(304)의 경사면(303)에서 연장되어 있다.
도 4는 본 발명의 다른 마스크(400)의 블럭도이다. 마스크(400)는 도 3에 나타낸 마스크와 유사한 다이아몬드 형상의 칩 화상(402)과 절단홈 화상(404)을 포함한다. 그러나, 마스크(400)의 형상 (예를 들어, 원형)은 각 마스크에 이용되는 차단 재료의 형상의 차이로 인해 마스크(300) (예를 들어, 장방형)의 형상과 다르게 되어 있다. 마스크(400)는 조합된 다이아몬드 칩 화상(402)과 절단홈 화상(404)으로부터 스테퍼의 노출면 EF의 주변으로 연장된 차단 재료(408)를 포함한다. 도 4의 실시예에서는, 차단 재료(408)가 원형 노출면 EF의 주변에만 연장되어 있는 것에 유의해야 한다.
도 3 및 도 4에 나타낸 마스크는 도 5에 나타낸 바와 같은 레이아웃(500)으로 웨이퍼 W 상에 복수의 칩을 형성하는 칩 제조 방법에 이용될 수 있다. 복수의 방법이 상기 레이아웃(500)으로 웨이퍼 상에 칩을 형성하는 데에 이용될 수 있다. 예는 다음과 같다:
(1) 웨이퍼 상에 칩의 행을 형성하고, 스테퍼를 웨이퍼 상의 적당한 위치로 이동시켜, 다른 행의 칩을 형성함으로써, 칩(510)을 형성하고, 칩(514)을 형성하고, 칩(518)을 형성하고, 칩(520)을 형성하고, 칩 (528)을 형성하고, 칩(526)을 형성한 다음에, 칩(522)를 형성한다.
(2) 웨이퍼 상에 칩의 열을 형성하고, 스테퍼를 웨이퍼 상의 적당한 위치로 이동시켜, 다른 열의 칩을 형성함으로써, 칩(502)을 형성하고, 칩(522)을 형성하고, 칩(534)을 형성하고, 칩(514)을 형성한 다음에, 칩(504)을 형성한다.
(3) 웨이퍼 상에 대각선 행 (또는 열)의 칩을 형성하고, 스테퍼를 웨이퍼 상의 적당한 위치로 이동시키고, 다른 대각선 행 (또는 열)의 칩을 형성하여, 칩(510)를 형성하고, 칩(522)을 형성하고, 칩(534)을 형성하고, 칩(526)을 형성하고, 칩(524)을 형성한 다음에, 칩(502)을 형성한다.
(4) 웨이퍼 상에 지그재그 행 (또는 열)의 칩을 형성하고, 스테퍼를 웨이퍼의 적당한 위치로 이동시키고, 다른 지그재그 행 (또는 열)의 칩을 형성하여, 칩(510)를 형성하고, 칩(522)을 형성하고, 칩(514)을 형성한 다음에, 칩(526)을 형성하고, 칩(518)을 형성한 다음에, 칩(528)을 형성한다. (또는 칩(502)을 형성한 다음에, 칩(514)을 형성한 다음에, 칩(522)을 형성한 다음에, 칩(534)을 형성한다).
본 발명의 마스크(300, 400)의 이용에 대해서 도 3-5를 참조하며, 또한 칩을 제조하는 방법을 설명하는 도 6을 참조하여 이하 설명된다. 도 6을 참조하면, 단계(602)에서, 칩의 제조 방법이 시작된다. 단계 604에서, 다이아몬드 형상의 칩 화상(300, 400)을 갖는 마스크가 웨이퍼의 복수의 선택 부분으로 이동된다. 선택 부분은 칩이 형성되게 되는 웨이퍼 부분이다. 웨이퍼에 칩을 제조하는 이 방법에서는, 마스크(300, 400)가 종래의 스테퍼 이동을 이용하여 이동되게 된다 (예를 들어, 순 수직 및/또는 순 수평 이동). 따라서, 이 방법은 종래의 스테퍼를 이용하여 실행될 수 있다. 예를 들어, 도 5를 참조하여, 칩의 지그재그 열을 형성하기 위해서, 칩(502)을 형성한 후에, 스테퍼는 "수평" (x 방향) 및 "수직"(y 방향) 이동 시퀀스를 이용하여 선택 부분(514)으로 이동되게 된다. 칩(514)이 형성된 후에, 스테퍼는 수평 및 수직 이동 시퀀스를 이용하여 선택 부분(522)으로 이동된다. 칩(522)이 형성된 후에, 스테퍼는 'x'와 'y' 방향 이동 시퀀스 등을 이용하여 선택 부분(534)으로 이동되게 된다.
단계 606에서, 웨이퍼의 복수의 선택 부분 각각이 마스크를 통해 조명되어 복수의 밀집된 다이아몬드 형상의 칩을 형성하게 된다. 웨이퍼의 선택 부분이 마스크(300, 400)를 통해 조명되기 전에 마스크(300, 400)는 그 선택 부분으로 이동되게 된다. 웨이퍼의 선택 부분이 칩을 형성하도록 마스크를 통해 조명될 때, 차단 재료(308, 408)가 스테퍼의 노출면의 일부로부터의 조명이 웨이퍼에 도달하지 못하도록 하는 데에 이용된다. 예를 들어, 도 3 및 도 5를 참조하여, 마스크(300)가 칩(514)을 형성하기 위해 웨이퍼의 선택 부분을 조명하는 데에 이용되는 경우, 차단 재료(308)는 웨이퍼의 일부 (칩(522, 502, 526 및 506) 각각이 점유한 웨이퍼 부분)가 (도 5에서 308의 실선으로 나타냄) 조명에 노출되지 않도록 하는 데에 이용된다.
일 실시예에서, 마스크(300) 내에 포함되는 다이아몬드 형상의 칩 화상(302)의 제1 대각선 D1은 "수평"이고 제2 대각선 D2는 "수직"일 수 있다. 이런 칩 화상(302)를 포함하는 마스크가 웨이퍼의 복수의 선택 부분으로 이동되고, 복수의 선택 부분 각각이 마스크를 통해 조명될 때 도 5에 나타낸 레이아웃을 갖는 복수의 밀집된 다이이몬드 형상의 칩이 형성될 수 있다. 더욱 상세하게 설명하면, 제1 및 제2 인접하는 행 (또는 열)의 칩은 제1 행 (또는 열)의 칩의 일부가 제2 인접 행 (또는 열)의 두 인접하는 칩 사이에 형성된 공간을 점유하도록 맞물려 있다. 단계 608에서 도 6의 방법이 종료된다.
칩의 제조시 마스크(300, 400)를 이용하게 되면 도 1-2의 마스크로 형성된 것과 같이, 'x' 또는 'y' 방향으로 배열된 행의 회로를 갖는 칩을 형성하게 된다. 그러나, 칩의 배선, 장치 배향 및/또는 회로의 행 (또는 칩 화상 행)은 칩 화상의 대각선 중 하나와 평행하게 되고, 따라서 각 칩의 최대 및 평균 배선 길이는 종래의 마스크(100, 200)를 이용하여 형성되는 칩과 비교하여 감소된다. 최대 및 평균 와이어 길이를 줄이게 되면 칩의 모든 부분에 신호를 더 빠르게 분포할 수 있다는 장점이 있다. 또한, 칩의 제조 방법에서 마스크(300, 400)를 이용하게 되면 제1 "수직" (y 방향) 또는 "수평" (x 방향) 절단에 대해 많은 트랙 수를 갖는 칩을 형성할 수 있다. 더 많은 절단수는 칩 혼잡도를 줄이는 장점을 제공하게 된다.
본 발명의 마스크(300, 400)를 이용하는 것을 도 3-5 및 예시의 칩 제조 방법을 더욱 상세히 설명하는 도 7을 참조하여 이하 설명한다. 더욱 상세히, 도 7은 다이아몬드 형상의 칩의 행을 제조하는 방법을 나타낸다. 단계 702에서, 칩의 제조 방법이 시작된다. 단계 704에서, 웨이퍼의 선택 부분은 마스크(300)를 통해 조명되어 한 행의 칩을 형성한다. 예를 들어, 웨이퍼 W의 선택 부분이 마스크(300)를 통해 조명되어 칩(514)을 형성할 수 있다. 칩(514)은 'x' 방향을 따르는 제1 대각선 D1 및 'y' 방향을 따르는 제2 대각선 D2를 갖는다. 마스크(300)가 제1 대각선 D1에 평행한 방향으로 제1 대각선 D1 보다 약간 큰 거리만큼 웨이퍼 W의 선택 부분으로 이동된다. 예를 들어, 칩(514)을 형성한 후에, 마스크(300, 400)는 x 방향으로 칩(518)이 위치되게 되는 웨이퍼 부분으로 이동된다. 단계 708에서, 웨이퍼의 선택 부분은 마스크(300, 400)를 통해 조명되어, 이전에 형성된 칩에 인접하는 현재 행의 다른 칩을 형성하여, 칩의 상측부 간의 공간과 칩의 하측부 간의 공간을 형성한다. 동일한 공정을 반복하여 칩(520)을 형성한다. 예를 들어, 단계 708에서, 칩(514, 518, 및 520)이 형성되게 된다. 제1 행의 칩(514, 518, 및 520)의 형성은 칩(518)의 상단 우측부와 칩(520)의 상단 좌측부 간의 공간과 칩(518)의 하단 우측부와 칩(520)의 하단 좌측부 간의 공간을 형성한다. 이 행의 각 칩의 제1 대각선 D1은 정렬되게 된다.
단계 710에서, 다른 칩이 현재 행에 위치되게 되면, 단계 706 및 708이 반복된다. 예를 들어, 칩(520)의 우측의 칩이 제1 행에 형성된다. 다른 칩이 동일한 행에 위치되어 있지 않으면, 단계 712가 실행된다. 단계 712에서 다른 칩이 다른 행에 위치되는지가 판정되게 된다. 예를 들어, 칩이 제2 행에 위치되게 되는지가 판정된다. 칩이 다른 행에 부가되게 되면, 단계 714가 실행된다.
단계 714에서, 마스크(300)는 제2 대각선 D2에 평행한 방향으로 제2 대각선 D2의 길이의 절반보다 약간 큰 거리만큼 웨이퍼의 비선택 부분으로 이동된다. 예를 들어, 칩(520)을 형성한 후에, 단계 714에서, 마스크(300, 400)는 칩 화상(302, 402)의 제2 대각선 D2의 길이의 절반보다 약간 큰 거리만큼 D2에 평행한 방향으로 이동되게 된다. 이 지점에서, 마스크(300, 400)의 칩 화상(302, 402)의 제2 대각선 D2는 칩(520)의 중심점에서 거리 D2 연장되어 있다. 마스크가 웨이퍼의 비선택 부분으로 이동되기 때문에, 칩은 이 시점에서 웨이퍼 상에 형성되지 않는다.
단계 716에서, 마스크(300, 400)는 제2 행의 다이아몬드 형상의 칩의 조명을 시작하도록 마스크를 위치 정하기 위해 제1 대각선 D1에 평행한 방향으로 제1 대각선 D1의 길이의 절반보다 약간 큰 거리만큼 웨이퍼 W의 선택 부분으로 이동된다. 예를 들어, 마스크(300, 400)는 칩 화상(302, 402)의 제1 대각선 D1의 길이의 절반보다 약간 큰 거리만큼 'x' 방향으로 이동되게 되어 칩(528)이 형성되게 되는 공간을 점유한다. 단계 716에서 선택 부분으로의 이동이 실행되기 때문에, 웨이퍼의 선택 부분은 마스크를 통해 조명되어 다른 행의 칩을 형성하게 되므로, 이 행의 칩의 부분은 이전에 형성된 행의 두 인접한 칩 간에 형성되는 영역을 점유하게 된다. 예를 들어, 단계 718에서, 칩(528)이 제2 행에 형성되게 되므로 칩(528)의 하단부가 칩(518)의 상단 우측부와 칩(520)의 상단 좌측부 간에 형성되는 공간을 점유한다. 웨이퍼의 선택 부분이 마스크를 통해 조명되는 도 7의 각 단계 동안에, 마스크의 차단 재료가 노출면 EF의 일부로부터의 조명이 웨이퍼에 닿지 않도록 하는데에 이용될 수 있다. 단계 178 이후에, 단계 718이 다시 실행된다. 다른 칩이 현재의 행에 부가되게 되면, 단계 706이 실행된다. 그러나, 다른 칩이 현재 행에 부가되지 않게 되면, 단계 720이 실행되게 된다. 단계 720에서, 도 7의 방법이 종료된다.
도 7이 상술된 바와 같이, 칩의 행을 제조하는 예시의 방법을 상세히 기재하고 있지만, 복수의 다른 방법이 칩을 웨이퍼 상에 형성하는 데에 이용되어 도 5에 나타낸 레이아웃을 형성할 수가 있다. 이들 다른 방법 각각은 도 7에 나타낸 방법 과 유사하다.
도 6 및 도 7에 나타낸 방법의 이용으로, 웨이퍼 공간을 효율적으로 이용하여 각 칩의 최대 및 평균 배선을 감소시키고 복수의 칩 각각의 과잉도를 감소시키는 방법으로 웨이퍼 상에 복수의 칩을 형성할 수 있다.
도 3-7에 기재된 방법과 장치가 다이아몬드 형상의 칩 화상을 갖는 마스크를 기재하고 있지만, 마스크는 다른 형상의 칩 화상을 포함할 수도 있다. 마스크에 포함되는 칩 화상의 형상은 중간 공간 (즉, 타일)를 남기지 않도록 하기 위해 잘 맞물린 n각형 (예를 들어, 6각형)일 수 있으며, 이때, n은 4, 6, 8등의 짝수일 수 있다. n각형 형상의 칩 화상은 복수의 경사면과 수평 또는 수직인 적어도 하나의 대각선을 가질 수 있다. n각형 형상의 칩 화상은 배선 방향, 장치 배향 및/또는 적어도 하나의 대각선에 평행한 하나 이상의 행의 칩 화상을 포함한다.
이런 칩 화상에 대응하는 절단홈 화상은 n각형 형상의 칩 화상의 하나 이상의 면에 인접할 수 있다. 절단홈 화상은 적어도 하나의 대각선에 평행한 배선 방향, 장치 배향, 및 하나 이상의 행의 절단홈 화상을 포함한다. 다른 형상의 칩 화상과 절단홈 화상을 포함하는 마스크는 조합된 n각형 형상의 칩 화상과 절단홈 화상에서 스테퍼의 노출면의 주변으로 연장되는 차단 재료를 포함한다. n각형 형상의 칩 화상을 갖는 마스크로 제조된 칩은 수평 또는 수직인 대각선과 수평 또는 수직인 중심선을 포함하고, 이때 중심선은 다각형의 면과 거리가 같은 실제 또는 가상의 선을 말한다.
도 8은 정육각형 형상의 칩 화상(802)을 포함하는 예시의 마스크(800)를 나 타낸다. 6각형 형상의 칩 화상은 수평 대각선 D1을 포함하고 이 대각선 D1과 평행한 회로(806)의 칩 화상 행을 포함한다. 마스크(800)는 6각형 형상의 칩 화상(802)의 세 인접 면에 인접하는 절단홈 화상(804)을 포함한다.
n각형 형상의 칩 화상을 포함하는 마스크를 이용하여 칩을 웨이퍼 상에 제조하는 방법은 도 6-7에 나타낸 웨이퍼 상에 칩을 제조하는 방법과 유사하다. n각형 형상의 칩 화상이 이용되면, n각형 형상의 화상의 제1 대각선은 수평 또는 수직일 수 있으며 칩 제조 동안 마스크의 이동은 제1 대각선의 길이에 기초하게 되며 제1 대각선에 평행하거나 수직일 수 있다.
이전의 설명은 본 발명의 예시의 실시예만을 기재한 것이다. 본 발명의 영역 내에 들어가는 상기 기재된 장치와 방법의 수정은 당업자에게는 용이하게 명백하게 될 것이다. 예를 들어, 다이아몬드 형상의 칩 화상을 이용한 복수의 칩 제조 방법에서, 제2 행 (또는 열)의 조명을 시작하기 위해 마스크를 대각선의 1/2 길이 비선택 부분으로 이동시킨 다음에 다른 대각선의 1/2 길이 웨이퍼의 선택 부분으로 이동시켜 마스크의 위치를 정할 때, 비선택 부분으로의 이동은 수평이고 선택 부분으로의 이동은 수직이거나 비선택 부분으로의 이동은 수직이며 선택 부분으로의 이동은 수평일 수 있다. 도 9에 나타낸 실시예에서, 마스크의 다이아몬드 형상의 화상(902)은 복수의 유사한 다이아몬드 형상의 칩 화상(922, 932, 942, 952)을 포함한다. 다이아몬드 형상의 화상(902)은 복수의 유사한 다이아몬드 형상의 칩을 생산하도록 절단될 수 있다. 다른 형상에 대해서도 마찬가지이다. 도 10은 "수평"이거나 칩의 x 방향 대각선과 평행한 장치 배향을 갖는 복수의 트랜지스터 (예를 들어, 1010)를 포함하는 칩 화상 행(1006)를 나타내고, 도 11은 "수직"이거나 칩의 y 방향 대각선과 평행한 장치 배향을 갖는 복수의 트랜지스터 (예를 들어, 1110)를 포함하는 칩 화상 행(1106)을 나타낸다. 도 12는 트랜지스터(1010)를 연결하는 배선(1202 및 1204)을 나타낸다. 따라서, 도 12는 장치 배향과 배선 방향을 이해하는 데에 유용하다.
이와 같이, 본 발명은 그 예시의 실시예와 관련하여 기재되었지만, 다른 실시예가 다음의 청구범위에 의해 정의되는 바와 같이, 본 발명의 정신과 영역 내에 들어간다는 것이 이해되어야 한다.
본 기재의 영역은 여기 개시된 새로운 특성이나 그 특성의 조합을 포함한다. 출원인은 여기에서 본 출원이나 이로부터 유도되는 다른 출원의 실행 동안 이 특성들이나 이들의 조합으로 새로운 청구항이 형성될 수 있다는 것을 주지하고 있다. 특히, 첨부한 청구항을 참조하면, 종속항의 특성은 독립항의 것과 조합되며 각 독립항의 특성은 청구범위에서 열거되는 특성 조합으로만이 아니라 어느 적당한 방법으로나 조합될 수 있다.
의심의 여지를 없애기 위해, 상세한 설명과 청구범위 전체에 걸쳐 이용되고 있는 용어 "포함하다"는 "만으로 이루어진다"를 의미하는 것으로 생각되어서는 안된다.
Claims (28)
- 웨이퍼 상에 칩을 화상 처리하기 위한 장치에 있어서:조합된 n각형 형상의 칩 화상과 절단홈 화상을 포함하는 화상 마스크 - n은 짝수이고, 상기 n각형 형상의 칩 화상은 상기 n각형 형상의 화상의 제1 대각선에 평행한 하나 이상의 칩 화상 행을 포함하고, 상기 절단홈 화상은 상기 n각형 형상의 칩 화상에 인접하여 배열되고, 상기 제1 대각선에 평행한 하나 이상의 절단홈 화상 행을 포함함- ; 및 상기 조합된 n각형 형상의 칩 화상과 절단홈 화상에서 스테퍼의 노출면의 주변으로 연장되어 있는 차단 재료를 포함하는 장치.
- 제1항에 있어서, 상기 n각형 형상의 칩 화상은 다이아몬드 또는 6각형 형상인 장치.
- 제1항 또는 제2항에 있어서, 상기 칩 화상은 상기 칩 화상의 대각선에 평행한 배선 방향을 더 포함하는 장치.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 칩 화상은 상기 칩 화상의 대각선에 평행한 장치 배향을 더 포함하는 장치.
- 제4항에 있어서, 상기 절단홈 화상은 상기 칩 화상의 상기 장치 배향에 평행 한 장치 배향을 포함하는 장치.
- 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 절단홈 화상은 상기 칩 화상의 면에 인접하는 장치.
- 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 절단홈 화상은 상기 칩 화상의 두 인접 면을 따르는 장치.
- 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 다이아몬드 형상의 칩 화상은 복수의 유사한 다이아몬드 형상의 칩 화상을 포함하는 장치.
- 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 차단 재료는 상기 조합된 칩 화상과 절단홈 화상의 경사면에서 연장되는 장치.
- 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 차단 재료는 상기 스테퍼의 상기 노출면의 일부로부터의 조명이 상기 웨이퍼에 도달하지 않도록 하는 장치.
- 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 칩 화상 행은 상기 칩의 모서리에 단차 형상의 패턴을 형성하는 장치.
- 웨이퍼 상에 칩을 화상 처리하기 위한 장치에 있어서:조합된 다이아몬드 형상의 칩 화상과 절단홈 화상 - 상기 조합된 다이아몬드 형상의 칩 화상과 절단홈 화상은 복수의 경사면을 가지며, 상기 다이아몬드 형상의 칩 화상의 제1 대각선과 제2 대각선 중 적어도 하나에 평행한 복수의 칩 화상 행을 포함하는 다이아몬드 형상의 칩 화상 및 상기 다이아몬드 형상의 칩 화상에 인접하며 상기 다이아몬드 형상의 칩 화상의 제1 대각선과 제2 대각선 중 상기 적어도 하나에 평행한 적어도 하나의 절단홈 화상 행을 포함하는 절단홈 화상을 포함함 - ; 및 상기 조합된 다이아몬드 형상의 칩 화상과 절단홈 화상에서 적어도 스테퍼의 노출면의 주변으로 연장되어 있는 차단 재료를 가지는 장치.
- 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 n각형 형상의 칩 화상은 복수의 경사면을 가지는 장치.
- 칩을 제조하는 방법에 있어서: 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 웨이퍼의 상기 선택 부분으로 이동시키는 단계 - 상기 장치는 n각형 형상의 조합된 칩 화상과 절단홈 화상을 포함하는 화상 마스크를 포함하고, 이때 n은 짝수이고, 상기 n각형 형상의 칩 화상은 상기 n각형 형상의 화상의 제1 대각선에 평행한 하나 이상의 칩 화상 행을 포함하고, 상기 절단홈 화상은 상기 n각형 형상의 칩 화상에 인접하여 배열되며 상기 다이아몬드 칩 화상의 제1 대각선과 제2 대각선 중 적어도 하나에 평행한 적어도 하나의 절단홈 화상 행을 포함하고, 또한 상기 장치 는 상기 조합된 n각형 형상의 칩 화상과 절단홈 화상에서 스테퍼의 노출면의 주변으로 연장되어 있는 차단 재료를 포함함 -; 및 상기 웨이퍼의 상기 복수의 선택 부분 각각을 상기 장치에 의해 조명하여 복수의 n각형 형상의 칩을 형성하는 단계를 포함하고, 각 칩의 제1 대각선은 상기 화상 처리 장치의 이동 방향에 평행한 방법.
- 제14항에 있어서, 제1 및 제2 인접한 행의 칩은 상기 제2 행의 칩의 일부가 상기 제1 행의 두 인접한 칩 간에 형성된 공간을 점유하도록 위치되는 방법.
- 제14항 또는 제15항에 있어서, 상기 웨이퍼의 상기 복수의 선택 부분 각각을 상기 장치에 의해 조명하여 복수의 다이아몬드 형상의 칩을 형성하는 단계는 웨이퍼 상에 칩을 화상 처리하기 위한 상기 장치를 상기 복수의 선택 부분 각각으로 이동시킨 후에 상기 장치에 의해 상기 웨이퍼의 상기 복수의 선택 부분 각각을 조명하는 단계를 포함하는 방법.
- 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 웨이퍼의 상기 복수의 선택 부분 각각을 상기 장치에 의해 조명하여 복수의 다이아몬드 형상의 칩을 형성하는 단계는 차단 재료를 이용하여 스테퍼의 노출면의 일부로부터의 조명이 상기 웨이퍼에 도달하지 못하도록 하는 단계를 포함하는 방법
- 제14항 내지 제17항 중 어느 한 항에 있어서, 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 웨이퍼의 복수의 선택 부분으로 이동시키는 단계는 제1 행의 다이아몬드 형상의 칩을 형성하기 위해서, 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제1 대각선에 평행한 방향으로 상기 제1 대각선 보다 약간 큰 거리만큼 상기 웨이퍼의 선택 부분으로 이동시킨 후에, 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제2 대각선에 평행한 방향으로 상기 제2 대각선의 길이의 절반보다 약간 큰 거리만큼 상기 웨이퍼의 비선택 부분으로 이동시키는 단계; 및 제2 행의 다이아몬드 형상의 칩의 조명을 시작하도록 상기 마스크를 위치 정하기 위해, 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제1 대각선에 평행한 방향으로 상기 제1 대각선의 길이의 절반보다 약간 큰 거리만큼 상기 웨이퍼의 선택 부분으로 이동시키는 단계를 포함하는 방법.
- 제18항에 있어서, 상기 장치에 의해 상기 웨이퍼의 상기 복수의 선택 부분 각각을 조명하여 복수의 다이아몬드 형상의 칩을 형성하는 단계는 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 복수의 선택 부분 각각으로 이동시킨 후에 상기 장치에 의해 상기 웨이퍼의 상기 복수의 선택 부분 각각을 조명하여 복수의 다이아몬드 형상의 칩을 형성하는 단계를 포함하는 방법.
- 제18항 또는 제19항에 있어서, 상기 장치에 의해 상기 웨이퍼의 상기 복수의 선택 부분 각각을 조명하여 복수의 다이아몬드 형상의 칩을 형성하는 단계는 차단 재료를 이용하여 스테퍼의 상기 노출면의 일부로부터의 조명이 상기 웨이퍼에 도달 하지 못하도록 하는 단계를 포함하는 방법.
- 제14항 내지 제20항 중 어느 한 항에 있어서, 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 웨이퍼의 복수의 선택 부분으로 이동시키는 단계는 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 웨이퍼의 상기 제1 대각선에 평행한 방향으로 상기 제1 대각선 보다 약간 큰 거리만큼 상기 웨이퍼의 선택 부분으로 이동시키는 단계; 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제1 대각선에 평행한 방향으로 상기 제1 대각선의 길이의 절반보다 약간 큰 거리만큼 상기 웨이퍼의 비선택 부분으로 이동시키는 단계; 및 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제2 대각선에 평행한 방향으로 상기 제2 대각선의 길이의 절반보다 약간 큰 거리만큼 상기 웨이퍼의 선택 부분으로 이동시키는 단계를 포함하는 방법.
- 제14항 내지 제21항 중 어느 한 항에 있어서 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 웨이퍼의 복수의 선택 부분으로 이동시키는 단계는 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제1 대각선에 평행한 방향으로 상기 제1 대각선의 길이의 절반보다 약간 큰 거리만큼 상기 웨이퍼의 비선택 부분으로 이동시키는 단계; 및 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제2 대각선에 평행한 방향으로 제2 대각선의 길이의 절반보다 약간 큰 거리만큼 상기 웨이퍼의 선택 부분으로 이동시키는 단계를 포함하는 방법.
- 제14항 내지 제22항 중 어느 한 항에 있어서, 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 웨이퍼의 복수의 선택 부분으로 이동시키는 단계는 제1 열의 n각형 형상의 칩을 형성하기 위해서 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제1 대각선에 평행한 방향으로 상기 제1 대각선 보다 약간 큰 거리 만큼 상기 웨이퍼의 선택 부분으로 이동시킨 후에, 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제2 대각선에 평행한 방향으로 상기 제2 대각선의 길이의 절반보다 약간 큰 거리만큼 상기 웨이퍼의 비선택 부분으로 이동시키는 단계; 및 제2 열의 n각형 형상의 칩의 조명을 시작하도록 상기 마스크를 위치 정하기 위해 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제1 대각선에 평행한 방향으로 상기 제1 대각선의 길이의 절반보다 약간 큰 거리만큼 상기 웨이퍼의 선택 부분으로 이동시키는 단계를 포함하는 방법.
- 제14항 내지 제23항 중 어느 한 항에 있어서, 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 웨이퍼의 복수의 선택 부분으로 이동시키는 단계는 제1 행의 다이아몬드 형상의 칩을 형성하기 위해서 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제2 대각선에 평행한 방향으로 상기 제2 대각선 보다 약간 큰 거리만큼 상기 웨이퍼의 선택 부분으로 이동시킨 후에, 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제1 대각선에 평행한 방향으로 상기 제1 대각선의 길이의 절반보다 약간 큰 거리만큼 상기 웨이퍼의 비선택 부분으로 이동시키는 단 계; 및 제2 열의 다이아몬드 형상의 칩의 조명을 시작하도록 상기 마스크를 위치 정하기 위해서 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제2 대각선에 평행한 방향으로 상기 제2 대각선의 길이의 절반보다 약간 큰 거리만큼 상기 웨이퍼의 선택 부분으로 이동시키는 단계를 포함하는 방법.
- 제14항 내지 제24항 중 어느 한 항에 있어서, 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 웨이퍼의 복수의 선택 부분으로 이동시키는 단계는 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제2 대각선에 평행한 방향으로 상기 제2 대각선의 길이의 절반보다 약간 큰 거리만큼 상기 웨이퍼의 비선택 부분으로 이동시키는 단계; 및 상기 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 제1 대각선에 평행한 방향으로 상기 제1 대각선의 길이의 절반보다 약간 큰 거리만큼 상기 웨이퍼의 선택 부분으로 이동시키는 단계를 포함하는 방법.
- 칩을 제조하는 방법에 있어서, 웨이퍼 상에 칩을 화상 처리하기 위한 장치를 상기 웨이퍼의 복수의 선택 부분으로 이동시키는 단계 - 상기 장치는 n각형 형상의 조합된 칩 화상과 절단홈 화상을 포함하고, 이때 n은 짝수이고, 상기 n각형 형상의 칩 화상은 상기 n각형 형상의 화상의 제1 대각선에 평행한 하나 이상의 행을 포함하고, 상기 절단홈 화상은 상기 n각형 형상의 칩 화상에 인접하여 배열되고, 제1 대각선에 평행한 하나 이상의 절단홈 화상 행을 포함하고, 상기 장치는 또한 상기 조합된 n각형 형상의 칩 화상과 절단홈 화상에서 스테퍼의 노출면의 주변으로 연장 되어 있는 차단 재료를 포함함 -; 및 상기 웨이퍼의 상기 복수의 선택 부분 각각을 상기 장치에 의해 조명하여 복수의 n각형 형상의 칩을 형성하는 단계를 포함하고, 각 칩의 중심선은 제1 또는 제2 방향을 따르고 각 칩의 제1 대각선은 제1 및 제2 방향에 있는 방법.
- 제14항 내지 제26항 중 어느 한 항에 있어서, 상기 n각형 형상의 칩 각각은 다이아몬드 또는 6각형 형상인 방법.
- 제14항 내지 제27항 중 어느 한 항의 방법에 따른 복수의 n각형 형상의 칩을 갖는 웨이퍼.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/250,295 US7289659B2 (en) | 2003-06-20 | 2003-06-20 | Method and apparatus for manufacturing diamond shaped chips |
US10/250,295 | 2003-06-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060027315A true KR20060027315A (ko) | 2006-03-27 |
Family
ID=33516819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057022196A KR20060027315A (ko) | 2003-06-20 | 2004-06-16 | 다이아몬드 형상의 칩을 제조하는 방법 및 장치 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7289659B2 (ko) |
KR (1) | KR20060027315A (ko) |
TW (1) | TW200511571A (ko) |
WO (1) | WO2004114023A2 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7289659B2 (en) * | 2003-06-20 | 2007-10-30 | International Business Machines Corporation | Method and apparatus for manufacturing diamond shaped chips |
US20120313213A1 (en) * | 2011-06-07 | 2012-12-13 | Raytheon Company | Polygon shaped power amplifier chips |
CN110082376B (zh) * | 2019-05-20 | 2024-01-30 | 中国人民大学 | 一种双列单晶中子分析器单元 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4170021A (en) * | 1977-12-22 | 1979-10-02 | Western Electric Company, Inc. | Electronic article with orientation-identifying surface shape |
US4253280A (en) * | 1979-03-26 | 1981-03-03 | Western Electric Company, Inc. | Method of labelling directional characteristics of an article having two opposite major surfaces |
US5055871A (en) * | 1989-10-05 | 1991-10-08 | Lsi Logic Corporation | Method and apparatus for enhancing illumination uniformity in wafer steppers using photochromic glass in the optical path |
US5340772A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die |
US5864165A (en) * | 1994-11-02 | 1999-01-26 | Lsi Logic Corporation | Triangular semiconductor NAND gate |
US6407434B1 (en) * | 1994-11-02 | 2002-06-18 | Lsi Logic Corporation | Hexagonal architecture |
US5789770A (en) * | 1994-11-02 | 1998-08-04 | Lsi Logic Corporation | Hexagonal architecture with triangular shaped cells |
US5889329A (en) * | 1994-11-02 | 1999-03-30 | Lsi Logic Corporation | Tri-directional interconnect architecture for SRAM |
US5808330A (en) * | 1994-11-02 | 1998-09-15 | Lsi Logic Corporation | Polydirectional non-orthoginal three layer interconnect architecture |
US5872380A (en) * | 1994-11-02 | 1999-02-16 | Lsi Logic Corporation | Hexagonal sense cell architecture |
US5822214A (en) * | 1994-11-02 | 1998-10-13 | Lsi Logic Corporation | CAD for hexagonal architecture |
US5929650A (en) * | 1997-02-04 | 1999-07-27 | Motorola, Inc. | Method and apparatus for performing operative testing on an integrated circuit |
DE10014914C2 (de) * | 2000-03-17 | 2003-07-24 | Infineon Technologies Ag | Verfahren zur Herstellung und Überprüfung von Strukturen elektronischer Schaltungen in einem Halbleitersubstrat |
JP2002006225A (ja) * | 2000-06-23 | 2002-01-09 | Nikon Corp | 顕微鏡照明装置 |
JP4031905B2 (ja) * | 2000-11-09 | 2008-01-09 | 富士通株式会社 | 回路設計装置及び回路設計方法 |
DE10125029B4 (de) * | 2001-05-22 | 2008-08-21 | Qimonda Ag | Verwendung einer Halbleitervorrichtung mit Nebenschaltung im Kerf-Bereich und Verfahren |
US7289659B2 (en) * | 2003-06-20 | 2007-10-30 | International Business Machines Corporation | Method and apparatus for manufacturing diamond shaped chips |
-
2003
- 2003-06-20 US US10/250,295 patent/US7289659B2/en not_active Expired - Fee Related
-
2004
- 2004-06-04 TW TW093116259A patent/TW200511571A/zh unknown
- 2004-06-16 KR KR1020057022196A patent/KR20060027315A/ko not_active Application Discontinuation
- 2004-06-16 WO PCT/EP2004/051132 patent/WO2004114023A2/en active Application Filing
-
2007
- 2007-10-01 US US11/865,728 patent/US7961932B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7289659B2 (en) | 2007-10-30 |
US7961932B2 (en) | 2011-06-14 |
WO2004114023A2 (en) | 2004-12-29 |
US20080018872A1 (en) | 2008-01-24 |
US20040258294A1 (en) | 2004-12-23 |
WO2004114023A3 (en) | 2005-08-04 |
TW200511571A (en) | 2005-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100593219B1 (ko) | 레이아웃 설계 방법 및 포토마스크 | |
EP1597631B1 (en) | Multiple exposure method for circuit performance improvement and maskset | |
US6413683B1 (en) | Method for incorporating sub resolution assist features in a photomask layout | |
US20100199253A1 (en) | Routing Method for Double Patterning Design | |
GB2295694A (en) | Phase shift mask | |
CN101034672A (zh) | 形成栅极图形的双重曝光双重抗蚀剂层工艺 | |
US6803668B2 (en) | Process-robust alignment mark structure for semiconductor wafers | |
JP2008276179A (ja) | マスク設計方法 | |
US6451508B1 (en) | Plural interleaved exposure process for increased feature aspect ratio in dense arrays | |
TWI623845B (zh) | 半導體晶片 | |
US7961932B2 (en) | Method and apparatus for manufacturing diamond shaped chips | |
US6511791B1 (en) | Multiple exposure process for formation of dense rectangular arrays | |
US20240311545A1 (en) | Geometric mask rule check with favorable and unfavorable zones | |
JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
CN1831651B (zh) | 用于提供电路图设计的方法和光掩模 | |
JP2001166452A (ja) | パターンの自動設計方法 | |
KR100915067B1 (ko) | 리소그래피용 마스크 및 이를 이용한 반도체 소자의 형성방법 | |
WO2009007931A1 (en) | Wafer, reticle and method for manufacturing integrated circuits on a wafer | |
JP2002057083A (ja) | 露光データの作成装置、方法および半導体集積回路の製造方法 | |
CN115911029A (zh) | 框架单元标记伪栅版图及其设计方法 | |
JP2015184526A (ja) | フォトマスク及び半導体装置の製造方法 | |
KR100894393B1 (ko) | 마스크의 설계방법 및 반도체소자 | |
JPH04255847A (ja) | 露光方法 | |
KR19980029867A (ko) | 반도체 장치의 레티클 레이아웃 | |
JP2009238839A (ja) | ショットマップ作成方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |