JP2009238839A - ショットマップ作成方法および半導体装置の製造方法 - Google Patents

ショットマップ作成方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2009238839A
JP2009238839A JP2008080211A JP2008080211A JP2009238839A JP 2009238839 A JP2009238839 A JP 2009238839A JP 2008080211 A JP2008080211 A JP 2008080211A JP 2008080211 A JP2008080211 A JP 2008080211A JP 2009238839 A JP2009238839 A JP 2009238839A
Authority
JP
Japan
Prior art keywords
shot
shot map
map
row
creating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008080211A
Other languages
English (en)
Other versions
JP5077559B2 (ja
Inventor
Mitsuo Tamura
光男 田村
Hirobumi Yamagishi
博文 山岸
宗佳 ▲浜▼
Muneyoshi Hama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008080211A priority Critical patent/JP5077559B2/ja
Publication of JP2009238839A publication Critical patent/JP2009238839A/ja
Application granted granted Critical
Publication of JP5077559B2 publication Critical patent/JP5077559B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】半導体装置の信頼性を低下させることなく、フォトリソグラフィ工程のスループットを向上することができるショットマップ作成方法を提供する。
【解決手段】チップ領域がマトリックス状に配列されているショット領域を、行および列からなるマトリックス状に配列し、ショット領域の複数個をアライメント領域として配置して、初期ショットマップを作成するステップS110と、初期ショットマップから、アライメント領域を移動して、アライメント領域補正ショットマップを作成するステップS120と、チップ領域の第2の行を移動して、第1ショットマップを作成するステップS130と、第2の列を移動して第2ショットマップを作成するステップS140と、第1ショットマップと第2ショットマップとを比較し、露光領域内に配置されている有効チップ領域の数が大きい方のショットマップを取得するステップS150と、を含む。
【選択図】図1

Description

本発明は、ショットマップ作成方法および半導体装置の製造方法に関する。
半導体装置を製造するためのフォトリソグラフィ工程では、ステッパなどの露光装置を用いて、レチクルに描かれたパターンをウェハ上に転写する。フォトリソグラフィ工程では、スループットを高め、コストダウンを図る観点から、チップの個数が最大となるようにショット領域の配列をする方法、すなわち、ショットマップを作成する方法が検討されている。
例えば、特許文献1には、フォトリソグラフィ工程のスループットを向上させるため、マトリックス状に配列されたショット区画を、チップ区画の単位で行または列方向に移動させて、露光区画内に欠けることなく配置されたショット区画の数を増やす方法が、開示されている。
特開2004−281434号公報
本発明の目的は、半導体装置の信頼性を低下させることなく、フォトリソグラフィ工程のスループットを向上することができるショットマップ作成方法を提供することにある。また、本発明の目的は、上記ショットマップ作成方法で作成されたショットマップを用いる半導体装置の製造方法を提供することにある。
本発明に係るショットマップの作成方法は、
チップ領域がマトリックス状に配列されているショット領域を、行および列からなるマトリックス状に配列し、前記ショット領域の複数個をアライメント領域として配置して、初期ショットマップを作成するステップと、
前記初期ショットマップから、前記アライメント領域を移動して、前記ショット領域および前記アライメント領域の配列からなる第1の行および第1の列と、前記ショット領域の配列からなる第2の行および第2の列と、を有する、アライメント領域補正ショットマップを作成するステップと、
前記アライメント領域補正ショットマップから、前記第2の行を、前記チップ領域の行方向の寸法を単位として前記チップ領域の行方向に移動して、第1ショットマップを作成するステップと、
前記アライメント領域補正ショットマップから、前記第2の列を、前記チップ領域の列方向の寸法を単位として前記チップ領域の列方向に移動して、第2ショットマップを作成するステップと、
前記第1ショットマップと前記第2ショットマップとを比較し、露光領域内に配置されている有効チップ領域の数が大きい方のショットマップを取得して、修正ショットマップを作成するステップと、
を含む。
本発明に係るショットマップの作成方法は、半導体装置の信頼性を低下させることなく、フォトリソグラフィ工程のスループットを向上することができる。
本発明に係るショットマップの作成方法において、
前記アライメント領域補正ショットマップを作成するステップは、
前記第1の行の数と、前記第1の列の数と、の合計が最小となるように、前記アライメント領域を移動することができる。
本発明に係るショットマップの作成方法において、
前記第1ショットマップを作成するステップは、
前記第2の行を移動するごとに前記有効チップ領域の数を算出し、前記有効チップ領域の数が最大となる位置で、前記第2の行を固定し、
前記第2ショットマップを作成するステップは、
前記第2の列を移動するごとに前記有効チップ領域の数を算出し、前記有効チップ領域の数が最大となる位置で、前記第2の列を固定することができる。
本発明に係るショットマップの作成方法において、
前記第1ショットマップを作成するステップは、
前記第2の行を移動した後に、前記第2の行と連続するように追加ショット領域を配置し、
前記第2ショットマップを作成するステップは、
前記第2の列を移動した後に、前記第2の列と連続するように追加ショット領域を配置することができる。
本発明に係るショットマップの作成方法において、
前記第1ショットマップを作成するステップは、
前記有効チップ領域の数が同じショットマップを複数有する場合には、前記追加ショット領域の数が最も小さい前記ショットマップを、前記第1ショットマップとして取得し、
前記第2ショットマップを作成するステップは、
前記有効チップ領域の数が同じショットマップを複数有する場合には、前記追加ショット領域の数が最も小さい前記ショットマップを、前記第2ショットマップとして取得することができる。
本発明に係る半導体装置の製造方法は、
本発明に係るショットマップ作成方法により作成された前記修正ショットマップを用いることができる。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
1. ショットマップ作成方法
図1は、本実施形態に係るショットマップ作成方法を模式的に示すフローチャートである。
本実施形態に係るショットマップ作成方法は、図1に示すように、初期ショットマップを作成するステップS110と、アライメント領域補正ショットマップを作成するステップS120と、第1ショットマップを作成するステップS130と、第2ショットマップを作成するステップS140と、修正ショットマップを作成するステップS150と、を含む。以下、ステップごとに説明する。
(1)初期ショットマップを作成するステップS110
図2は、初期ショットマップ110を模式的に示す平面図である。図3は、ショット領域20を模式的に示す平面図である。
ステップS110では、図2に示すように、複数のショット領域20を配列する。ショット領域20は、例えば、公知のショットマップ作成モジュールに、ショット領域20のサイズ、チップ領域10のサイズおよびウェハ(図示せず)のサイズなどを入力することにより、自動的に配列されることができる。ショット領域20は、例えば9つの行(Y1〜Y9)と9つの列(X1〜X9)からなるマトリックス状に配列されることができるが、行および列の数は特に限定されない。ショット領域20は、例えば、ステッパなどの露光装置の制約により、ショット領域の中心点20aが露光領域30内に位置するように配列される。そのため、例えば、位置(X1,Y3),(X1,Y7),(X3,Y1)などに、ショット領域20は、配置されない。なお、上述の位置は、図2の左下の区画を位置(X1,Y1)とし、行方向(X方向)の指定を列X1〜X9で行い、列方向(Y方向)の指定を行Y1〜Y9で行っている。
ショット領域20は、図3に示すように、複数のチップ領域10によって構成されている。チップ領域10は、例えば5つの行と2つの列とからなるマトリックス状に配列されていることができるが、行および列の数は特に限定されない。チップ領域10は、行方向(X方向)の寸法をLx、列方向(Y方向)の寸法をLyとすることができる。チップ領域10は、例えば、回路パターン領域2と、回路パターン領域2を取り囲むスクライブライン領域4と、によって構成されている。チップ領域10は、例えば、スクライブライン領域の中心線4aによって区画されている領域である。半導体装置の製造工程では、例えば、ダイシングによって、ウェハ上に形成されたスクライブライン領域4に沿ってウェハを切断し、回路パターン領域2を切り分けることができる。
チップ領域10は、図2に示すように、有効チップ領域12と、無効チップ領域14と、に区別されている。有効チップ領域12は、露光領域30内であって、露光領域30によって分断されることなく配置されているチップ領域である。無効チップ領域14は、露光領域30によって分断されているチップ領域、もしくは露光領域30外に配置されているチップ領域である。
ステップS110では、図2に示すように、ショット領域20の複数個をアライメント領域22として配置する。アライメント領域22は、例えば、公知のショットマップ作成モジュールによって、自動的に配置されることができる。アライメント領域22の数は、例えば9つであるが、その数は特に限定されない。アライメント領域22の数は、例えば、半導体装置の製造工程の規格などによって決定される。半導体装置の製造工程であるフォトリソグラフィ工程では、例えば、ウェハ上に形成されたアライメント領域22内のアライメントマークによって、ウェハとレチクル(図示せず)との位置合わせを行うことができる。そのため、アライメント領域22は、例えば、公知のショットマップ作成モジュールによって、ショットマップにおける面内均一性がよくなるように配置される。
以上により、図2に示す初期ショットマップ110を作成することができる。
(2)アライメント領域補正ショットマップを作成するステップS120
図4は、アライメント領域補正ショットマップ120を模式的に示す平面図である。
ステップS120では、図4に示すように、初期ショットマップ110から、アライメント領域22を移動する。アライメント領域22の移動は、ショット領域20およびアライメント領域22の配列からなる第1の行40および第1の列50と、ショット領域20の配列からなる第2の行42および第2の列52と、を形成するように行われる。すなわち、第2の行42および第2の列52は、アライメント領域22が配置されていない行および列のことである。図示の例では、行Y3,Y5,Y7が第1の行40となり、それら以外の行が第2の行42となる。また、列X2,X5,X8が第1の列50となり、それら以外の列が第2の列52となる。
アライメント領域22の移動は、例えば、第1の行40の数と、第1の列50の数との合計が、最小となるように(すなわち、第2の行42の数と、第2の列52の数との合計が最大となるように)行われる。図示の例では、第1の行40の数と、第1の列50の数との合計は、6つとなる。
具体的に図示の例では、アライメントショット領域22を、初期ショットマップ110の位置(X3,Y3)から位置(X2,Y3)に移動し、位置(X3,Y7)から位置(X2,Y7)に移動し、位置(X5,Y2)から位置(X5,Y3)に移動し、位置(X5,Y8)から位置(X5,Y7)に移動し、位置(X7,Y3)から位置(X8,Y3)に移動し、位置(X7,Y7)から位置(X8,Y7)に移動している。
なお、第1の行40の数と、第1の列50の数との合計が最小となる配置が複数存在する場合は、ショットマップにおける面内均一性を考慮して、アライメント領域22を移動することができる。すなわち、列X2に配置されている3つのアライメント領域22を、図示はしないが例えば列X3に配置したとしても、第1の行40の数と、第1の列50の数との合計は、6つとなる。しかしながら、ショットマップにおける面内均一性を考慮し、これら3つのアライメント領域22は、図4に示すように、列X2に配置されることができる。
以上により、図4に示すアライメント領域補正ショットマップ120を作成することができる。
(3)第1ショットマップを作成するステップS130
図5〜図7は、第1ショットマップ130の作成工程を模式的に示す平面図である。図8は、第1ショットマップ130を模式的に示す平面図である。
ステップS130では、図5に示すように、アライメント領域補正ショットマップ120から、第2の行42を、図3に示すチップ領域10の行方向(X方向)の寸法Lxを単位として、チップ領域10の行方向に移動する。アライメント領域22が配置されている第1の行40は、移動させない。
仮に、第1の行40を移動させると、フォトリソグラフィ工程において、ウェハ上に形成されるアライメント領域22のアライメントマークが移動することになり、ウェハとレチクルとの位置合わせが精度よくできない場合がある。また、例えば、半導体装置の製造工程によっては、ウェハ上に形成されるアライメント領域22のパターンで、寸法検査、膜厚検査など行うため、アライメント領域22が移動してしまうと、このような検査工程を精度よく行うことができない場合がある。したがって、第1の行40を移動させたショットマップを用いてフォトリソグラフィ工程を行うと、信頼性の低い半導体装置が製造される場合がある。そのため、第2の行42のみを移動させる。
図示の例では、第2の行42は、行Y1,Y2,Y4,Y6,Y8,Y9である。以下、ステップS130について、具体的に説明する。
(イ)まず、図5に示すように、行Y1を、X方向に寸法1×Lx移動する。該移動によって、位置(X7,Y1)において、新たに有効チップ領域12(追加有効チップ領域13)を2つ取得することができる。次に、図6に示すように、行Y1に連続するようにショット領域20(追加ショット領域21)を配置する。追加ショット領域21は、位置(X3,Y1)と位置(X4,Y1)とに跨る領域に配置される。これにより、位置(X3,Y1)において、追加有効チップ領域13を2つ取得することができる。なお、仮に、追加ショット領域21を、さらに、位置(X2,Y1)と位置(X3,Y1)とに跨る領域に配置しても、追加有効チップ領域13の数は増加しない。よって、該位置には、追加ショット領域21を配置しない。したがって、配置した追加ショット領域21の数は、1つとなる。次に、行Y1における追加有効チップ領域13の数(もしくは、有効チップ領域12の数)を算出する。図示の例では、4つの追加有効チップ領域13を取得することができる。なお、行Y1を、X方向とは反対の−X方向に寸法1×Lx移動しても、同じ結果を得ることができる。
(ロ)次に、図7に示すように、行Y1を、X方向に寸法2×Lx移動する。該移動によって、位置(X7,Y1)において、追加有効チップ領域13を2つ取得することができる。次に、行Y1に連続するように追加ショット領域21を配置する。追加ショット領域21は、位置(X3,Y1)と位置(X4,Y1)とに、2つ配置されることができる。これにより、位置(X3,Y1)において、追加有効チップ領域13を2つ取得することができる。次に、行Y1における追加有効チップ領域13の数を算出する。図示の例では、4つの追加有効チップ領域13を得ることができる。
(ハ)次に、行Y1を、寸法1×Lx移動した場合(工程(イ))と、寸法2×Lx移動した場合(工程(ロ))との、追加有効チップ領域13の数を比較する。そして、追加有効チップ領域13の数が大きい方(すなわち、有効チップ領域12の数が大きい方)の配置で、行Y1を固定する。上述のように、工程(イ)および工程(ロ)とも追加有効チップ領域13の数は、4つである。このように追加有効チップ領域13の数が同じ場合は、追加ショット領域21の数が小さい方の配置で、行Y1を固定する。上述のように、工程(イ)では、追加ショット領域21の数は1つであるのに対し、工程(ロ)では2つである。したがって、図6に示す工程(イ)の配置で、行Y1は固定される。
なお、図示はしないが、行Y1を寸法3×Lx以上移動させても、追加有効チップ領域13の数は4つより大きくならず、寸法1×Lx移動した場合に比べて、追加ショット領域21の数は増加する。したがって、上述のとおり、行Y1は、寸法1×Lx移動した配置で固定される。ここで、行Y1を寸法2×Lx以上移動させると、例えば図7に示す位置(X3,Y1),(X7,Y1)に配置されているショット領域20のように、ショット領域の中心点20aが露光領域30外に位置することになる。そのため、行Y1を寸法2×Lx以上移動することができない場合がある。
仮に、行Y1を移動しても追加有効チップ領域13を取得できない場合は、行Y1は移動されずに、アライメント領域補正ショットマップ120の配置で固定される。
以上、上述した工程(イ),(ロ),(ハ)を、残りの第2の行42(行Y2,Y4,Y6,Y8,Y9)について順に行う。行Y2,Y4,Y6,Y8を移動しても追加有効チップ領域13を取得できないので、これらの行は、アライメント領域補正ショットマップ120の配置で固定される。行Y9は、図8に示すように寸法1×Lx移動させることにより、行Y1と同様に、追加有効チップ領域13を4つ取得することができる。
以上により、図8に示す第1ショットマップ130を作成することができる。第1ショットマップ130では、追加有効チップ領域13の数は8つである。すなわち、第1ショットマップ130では、アライメント領域補正ショットマップ120に比べて、有効チップ領域12の数が8つ増えている。
(4)第2ショットマップを作成するステップS140
図9は、第2ショットマップ140を模式的に示す平面図である。
ステップS140では、図9に示すように、アライメント領域補正ショットマップ120から、第2の列52を、図3に示すチップ領域10の列方向(Y方向)の寸法Lyを単位として、チップ領域10の列方向に移動する。図示の例では、第2の列52は、列X1,X3,X4,X6,X7,X9である。ステップS140は、行と列との違いはあるものの、基本的には、上述したステップS130と同じ工程を有する。
すなわち、図9に示すように、列X1を、Y方向に寸法2×Lx移動し、追加ショット領域21を配置することにより、追加有効チップ領域13を4つ取得することができる。列X3,X7,X9についても、同様に、追加有効チップ領域13を4つ取得することができる。列X4,X6については、移動させても追加有効チップ領域13を取得することはできないので、アライメント領域補正ショットマップ120の配置で固定される。
以上により、図9に示す第2ショットマップ140を作成することができる。第2ショットマップ140では、追加有効チップ領域13の数は16つである。すなわち、第2ショットマップ140では、アライメント領域補正ショットマップ120に比べて、有効チップ領域12の数が16つ増えている。
(5)修正ショットマップを作成するステップS150
図10は、修正ショットマップ150を模式的に示す平面図である。
ステップS150では、第1ショットマップ130と第2ショットマップ140とを比較し、追加有効チップ領域13の数が大きい方、すなわち有効チップ領域12の数が大きい方のショットマップを取得する。
上述のように、第1ショットマップ130では、アライメント領域補正ショットマップ120に比べて、有効チップ領域12の数は、8つ増えている。第2ショットマップ140では、有効チップ領域12の数は、16つ増えている。したがって、ステップS150では、第2ショットマップ140を取得する。すなわち、修正ショットマップ150は、第2ショットマップ140となる。
以上により、図10に示す修正ショットマップ150を作成することができる。修正ショットマップ150では、アライメント領域補正ショットマップ120に比べて、有効チップ領域12の数が16つ増えている。
本実施形態に係るショットマップ作成方法では、例えば、以下の特徴を有する。
本実施形態に係るショットマップ作成方法では、アライメント領域22が配置されている第1の行40、第1の列50を固定させ、アライメント領域22が配置されていない第2の行42、第2の列52を移動させることができる。そのため、例えば、フォトリソグラフィ工程や検査工程を精度よく行うことができ、かつ有効チップ領域12の数を増やすことができる。すなわち、半導体装置の信頼性を低下させることなく、フォトリソグラフィ工程のスループットを向上することができる修正ショットマップ150を作成できる。
本実施形態に係るショットマップ作成方法では、第2の行42、第2の列52を、チップ領域10の行、列方向の寸法を単位として移動することができる。そのため、図2に示すスクライブライン領域4は、互いにずれることはなく、直線状に形成されることができる。したがって、第2の行42、第2の列52を移動させても、ダイシングによって、ウェハ上に形成されたスクライブライン領域4に沿ってウェハを切断し、回路パターン領域2を切り分けることができる。
本実施形態に係るショットマップ作成方法では、第2の行42、第2の列52を移動させた結果、追加有効チップ領域13の数が同じ場合は、追加ショット領域21の数が小さい方の配置で、第2の行42、第2の列52を固定することができる。すなわち、有効チップ領域12の数が同じショットマップを複数有する場合には、追加ショット領域21の数が最も小さいショットマップを、第1ショットマップ130、第2ショットマップ140として取得することができる。そのため、効率よく有効チップ領域12の数を増やすことができるので、フォトリソグラフィ工程のスループットを向上することができる修正ショットマップ150を作成できる。
2. 半導体装置の製造方法
本発明に係るショットマップ作成方法により作成されたショットマップを用いる、半導体装置の製造方法について説明する。
本実施形態に係る半導体装置の製造方法は、フォトリソグラフィ工程において、本発明に係るショットマップ作成方法により作成された修正ショットマップ150を用いることができる。フォトリソグラフィ工程で使用される露光装置としては、例えば、公知のステッパなどを用いることができる。
半導体装置の製造方法では、信頼性を低下させることなく、高いスループットで半導体装置を製造することができる。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
本実施形態に係るショットマップ作成方法を模式的に示すフローチャート。 本実施形態に係るショットマップを模式的に示す平面図。 本実施形態に係るショット領域を模式的に示す平面図。 本実施形態に係るショットマップを模式的に示す平面図。 本実施形態に係るショットマップの作成工程を模式的に示す平面図。 本実施形態に係るショットマップの作成工程を模式的に示す平面図。 本実施形態に係るショットマップの作成工程を模式的に示す平面図。 本実施形態に係るショットマップを模式的に示す平面図。 本実施形態に係るショットマップを模式的に示す平面図。 本実施形態に係るショットマップを模式的に示す平面図。
符号の説明
2 回路パターン領域、4 スクライブライン領域、4a スクライブライン領域の中心線、10 チップ領域、12 有効チップ領域、13 追加有効チップ領域、14 無効チップ領域、20 ショット領域、20a ショット領域の中心点、21 追加ショット領域、22 アライメント領域、30 露光領域、40 第1の行、42 第2の行、50 第1の列、52 第2の列、110 初期ショットマップ、120 アライメント領域補正ショットマップ、130 第1ショットマップ、140 第2ショットマップ、150 修正ショットマップ

Claims (6)

  1. チップ領域がマトリックス状に配列されているショット領域を、行および列からなるマトリックス状に配列し、前記ショット領域の複数個をアライメント領域として配置して、初期ショットマップを作成するステップと、
    前記初期ショットマップから、前記アライメント領域を移動して、前記ショット領域および前記アライメント領域の配列からなる第1の行および第1の列と、前記ショット領域の配列からなる第2の行および第2の列と、を有する、アライメント領域補正ショットマップを作成するステップと、
    前記アライメント領域補正ショットマップから、前記第2の行を、前記チップ領域の行方向の寸法を単位として前記チップ領域の行方向に移動して、第1ショットマップを作成するステップと、
    前記アライメント領域補正ショットマップから、前記第2の列を、前記チップ領域の列方向の寸法を単位として前記チップ領域の列方向に移動して、第2ショットマップを作成するステップと、
    前記第1ショットマップと前記第2ショットマップとを比較し、露光領域内に配置されている有効チップ領域の数が大きい方のショットマップを取得して、修正ショットマップを作成するステップと、
    を含む、ショットマップ作成方法。
  2. 請求項1において、
    前記アライメント領域補正ショットマップを作成するステップは、
    前記第1の行の数と、前記第1の列の数と、の合計が最小となるように、前記アライメント領域を移動する、ショットマップ作成方法。
  3. 請求項1または2において、
    前記第1ショットマップを作成するステップは、
    前記第2の行を移動するごとに前記有効チップ領域の数を算出し、前記有効チップ領域の数が最大となる位置で、前記第2の行を固定し、
    前記第2ショットマップを作成するステップは、
    前記第2の列を移動するごとに前記有効チップ領域の数を算出し、前記有効チップ領域の数が最大となる位置で、前記第2の列を固定する、ショットマップ作成方法。
  4. 請求項1ないし3のいずれかにおいて、
    前記第1ショットマップを作成するステップは、
    前記第2の行を移動した後に、前記第2の行と連続するように追加ショット領域を配置し、
    前記第2ショットマップを作成するステップは、
    前記第2の列を移動した後に、前記第2の列と連続するように追加ショット領域を配置する、ショットマップ作成方法。
  5. 請求項4において、
    前記第1ショットマップを作成するステップは、
    前記有効チップ領域の数が同じショットマップを複数有する場合には、前記追加ショット領域の数が最も小さい前記ショットマップを、前記第1ショットマップとして取得し、
    前記第2ショットマップを作成するステップは、
    前記有効チップ領域の数が同じショットマップを複数有する場合には、前記追加ショット領域の数が最も小さい前記ショットマップを、前記第2ショットマップとして取得する、ショットマップ作成方法。
  6. 請求項1ないし5のいずれかに記載のショットマップ作成方法により作成された前記修正ショットマップを用いる、半導体装置の製造方法。
JP2008080211A 2008-03-26 2008-03-26 ショットマップ作成方法および半導体装置の製造方法 Expired - Fee Related JP5077559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008080211A JP5077559B2 (ja) 2008-03-26 2008-03-26 ショットマップ作成方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008080211A JP5077559B2 (ja) 2008-03-26 2008-03-26 ショットマップ作成方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009238839A true JP2009238839A (ja) 2009-10-15
JP5077559B2 JP5077559B2 (ja) 2012-11-21

Family

ID=41252475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008080211A Expired - Fee Related JP5077559B2 (ja) 2008-03-26 2008-03-26 ショットマップ作成方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5077559B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312049A (ja) * 1997-05-13 1998-11-24 Seiko Epson Corp レチクル
JP2001135569A (ja) * 1999-11-09 2001-05-18 Kawasaki Steel Corp 逐次露光方法および逐次露光用マスク
JP2004281434A (ja) * 2003-03-12 2004-10-07 Toshiba Corp ショットマップ作成方法、露光方法、プロセッサ、半導体装置の製造方法及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312049A (ja) * 1997-05-13 1998-11-24 Seiko Epson Corp レチクル
JP2001135569A (ja) * 1999-11-09 2001-05-18 Kawasaki Steel Corp 逐次露光方法および逐次露光用マスク
JP2004281434A (ja) * 2003-03-12 2004-10-07 Toshiba Corp ショットマップ作成方法、露光方法、プロセッサ、半導体装置の製造方法及びプログラム

Also Published As

Publication number Publication date
JP5077559B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
JP7249994B2 (ja) フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程
JP2007096239A (ja) 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法
KR20110120909A (ko) 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정
KR20190058133A (ko) 오버레이 패턴을 갖는 반도체 소자
JP2006523949A (ja) 非長方形状のダイを有する半導体ウェハ
TWI493373B (zh) 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法
US10566290B2 (en) Alignment mark and measurement method thereof
US9679821B2 (en) Methods of revising overlay correction data
JP2007243132A (ja) 半導体集積回路におけるチップid付加方法
US20120140193A1 (en) Dynamic wafer alignment method in exposure scanner system
US20070178389A1 (en) Universal photomask
JP2008139688A (ja) 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法
JP2009216844A (ja) 縮小投影露光装置用レチクルおよびそれを用いた露光方法
US20130101925A1 (en) Reticle for exposure, exposure method and production method of semiconductor wafer
JP5077559B2 (ja) ショットマップ作成方法および半導体装置の製造方法
CN104849970B (zh) 用于背面光刻工艺的对准标记及其对准方法
JP2013055306A (ja) 半導体装置の製造方法および露光補正方法
US8729716B2 (en) Alignment accuracy mark
US20120192127A1 (en) Method of manufacturing semiconductor device
JP2006135334A (ja) 非対称パターンを形成するためのフォト工程の実行方法及びそれを用いた半導体装置の形成方法
US9978625B2 (en) Semiconductor method and associated apparatus
JP2005250308A (ja) 露光用マスク群および露光用マスク群の製造方法
JP2005283609A (ja) 縮小投影露光装置用レチクル
JP2003142583A (ja) 半導体装置及びその設計方法
KR100653991B1 (ko) 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성영역 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120801

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120814

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees