CN1831651B - 用于提供电路图设计的方法和光掩模 - Google Patents

Abstract

提供了一种提供用于半导体集成电路的电路图设计的方法，其能够促进电路图形面积的减小。在相互垂直的虚拟栅格线的交叉点的网点处设置孔图形，且在相邻网点处不设置其它孔图形，该相邻网点最靠近其上具有孔图形的网点。

Description

用于提供电路图设计的方法和光掩模

技术领域

本发明涉及一种用于提供电路图设计的方法和光掩模。

背景技术

用来提供例如半导体集成电路的接触孔、互连等的图形的电路图设计取决于电路的形式。在具有其上设置有多个预定的逻辑电路作为单元电路的标准胞元设计的大规模集成电路中，采用在正交交叉的虚拟栅格的网点位置布置接触孔、通孔等孔图形的电路图设计技术。在网点处设置孔图形的原因通常包括两个原因。

一个原因在于对于使用计算机辅助设计(CAD)的自动互连布图工具适合于采用该技术。通过使用CAD电路按原始设计那样可以容易地设置互连，其通过在依照电路设计所设计的网点处设置胞元、图形化的互连以及孔图形，依照先前存储的计算机程序来执行处理。

另一个原因是该技术适用于光刻法。把孔图形设置为网点上的阵列型，该网点为具有均匀间隔的虚拟栅格的交叉点，当布置孔图形时，由此可以通过利用曝光工艺中的从相邻孔图形发射的光的干涉来容易地处理光致抗蚀剂，以得到具有目标尺寸和形状的孔图形。此外，即使不把孔图形布置为阵列型，而且如果在虚拟栅格的网点位置设置孔图形，那么可以获得能够通过光学邻近校正(optical proximitycorrection)(OPC)容易地产生校正形状的优点。

近年来，对于实现半导体集成电路的小型化和提高的集成度的需求正在增长，且为了满足该要求，认为孔图形设计技术对于光刻法尤其关键，且提出了把设置各个孔图形到虚拟栅格的点的方式与校正照明度法(modified illumination method)或相移掩模的使用相结合的技术(参看，例如，日本专利特开No.H11-135402(1999))。

下面，将描述作为半导体集成电路的标准胞元的单元电路的初始胞元的布图。

图5是示意图，示出了常规技术中的初始胞元的构造的布图图形。图5示出双输入NAND门的例子。该初始胞元图描述了具有N型金属氧化物半导体(MOS)晶体管和P型MOS晶体管的双输入NAND门的例子。下文中，说明中把MOS晶体管仅称为“晶体管”。此外，图中没有示出用于固定阱电压的N型阱、P型阱和N型扩散层以及P型扩散层。

图5所示的初始胞元包括各个图形：用于形成N型晶体管的源区和漏区的N型扩散层4；用于形成P型晶体管的源区和漏区的P型扩散层5；晶体管的栅极6和用于提供器件之间电耦合的金属互连2。把典型电路图设计中通常采用的虚拟栅格1设计为在该布图图形中具有栅格形。在网点上布置接触孔3，网点是虚拟栅格1的正交交叉线的交叉点。

这里，序号7表示示出相邻胞元之间的边界的胞元边界。下文中，把虚拟栅格1的间隔称为虚拟栅格尺寸，且把虚拟栅格尺寸的n倍的尺寸(n为整数)称为n个虚拟栅格尺寸。

如图5所示，把跨过P型晶体管的栅极6的相邻的接触孔3之间的中心距设置为虚拟栅格的尺寸。下面将说明该原因。

例如假定接触孔3的尺寸为0.09μm×0.09μm。且关于分辨率极限间距(resolution limit pitch)，其为半导体集成电路的曝光工艺中分辨率极限的最小间距，假定接触孔3的分辨率极限间距例如为0.18μm。此时，当把虚拟栅格的尺寸设置为等同于接触孔3的分辨率极限的间距的0.18μm时，则为确保栅极6和接触孔3之间的空隙，难以把接触孔3布置得跨过栅极6相互相邻。当以虚拟栅格的两个网格的间隔在每隔一个栅格上布置接触孔时，以跨过栅极6相互邻近的关系布置的接触孔3以0.36μm的间隔布置，由此增加了布图参考的灵活性以促进其提供更大的区域。因此，如图5所示，可以以满足相关的多设计参考的最小间距(例如0.27μm)来布置跨过栅极6相互相邻的接触孔3，且可以采用接触孔3之间的间隔作为虚拟栅格尺寸以有效地提供减小的胞元尺寸。

下面，将说明用于图5中所示的初始胞元的接触孔3的曝光工艺的光掩模。

图6是示意图，示出了用于接触孔的曝光工艺的光掩模。这里，图5中所示的接触孔3以光掩模29上的序号11表示。

如图6的光掩模29所示，在虚拟栅格10的网点处布置接触孔11。此外，在网点处设置比接触孔11的尺寸更小的辅助图形12，该网点不具有接触孔11。把辅助图形12的尺寸设置为通过对光致抗蚀剂的曝光工艺在晶片上形成的光致抗蚀剂中不提供开口的尺寸，或换句话说，比分辨率极限更小的尺寸。此时，在实际的光掩模上不形成虚拟栅格10。

下面，将描述通过提供辅助图形12得到的效果。

当通过采用不具有辅助图形12的光掩模在光致抗蚀剂中形成接触孔11时，在适用于隔离的孔条件下进行曝光工艺，在具有所设计的开口尺寸的光致抗蚀剂中的隔离的孔中形成开口，该隔离的孔为不具有孔图形的相邻的孔的接触孔11。

但是，在所有相邻的网点处具有孔图形的相邻孔的密集孔的尺寸大于目标尺寸。相反，当在调整以适合于密集孔的条件下进行曝光工艺时，光致抗蚀剂中的隔离的孔的开口尺寸小于目标尺寸。

另一方面，当其上具有辅助图形12时，图6所示的用于布图构图的图中的各个孔的光学条件是均匀的。由此，由于图形的粗糙和微小(邻近效应)的差而引起的尺寸变化下降。下降的邻近效应提供了减小的隔离的孔和密集孔之间尺寸的差，且由此导致提高了对于适当的聚焦所需尺寸的灵活性，因此以更简单的方式促进了孔图形的形成。

把现有技术中虚拟栅格的尺寸设置为等于或大于对相邻接触孔提供分辨率的极限间隔。可选择的，尽管虚拟栅格的尺寸等于或大于提供分辨率极限的间距，但可通过除相关接触孔之外的设计规则中的其它限制来决定现有技术中虚拟栅格的尺寸。可通过限制对除接触孔以外的其它设计参考来决定。此外，在上述标准胞元设计中的初始胞元情形中，跨过晶体管的栅极相互相邻的接触孔的中心距通常设置为虚拟栅格尺寸。

发明内容

但是，当在现有技术的设计技术中的虚拟栅格的网点处布置所有的接触孔时，根据位置，接触孔的间隔比所需的更加扩大，且耦合至接触孔的栅极、扩散层和金属互连的布置比所需的更粗糙，由此与自由地设置接触孔的情况相比，增加了胞元面积。下面将说明具体的示例。

例如，图5所示的虚拟栅格的横向布置由X方向虚拟栅格来限定，且纵向的布置由Y方向虚拟栅格来限定，且图5所示的初始胞元中把栅极上的接触孔和扩散层上的接触孔设置在X方向虚拟栅格的相同的线上。其得到的布图具有在栅极上的接触孔附近的金属互连，其显著地偏离横向方向。由于胞元尺寸由整数倍的虚拟栅格尺寸构成，因此图5中胞元包括用胞元边界7表示的浪费的空间。该初始胞元的面积的增长反过来导致整个芯片的面积和尺寸的增加。

依照本发明的一个方面，提供一种用于半导体集成电路的电路图设计的方法，其中在垂直交叉的虚拟栅格的网点处布置孔图形，且其中相邻的网点不具有另一孔图形，相邻网点在最靠近其上具有孔图形的孔网点。

依照本发明的另一个方面，提供一种用于半导体集成电路的曝光工艺的光掩模，该半导体集成电路由提供其电路图设计的上述方法来设计，其中在光掩模上的虚拟栅格的孔网点处设置孔图形，且其中在其上没有孔图形的某些网点处设置辅助图形，辅助图形具有充分小的尺寸使得其图形不会转移到光致抗蚀剂。

依照本发明的又一方面，提供一种用于半导体集成电路的电路图设计的方法，包括：在相互正交的虚拟栅格线的交点的网点处设置孔图形，其中沿着相互正交的两个方向的虚拟栅格线设置的一个阵列的间隔，比对半导体器件的曝光工艺的分辨率极限间距更小，且其另一阵列的间隔为等于或大于分辨率极限间距的尺寸，且其中，当在虚拟栅格的网点处设置孔图形时，关于沿着具有比分辨率极限间距更小的间隔的阵列的方向，在相邻网点处不设置孔图形，该相邻网点通常靠近其上具有孔图形的网点。

依照本发明的又一方面，提供一种用于半导体集成电路的曝光工艺的光掩模，该半导体集成电路由提供其电路图设计的上述方法设计的，其中在光掩模上的虚拟栅格的孔网点处设置孔图形，且其中在其上没有孔图形的某些网点处设置辅助图形，辅助图形具有更小的尺寸，由此其图形不会转移到光致抗蚀剂。

在本发明中，通过提供电路图设计的上述方法之一来进行孔图形的布置和光掩模的制造。由此，通过采用该光掩模来制造的半导体集成电路的芯片的面积比常规芯片的要小。由此，可减小图形的整个面积，同时保持通过在虚拟栅格的网点处布置孔来得到的有益效果。

附图说明

从结合附图的下述说明中，本发明的上述及其它目的、优点和特征将更加显而易见。

图1是示出通过第一实施例的电路图设计技术设计的初始胞元的布图图形的示意图；

图2是示出相应于图1所示的布图图形的用于接触孔的曝光工艺的光掩模的示意图；

图3是示出通过第二实施例的电路图设计技术所设计的初始胞元的布图图形的示意图；

图4是示出用于相应于图3所示的布图图形的接触孔的曝光工艺的光掩模的示意图；

图5是示出通过常规电路图设计技术所设计的初始胞元的布图图形的示意图；和

图6是示出用于相应于图5所示的布图图形的接触孔的曝光工艺的光掩模的示意图。

具体实施方式

下文中参考说明性实施例来描述本发明。本领域技术人员应理解，使用本发明的讲解可以实现多种可选的实施例，且本发明不限于由于说明性的目的而描述的实施例。

在依照本发明的用于提供电路图设计方法的上述方法中，虚拟栅格的网格大小可比半导体集成电路的曝光工艺中的孔图形的分辨率极限间距更小。

上述本发明的光掩模还可包括如此构造：其中不是相邻网点的网点在其上具有辅助图形，相邻网点最靠近其上具有孔图形的网点。

上述本发明的光掩模还可包括如此结构，其中相邻网点不具有其它辅助图形，相邻网点最靠近其上具有辅助图形的网点。

上述本发明的光掩模还包括如此结构，其中相邻网点不具有其它辅助图形，相邻网点最靠近其上具有辅助图形的网点，通过等于最近间距的整数倍的距离，在远离其上具有孔图形的孔网点的位置设置辅助图形，最近间距是用于设置孔图形的最小间距。

上述本发明的光掩模还可包括如此结构，其中除了其上具有孔图形的孔网点以及除了其上具有辅助图形的网点之外的圆周内的网点不具有辅助图形，该圆周在孔网点处或其上具有辅助图形的网点处具有圆心，且具有等于最近间距的半径，最近间距是用于设置孔的最小间距。

上述本发明的光掩模还可包括如此结构，其中在光掩模上的虚拟栅格中，在虚拟栅格的网点处设置孔图形，且其中关于沿着具有比分辨率极限间距更小的间隔的阵列的方向，在最靠近其上具有孔图形的网点的相邻网点处，不设置辅助图形。

上述本发明的光掩模还包括如此结构，其中在光掩模上的虚拟栅格中，在虚拟栅格的网点处设置辅助图形，且其中对于沿着具有比分辨率极限间距更小的间隔的阵列的方向，在最靠近其上具有辅助图形的网点的相邻网点处，不设置辅助图形。

在用于提供依照本发明的半导体集成电路的电路图设计的方法中，设计虚拟栅格以具有网格宽度，其小于分辨率极限间距，该分辨率极限间距是用于曝光工艺的分辨率极限的最小间距，在作为虚拟栅格线的交叉点的网点处设置孔图形，并且作为从孔图形起最靠近网点的相邻网点，不具有其它孔图形。

第一实施例

将说明本发明的结构。

图1是示出依照本发明的提供电路图设计的方法的初始胞元的示例的布图图形的示意图。图1示出双输入NAND门的例子。

如图1所示，与常规结构相似，初始胞元具有P型晶体管和N型晶体管，在具有相互正交线的虚拟栅格1的网点上设置各个接触孔3。

在本实施例中，虚拟栅格的网格尺寸比接触孔3的分辨率极限间距更小，该尺寸定义为虚拟栅格尺寸。此外，虚拟栅格尺寸的两倍等于或大于分辨率极限间距。当在虚拟栅格1的网点处设置接触孔，当考虑到孔图形的具体孔时，其最相邻的网点不具有其他孔图形。

如图1所示，跨过P型晶体管的栅极6相互相邻的接触孔3的网点之间的尺寸为虚拟栅格的网格尺寸的两倍。网格尺寸的两倍的该尺寸相应于接触孔3的网点之间尺寸的最小间距。下文中把接触孔3的最小间距称为最近间距。

接着，将说明如图1所示的用于初始胞元的接触孔3的曝光工艺的光掩模。

图2是示出用于接触孔的曝光工艺中的光掩模的示意图。与常规工艺相似，图1所示的接触孔3由光掩模9上的标号11表示。

与常规构造相似，在光掩模9上的虚拟栅格10中的网点处设置接触孔11。接着，与参考图1所述的类似，本实施例中虚拟栅格尺寸比接触孔11的分辨率极限间距更小，且等于两倍虚拟栅格尺寸的尺寸等于或大于分辨率极限间距。这里，实际光掩模中不形成虚拟栅格10。

其上不设置有接触孔11的某些网点具有设置在其上的辅助图形12，该辅助图形12具有比接触孔11的尺寸更小的尺寸。提供辅助图形12的尺寸使得在对光致抗蚀剂的曝光工艺期间，在晶片上形成的光致抗蚀剂中不形成开口，且换句话说，把其尺寸设置为小于分辨率极限。此外，如图2所示，相邻网点不具有接触孔11和辅助图形12，该相邻网点最靠近其上具有接触孔11的网点和其上具有辅助图形12的网点两者中的任何一个。以这种方式，该结构包含不具有接触孔11或辅助图形12的网点，由于不同于现有技术的情况，虚拟栅格网格大小小于接触孔11的分辨率极限间距，由此在其上不具有接触孔11的所有网点处设置辅助图形12是不现实的。此外，另一个原因在于：确保曝光工艺中的适当的光学条件在等于常规工艺条件标准。

此外，本实施例使用如此结构，其中最靠近其上具有辅助图形12的网点的相邻网点不具有其它辅助图形12，该辅助图形12设置在以等于与最近间距的整数倍的距离来远离其上具有孔图形11的孔的孔网点处的位置。因此，图形中开口的密度更加均匀，由此进一步改进了曝光工艺的光学条件。

此外，本实施例采用如此结构，其中除了其上具有孔图形11的孔网点以及其上具有辅助图形12的网点之外的圆周内的网点不具有辅助图形12，该圆周在其上具有孔图形11的孔网点处或其上具有辅助图形12的网点处具有圆心，且具有等于最近间距的半径。通过利用该结构，在由顶点处具有每个孔或辅助图形的虚拟栅格构成的最小四边形中，在四边形的对角地相对顶点处不设置辅助图形，由此具有改进的开口密度均匀性。

在用于提供电路图设计的上述方法中，当所有的接触孔11和辅助图形12不完全规则地排列时，在周围高密度地布置接触孔11的点处，设置辅助图形12。此外，在单独设置接触孔11的位置处，以两倍虚拟栅格尺寸的间隔布置辅助图形12，导致辅助图形12以适当的间隔插入到其间，且由此把曝光中适当地对焦所需的尺寸的分辨率和灵活性保持在与现有技术相同的水平。

下面，将说明相对于常规胞元面积，依照本实施例的用于提供电路图设计的方法来获得的胞元面积的面积缩小率。假定，这里使用ArFStepper(准分子激光扫描分步投影光刻机)(光源波长：193nm)。此外，假定接触孔的面积是0.09μm×0.09μm，且接触孔的分辨率极限间距是0.18μm。

在图5所示的具有现有技术的结构的虚拟栅格中，把虚拟栅格的尺寸设置为等同于跨过栅极6相互相邻的接触孔3的间隔。假定间隔为0.27μm，双输入NAND门胞元的面积表示为：(0.27μm×7倍虚拟栅格尺寸)×(0.27μm×11倍虚拟栅格尺寸)＝5.61μm²。

另一方面，当使用依照本发明的用于电路图设计的方法时，这种情况下，如果两倍的虚拟栅格尺寸等于或大于0.18μm的分辨率极限间距就足够了，由此可把虚拟栅格尺寸设置为例如0.135μm。假定图1所示的双输入NAND门的虚拟栅格尺寸为0.135μm，即使跨过栅极6相互相邻的接触孔的间隔为0.27μm，其与常规情况下的间隔(0.135μm×2倍虚拟栅格尺寸)相同，胞元的面积为(0.135μm×12倍虚拟栅格尺寸)×(0.135μm×21倍虚拟栅格尺寸)＝4.59μm²，由此与常规情况相比可达到约18％的面积减小。为了便于清楚地说明常规方法与本发明之间的胞元的面积的差别，图1中也描述了图5中所示的双输入NAND门的情况的常规胞元边界8。

通过使用本发明提供的电路图设计的方法，可减小胞元的面积进而减小芯片的面积。

由于通过本发明提供的电路图设计的方法制造的光掩模对各个接触孔提供基本均匀的光学条件，所有接触孔的分辨率可以达到均匀的尺寸。此外，由于依照本发明的用于提供电路图设计的方法中，虚拟栅格尺寸比在对接触孔的布置的设计中的接触孔的分辨率极限间距更小，因此与现有技术相比，可提高接触孔布置的灵活性，结果可以消除胞元中无用的空间以减小胞元的整个面积。

虽然本实施例描述了初始胞元中的接触孔，但是在“在最相邻虚拟栅格点上不设置通孔”的条件下可同样地进行通孔的布置以及光掩模的制造，以改进对布置通孔的灵活性的程度，由此达到面积的减小。

此外，虽然把虚拟栅格尺寸设置为接触孔的分辨率极限间距的一半值，但是虚拟栅格尺寸可以是通过以大于2的值去除分辨率极限间距来得到的值。当把接触孔的分辨率极限间距用n(n为整数)除时，虚拟栅格尺寸小于接触孔的分辨率极限间距，由此n个虚拟栅格尺寸等于或大于分辨率极限间距。

第二实施例

本实施例的特征为：沿着第一实施例中图1所示的虚拟栅格的横向的X方向的虚拟栅格尺寸不同于沿着纵向的Y方向的虚拟栅格尺寸。

将描述本实施例的结构。相同的标号指第一实施例中出现的相似的元件，且不对其进行详细说明。

图3是示出通过依照本实施例的用于电路图设计的方法得到的初始胞元的电路图形的示意图。图3示出了与第一实施例相似的双输入NAND门的示例。

图3中的X方向虚拟栅格31a包括栅格线X0-X12，Y方向虚拟栅格31b包括栅格线Y0-Y15。X方向虚拟栅格尺寸比接触孔11的分辨率极限间距更小，与第一实施例相同，且X方向的两倍虚拟栅格尺寸等于或大于分辨率极限间距。另一方面，Y方向虚拟栅格尺寸设置为等于或大于分辨率极限间距的尺寸。如此，X方向与Y方向方向的虚拟栅格格尺寸不同。

接着，将描述相对于常规胞元面积，通过依照本实施例提供电路图设计的方法得到的胞元面积的面积减小率。这里，光源波长的条件、接触孔尺寸、分辨率极限等等与第一实施例中的相似。

图3中，X方向虚拟栅格尺寸设置为0.135μm，Y方向虚拟栅格尺寸设置为0.18μm，其等同于分辨率极限间距。具有该结构，使得晶体管的源极和漏极的扩散层上的接触孔与用来固定位于胞元的上边缘和下边缘中的阱电压的接触孔之间的间隔最优化，由此与第一实施例的情况相比具有进一步较小的面积。

图3所示的胞元中，胞元的面积为：(0.135μm×12倍虚拟栅格尺寸)(0.18μm×15倍虚拟栅格尺寸)＝4.37μm²，由此与常规情形相比可达到约22％的面积减小。为了进一步说明常规方法与本发明之间胞元面积的差别，图3中也描述了图5所示的双输入NAND门的示例中的常规胞元边界8。通过使用具有XY方向上不同的栅格尺寸的虚拟栅格，可进一步改进对布置接触孔的灵活性以及进一步减小胞元面积。

将描述具有上述尺寸(X方向虚拟栅格尺寸＝0.135μm，Y方向虚拟栅格尺寸＝0.18μm)的接触孔的光掩模。

图4是示出用于接触孔的曝光工艺的光掩模的示意图。图3所示的接触孔3由光掩模19上的标号11表示。这里，在实际光掩模上不形成X方向虚拟栅格线31a以及Y方向虚拟栅格线31b。

如图4中的光掩模19上所示，当X方向虚拟栅格尺寸为0.135μm(设计尺寸)(通常光掩模中的尺寸为晶片中尺寸的4倍或5倍)时，其提供在X方向相邻的网点处布置辅助图形12的难度，Y方向虚拟栅格尺寸为0.18μm(设计尺寸)(＝分辨率极限间距)(通常光掩模中的尺寸为晶片中尺寸的4倍或5倍)，其促进了在Y方向相邻的网点处布置辅助图形12。

尽管其上不布置接触孔11的某些网点具有设置于其上的辅助图形12，与第一实施例相似，本实施例中在X方向中的线31a上与接触孔11相邻的网点不具有辅助图形12。此外，关于X方向中栅格线31a的布置方向，与辅助图形12相邻的相邻网点不具有其它辅助图形12。由此，得到图形的更加均匀的开口密度，且由此改进用于曝光工艺的光学条件。

本实施例中，相应于上述条件，通过在X方向和Y方向分别设计最佳的虚拟栅格尺寸，来提供用于得到接触孔的最适合的布置的虚拟栅格，该接触孔的布置提供最小的胞元面积。

虽然本实施例中描述了初始胞元中的接触孔，但是可相似的提供用于布置通孔的具有XY方向不同间隔的虚拟栅格，以改进选择设置通孔的位置的灵活性，由此减小其面积。

此外，当把虚拟栅格尺寸设置为沿着栅格的X方向的一半分辨率极限间距的值时，虚拟栅格尺寸可以是通过以大于2的值去除分辨率极限间距而得到的值。当把接触孔的分辨率极限间距用n(n为整数)除时，X方向的虚拟栅格尺寸比接触孔的分辨率极限间距更小，且由此n个虚拟栅格尺寸等于或大于分辨率极限间距。

此外，当把Y方向的虚拟栅格尺寸设置为等于分辨率极限间距的值时，该尺寸可大于分辨率极限间距。此外，Y方向虚拟栅格尺寸与第一实施例中的相似，且X方向虚拟栅格尺寸可等于或大于分辨率极限间距的尺寸。

此外，当在X方向和Y方向分别固定虚拟栅格尺寸时，只要减小在孔形成期间发生的邻近效应，在初始胞元内和芯片内为各个具体区域定义不同的虚拟栅格尺寸，以改进设置孔的灵活性。

在上述第一实施例和第二实施例中，希望把依照本发明的包含辅助图形的光掩模暴露于使用环带形光源、四点光源等变形发光的光，以增强孔的分辨率。此外，在本发明的光掩模中，在每隔一个孔图形/辅助图形中可设置相移以改进分辨率。此外，对本发明的图形化的光掩模可进行适当的光学邻近校正(OPC)。

很明显，本发明不限于上述实施例，在不脱离本发明的精神和范围内可以进一步修改和/或改变。

Claims (3)

1.一种用于半导体集成电路的曝光工艺中采用的光掩模，该半导体集成电路是通过用于提供电路图设计的方法所设计的，所述方法包括在正交交叉的虚拟栅格线的网点处设置孔图形的电路图设计，

其中，相邻网点不具有孔图形，所述相邻网点最靠近孔网点，所述孔网点在其上具有所述孔图形，

其中，所述虚拟栅格的网格的尺寸小于在所述半导体集成电路的曝光工艺中所述孔图形的分辨率极限间距，

其中，在光掩模上的虚拟栅格的孔网点处设置孔图形，

其中，在其上不具有孔图形的某些网点处设置辅助图形，所述辅助图形具有比孔图形更小的尺寸以至使得辅助图形不会转移到光致抗蚀剂，并且，与在其上具有辅助图形的网点最靠近的网点上不具有辅助图形，

其中，所述辅助图形通过等于最近间距的整数倍的距离，设置在远离其上具有所述孔图形的孔网点的位置，所述最近间距为设置所述孔图形的最小间距，

其中，所述光掩模上的虚拟栅格的网格的尺寸小于在所述半导体集成电路的曝光工艺中所述孔图形的分辨率极限间距，

其中，不是相邻网点的网点在其上具有所述辅助图形，所述相邻网点最靠近其上具有所述孔图形的所述孔网点，以及，

其中，除了其上具有所述孔图形的所述孔网点之外和除了其上具有所述辅助图形的所述网点之外的多个圆周内的网点不具有辅助图形，所述圆周之一种具有在所述孔网点处的圆心，且所述圆周的另一种具有在其上具有辅助图形的网点处的圆心，且两种圆周具有与所述最近间距相等的半径。

2.一种用于半导体集成电路的曝光工艺所采用的光掩模，该半导体集成电路是通过用于提供电路图设计的方法所设计的，所述方法包括在网点处设置孔图形的电路图设计，该网点为相互正交的虚拟栅格线的交叉点，

其中，在沿着相互正交的两个方向的虚拟栅格线设置的阵列之一的间隔比所述半导体集成电路的曝光工艺的分辨率极限间距更小，且其另一个阵列的间隔是等于或大于所述分辨率极限间距的尺寸，

其中，当在所述虚拟栅格的网点处设置所述孔图形时，对于沿着具有比所述分辨率极限间距更小间隔的所述阵列的方向，在相邻网点处不设置孔图形，该相邻网点最靠近其上具有所述孔图形的所述网点，

其中，在光掩模上的虚拟栅格的孔网点处设置孔图形，

其中，在其上不具有孔图形的某些网点处设置辅助图形，所述辅助图形具有比孔图形更小的尺寸以至使得辅助图形不会转移到光致抗蚀剂，

其中，在所述光掩模上的虚拟栅格中，在所述虚拟栅格的孔网点处设置所述孔图形，以及，

其中，对于沿着具有比所述分辨率极限间距更小间隔的所述阵列的方向，在相邻网点处不设置辅助图形，该相邻网点最靠近其上具有所述孔图形的所述网点。

3.依照权利要求2的光掩模，其中，

在所述光掩模上的虚拟栅格中，在所述虚拟栅格的网点处设置所述辅助图形，以及其中，

对于沿着具有比所述分辨率极限间距更小间隔的所述阵列的方向，与在其上具有辅助图形的网点最靠近的网点上不设置辅助图形。

Images