CN109709761B - 一种光学邻近修正方法 - Google Patents
一种光学邻近修正方法 Download PDFInfo
- Publication number
- CN109709761B CN109709761B CN201711015392.9A CN201711015392A CN109709761B CN 109709761 B CN109709761 B CN 109709761B CN 201711015392 A CN201711015392 A CN 201711015392A CN 109709761 B CN109709761 B CN 109709761B
- Authority
- CN
- China
- Prior art keywords
- pattern
- line
- original
- reference pattern
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供一种光学邻近修正方法,包括:提供原始图案,所述原始图案包括多个线条图案;在所述原始图案中的至少部分所述线条图案的端部之内放置参考图案;对所述原始图案进行尺寸调整,以获得测试图案,其中,所述测试图案为在所述尺寸调整后所述参考图案仍然位于其所在的线条图案内的图案。由此通过参考图案的设置形成的测试图案的包容性更好,测试图形包容了更多的图形的情况,进而使得一些未被常规的测试图案所包容的图形区域也能得到有效的修正方案,提高了修正的精度。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种光学邻近修正方法。
背景技术
随着集成电路的复杂度越来越高,特征尺寸也变的越来越小。当集成电路的特征尺寸接近光刻机曝光的系统极限,即特征尺寸接近或小于光刻光源时,硅片上制造出的版图会出现明显的畸变,该现象称为光学邻近效应。为了应对光学邻近效应,提出了分辨率增强技术。其中,光学邻近修正(即OPC)已成为最重要的技术。
在半导体的后端制程中,为了形成金属互连线,需要在相邻两侧金属层之间形成通孔以实现金属互连。对于金属层的光学邻近修正模型取样通常包括线与间隔(Line/Space,简称L/S)、头对头(Head to Head,简称HTH)、头对线(Head to Line,简称HTL)和手动绘制二维(2D)图案。取样图案和实际图案之间在几何上存在差异,为了解决该问题,通常采用光学邻近修正方法对掩膜板上的图案进行修正,主要包括:将掩模板的最终尺寸相比于其原始的尺寸做简单的放大或者缩小,以及对线条的末端进行修改形成锤状(hammer)线端,对拐角变圆的情形可以加入衬线(serif)等。然而基于规则的光学邻近效应修正会需要大量的经验数据来建立规则库,有限的规则难以覆盖所有的情况,尤其是一些复杂图形,进而使得一些复杂图形区域往往得不到有效的修正方案,影响修正的精度。
鉴于上述问题的存在,有必要提出一种新的光学邻近修正方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
针对目前存在的问题,本发明一方面提供一种光学邻近修正方法,包括:
提供原始图案,所述原始图案包括多个线条图案;
在所述原始图案中的至少部分所述线条图案的端部之内放置参考图案;
对所述原始图案进行尺寸调整,以获得测试图案,其中,所述测试图案为在所述尺寸调整后所述参考图案仍然位于其所在的线条图案内的图案。
示例性地,选择在相邻所述线条图案之间的间距小于原始图案的最小间距的1.5倍的线条图案的端部上放置所述参考图案。
示例性地,放置所述参考图案的规则如下:
在预定放置所述参考图案的所述线条图案的端部选择一个参考区域,依据目标节点的设计规则选择所述参考区域,或者,根据先前节点的设计规则对目标节点的参考区域的位置进行预估;
在所述参考区域的中心区域放置所述参考图案。
示例性地,所述参考图案的外端边缘与其所在的线条图案的外端边缘之间的距离大于或等于所述线条图案的最小宽度。
示例性地,所述参考图案的两侧边缘与其外侧的所述线条图案的侧边之间的距离y均大于或等于0。
示例性地,依据设计规则限制和修改所述参考图案的放置。
示例性地,使用与所述原始图案的目标节点相邻近的节点的偏移量表来对所述原始图案进行尺寸调整。
示例性地,对所述原始图案进行尺寸调整包括:
在预进行尺寸调整的原始图案的边添加偏移量。
示例性地,对所述原始图案进行尺寸调整还包括:对线条图案的末端进行修改形成锤状线端,以及在线条图案的拐角处添加衬线。
示例性地,所述方法适用于对金属互连线中的金属层图案的修正。
根据本发明的光学邻近修正方法,在尺寸调整前在目标图案中添加参考图案,在尺寸调整时以此参考图案作为参考,使参考图案始终位于其所在的线条图案内,参考图案在测试图案中作为套刻参考层,进而通过尺寸调整获得目标测试图案,由此通过参考图案的设置形成的测试图案的包容性更好,测试图形包容了更多的图形(尤其是复杂图形)的情况,进而使得一些未被常规的测试图案所包容的图形区域也能得到有效的修正方案,提高了修正的精度。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A示出了常规的测试图案中的取样图案的示意图;
图1B示出了由掩模板上的图案转印至衬底上形成的实际图案;
图1C示出了具有锤状图案的测试图案的示意图;
图2A至2D示出了本发明一个具体实施方式的光学邻近修正方法依次实施所获得图案的示意图;
图3A至图3C示出了本发明一个具体实施方式的参考图案设置规则依次实施所获得图案的局部示意图;
图4A至图4B示出了本发明一个具体实施方式的对所述原始图案进行尺寸调整时所获得图案的示意图;
图4C示出了本发明一个具体实施方式的参考图案部分偏移到测试图案的外侧时的示意图;
图5示出了根据本发明的一个具体实施方式所获得的测试图案的示意图,其中,左侧为添加参考图案后的图案,右侧为最终获得的测试图案;
图6A示出了常规的光学邻近修正方法的测试图案和实际图案的最大光强(I-max)和最小光强(I-min)的分布图;
图6B示出了本发明一个具体实施方式的光学邻近修正方法的测试图案和实际图案的光强(I-max)和最小光强(I-min)的分布图;
图7示出了本发明一个具体实施方式的光学邻近修正方法的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本发明的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明,将在下列的描述中提出详细步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
在半导体的后端制程中,为了形成金属互连线,需要在相邻两侧金属层之间形成通孔以实现金属互连。对于金属层的光学邻近修正模型取样通常包括线与间隔(Line/Space,简称L/S)、头对头(Head to Head,简称HTH)、头对线(Head to Line,简称HTL)和手动绘制2D图案。取样图案和实际图案之间在几何上存在差异,如图1A和图1B所示,其中,图1A所示为测试图案中的取样图案,图1B示出了由掩模板上的图案转印至衬底上形成的实际图案。为了解决该问题,通常采用光学邻近修正方法对掩膜板上的图案进行修正,主要包括:将掩模板的最终尺寸相比于其原始的尺寸做简单的放大或者缩小,以及对线条的末端进行修改形成锤状(hammer)线端,对拐角变圆的情形可以加入衬线(serif)等。这种设计规则通常适用于通孔层,通常在金属线条的末端设置有通孔,上述曲线/锤状/拐角图案修正模型的覆盖性差,使用传统一维(1D)/二维(2D)测试图案用于金属层,其中一维通常是指线宽,二维是指例如针对拐角圆化的OPC,传统测试图案不能包容一些复杂的图案,需要在测试图案中大量的取样,以覆盖与实际设计产品尽可能接近的曲线/锤状/拐角图案,例如如图1C所示,锤状(Hammer-shape)图案的7个参数(例如图1C中示出的双向箭头处的尺寸)需要全部搜索107的样本,检索的范围大,耗时耗力。由此可见,基于规则的光学邻近效应修正会需要大量的经验数据来建立规则库,且一些复杂图形区域往往得不到有效的修正方案,有限的规则难以覆盖所有的情况。
因此,鉴于前述技术问题的存在,本发明提出一种光学邻近修正方法,如图7所示,其主要包括以下步骤:
步骤S1,提供原始图案,所述原始图案包括多个线条图案;
步骤S2,在所述原始图案中的至少部分所述线条图案的端部之内放置参考图案;
步骤S3,对所述原始图案进行尺寸调整,以获得测试图案,其中,所述测试图案为在所述尺寸调整后所述参考图案仍然位于其所在的线条图案内的图案。
根据本发明的光学邻近修正方法,在尺寸调整前在目标图案中添加参考图案,在尺寸调整时以此参考图案作为参考,使参考图案始终位于其所在的线条图案内,参考图案在测试图案中作为套刻参考层,进而通过尺寸调整获得目标测试图案,由此通过参考图案的设置形成的测试图案的包容性更好,测试图形包容了更多的图形(尤其是复杂图形)的情况,进而使得一些未被常规的测试图案所包容的图形区域也能得到有效的修正方案,提高了修正的精度。
下面,参考图2A至2D、图3A至图3C、图4A至图4B、图4C、图5、图6A以及图6B对本发明的光学邻近修正方法做详细描述。
作为示例,本发明的光学邻近修正方法,包括以下步骤:
首先,执行步骤一,如图2A所示,提供原始图案20,所述原始图案20包括多个线条图案201,每个所述线条图案201具有端部。
示例性地,所述线条图案201间隔设置,为了简便,图2A中仅示出了5个相互平行的线条图案,但本发明的线条图案并不局限于此,还可以包括具有拐角的多个条状图形等。
示例性地,该线条图案可以是金属互连线中的金属层的图案,也可以是其他的例如栅极结构等的图案等。
原始图案20是根据半导体制造工艺要求设计出的版图图案,其与由掩膜板上的图案转印至半导体衬底上所获得的图案大体上一致,例如其可以是预期形成在半导体衬底上的金属互连线的一层金属层的图案,而由于光学邻近效应,直接将该原始图案转印至半导体衬底上时,形成的图案与实际想要的图案存在差异,因此,需要对该原始图案进行修正,而由于版图图案很大,该原始图案20还可以是对版图图案中的部分图案的截选。
随后,执行步骤二,如图2B所示,在所述原始图案20中的至少部分所述线条图案201的端部放置参考图案202。
在一个示例中,可以首先对掩模版图的原始图案20进行设计规则(DRC)检查,设计规则是根据制程条件所制定的一种对图案进行修正的规则,例如,在下一代的器件中使用的设计规则,具体来说,可包括简单的DRC规则检查,如宽度、间距、包含关系等是否正确,还可包括一些复杂的DRC规则检查,如天线规则、电流流向规则和导线密度规则等。
在一种实施方式中,对线条图案的间距进行检查,由于间距小于预定值的线条图案经过曝光之后,其像将无法被分辨,因此可将间距小于预定值的线条图案作为待修正图案,在该些待修正图案中的线条图案的端部放置参考图案202,例如,可以选择在相邻所述线条图案201之间的间距(pitch)小于原始图案20的最小间距的1.5倍的线条图案201作为待修正图案,在相邻所述线条图案201之间的间距(pitch)小于原始图案20的最小间距的1.5倍的线条图案201的端部放置所述参考图案202。
在一个示例中,所述参考图案202可以为虚拟通孔(artificial via),其形成可以为长方形、正方形、圆形或者其他形状的图形,其中较佳地,所述参考图案202的形状为矩形。
在一个示例中,如图3A至图3C所示,放置所述参考图案202的规则如下:
首先,如图3A所示,在预定放置参考图案的所述线条图案201的端部选择一个参考区域202’,依据目标节点的设计规则选择所述参考区域,或者,根据先前节点的设计规则对目标节点的参考区域的位置进行预估。
通过本领域技术人员熟知的方法实现对参考区域202’的选择,该参考区域仅作为后续设置参考图案时的标记,该参考区域202’的区域范围可以根据实际需要进行合理选择,在此不做具体限定。
示例性地,依据目标节点的设计规则选择所述参考区域,其中,目标节点也即是指预定修正的原始图案所处的节点,例如,预定设计的原始图案的节点为22nm,则可以根据22nm的设计规则选择所述参考区域,或者,当设计下一代节点的图案,也即比当前最新节点更先进的节点,可以根据先前节点的设计规则对目标节点的参考区域的位置进行预估,其中,先前节点是指大于目标节点的节点,例如,预定设计16nm节点的图案,则可以参考先前的20nm节点的设计规则对目标节点的参考区域的位置进行预估。
接着,如图3B和图3C所示,在所述参考区域202’的中心区域放置所述参考图案202,其中,图3B和图3C仅示出了图3A中条状图案的一端,例如图3A中虚线方框中的部分,并且图3B和图3C为该虚线方框中部分的局部放大示意图。
示例性地,如图3C所示,所述参考图案202的外端边缘与其所在的线条图案201的外端边缘之间的距离x大于或等于所述线条图案201的最小宽度。
在一个示例中,所述参考图案的两侧边缘与其外侧的所述线条图案201的侧边之间的距离y均大于或等于0。
进一步地,还可以依据设计规则限制和修改所述参考图案的放置。设计规则是根据工艺能力和设计要求确定的最大或最小值,比如90nm工艺最小线宽和最小线间距不能少于90nm。
随后,执行步骤三,如图2C和图2D所示,对所述原始图案20进行尺寸调整,以获得测试图案21,其中,所述测试图案21为在所述尺寸调整后所述参考图案202仍然位于其所在的线条图案201内的图案,并且所述参考图案202的边缘与其所在的线条图案201的边缘之间的距离大于或等于0。
示例性地,对所述原始图案进行选择性尺寸调整(Selected Size Adjustment,简称SSA),例如,所述选择性尺寸调整包括对预添加选择性尺寸调整后的边进行线宽(Line)和间距(space)值的判断,来确定是否需要添加偏移量(bias),添加限制条件为:如果添加偏移量后此处的线宽和间距值不能小于设计规则,否则不添加。
值得说明的是,对目标图形进行选择性尺寸调整不得超过最小设计规则。设计规则是根据工艺能力和设计要求确定的最大或最小值,比如90nm工艺最小线宽和最小线间距不能少于90nm。
在一个示例中,如图4A所示,进行基于规则的OPC修正,具体如将图案尺寸作简单的放大或缩小,以放大或缩小相应边的尺寸,例如按照OPC规则(也即偏移量)表在线条图案的边添加偏移量(bias),可选地,使用最新的相同节点的偏移量表来对所述原始图案进行选择性尺寸调整,最新的相同节点是指与原始图案的目标节点相同,或者,使用与所述原始图案的目标节点相邻近的节点的偏移量表来对所述原始图案进行尺寸调整,例如,原始图案的目标节点为16nm,则可以使用与16nm节点相邻近的20nm节点的偏移量表来对原始图案进行尺寸调整。
进一步地,还可以对线条图案的末端进行修改以形成锤状线端,以修正线端缩短的问题,还可以对线条图案的拐角进行修改增加衬线,以修正拐角圆化的问题。
示例性地,也可以仅添加偏移量(bias/shift),而不做锤状线端和不对拐角进行修正。
在一个示例中,如图4B所示,在对线条图案的边做尺寸调整时,可以控制整个所述参考图案202始终位于其所在的线条图案201内,也即所述参考图案202的边缘与其所在的线条图案201的边缘之间的距离a大于或等于0。
图4C示出了尺寸调整后参考图案部分位于了线条图案的区域之外,该调整则违背了本发明的参考图案的设置规则,其不能作为测试图案。
通过本发明的光学邻近修正方法,如图5所示,由左侧的添加了参考图案后的目标图案,进行尺寸调整(特别是选择性尺寸调整)后获得了右侧的新的测试图案,将若干数量的该新的测试图案加入到测试图案的规则库中,例如加入10%该新的测试图案,则测试图案对实际芯片(real-chip)的包容性更好。如图6A所示,传统的测试图案不能包容全部的实际芯片,例如图中黑色圆圈中包括的实际芯片,而如图6B所示,再将由本发明的方法形成的新的测试图案添加到测试图案的规则库中,使得测试图案能够很好的包容实际芯片。
通过在尺寸调整前在目标图案中添加参考图案,在尺寸调整时以此参考图案作为参考,使参考图案始终位于其所在的线条图案内,无论线条图案的尺寸如何调整,参考图案在测试图案中作为套刻参考层,由此通过参考图案的设置形成的测试图案的包容性更好,测试图形包容了更多的图形(尤其是复杂图形)的情况,进而使得一些未被常规的测试图案所包容的图形区域也能得到有效的修正方案,提高了修正的精度。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种光学邻近修正方法,其特征在于,包括:
提供原始图案,所述原始图案包括多个线条图案;
选择在相邻所述线条图案之间的间距小于预定值的所述线条图案的端部之内放置参考图案;
对所述原始图案进行尺寸调整,以获得测试图案,其中,所述测试图案为在所述尺寸调整后所述参考图案仍然位于其所在的线条图案内的图案。
2.如权利要求1所述的方法,其特征在于,选择在相邻所述线条图案之间的间距小于原始图案的最小间距的1.5倍的线条图案的端部上放置所述参考图案。
3.如权利要求1所述的方法,其特征在于,放置所述参考图案的规则如下:
在预定放置所述参考图案的所述线条图案的端部选择一个参考区域,依据目标节点的设计规则选择所述参考区域,或者,根据先前节点的设计规则对目标节点的参考区域的位置进行预估;
在所述参考区域的中心区域放置所述参考图案。
4.如权利要求3所述的方法,其特征在于,所述参考图案的外端边缘与其所在的线条图案的外端边缘之间的距离大于或等于所述线条图案的最小宽度。
5.如权利要求3所述的方法,其特征在于,所述参考图案的两侧边缘与其外侧的所述线条图案的侧边之间的距离均大于或等于0。
6.如权利要求3所述的方法,其特征在于,依据设计规则限制和修改所述参考图案的放置。
7.如权利要求1所述的方法,其特征在于,使用与所述原始图案的目标节点相邻近的节点的偏移量表来对所述原始图案进行尺寸调整。
8.如权利要求1所述的方法,其特征在于,对所述原始图案进行尺寸调整包括:
在预进行尺寸调整的原始图案的边添加偏移量。
9.如权利要求1所述的方法,其特征在于,对所述原始图案进行尺寸调整还包括:对线条图案的末端进行修改形成锤状线端,以及在线条图案的拐角处添加衬线。
10.如权利要求1所述的方法,其特征在于,所述方法适用于对金属互连线中的金属层图案的修正。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711015392.9A CN109709761B (zh) | 2017-10-25 | 2017-10-25 | 一种光学邻近修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711015392.9A CN109709761B (zh) | 2017-10-25 | 2017-10-25 | 一种光学邻近修正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109709761A CN109709761A (zh) | 2019-05-03 |
CN109709761B true CN109709761B (zh) | 2022-06-03 |
Family
ID=66253026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711015392.9A Active CN109709761B (zh) | 2017-10-25 | 2017-10-25 | 一种光学邻近修正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109709761B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112305857B (zh) * | 2019-07-31 | 2024-06-14 | 京东方科技集团股份有限公司 | 掩膜板及其制备方法 |
CN113109992B (zh) * | 2020-01-10 | 2022-07-19 | 中芯国际集成电路制造(北京)有限公司 | 图形的修正方法及掩模版的制作方法 |
CN113759670B (zh) * | 2021-08-20 | 2024-01-19 | 上海华虹宏力半导体制造有限公司 | 非平滑opc图形的修正方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09127676A (ja) * | 1995-11-06 | 1997-05-16 | Seiko Epson Corp | ホトマスク及び半導体装置の製造方法 |
US20070141477A1 (en) * | 2005-12-19 | 2007-06-21 | Chin-Lung Lin | Optical proximity correction method, optical proximity correction mask and conductive line structure |
CN101498893B (zh) * | 2008-01-31 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 一种在半导体制程中制备掩膜过程中的opc方法 |
JP2011039346A (ja) * | 2009-08-13 | 2011-02-24 | Renesas Electronics Corp | 半導体装置の設計方法、半導体装置、プログラム、及び半導体設計装置 |
TWI540380B (zh) * | 2012-07-31 | 2016-07-01 | 聯華電子股份有限公司 | 光學鄰近修正方法 |
CN105093809B (zh) * | 2014-05-22 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 增强光刻工艺窗口的光学邻近修正方法 |
CN105842979B (zh) * | 2015-01-15 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 用于后光学邻近修正修复的方法 |
CN104898368A (zh) * | 2015-06-29 | 2015-09-09 | 上海华力微电子有限公司 | 基于双层图形的光学临近效应修正方法 |
-
2017
- 2017-10-25 CN CN201711015392.9A patent/CN109709761B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109709761A (zh) | 2019-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7475383B2 (en) | Method of fabricating photo mask | |
US8103977B2 (en) | Semiconductor device and its manufacturing method, semiconductor manufacturing mask, and optical proximity processing method | |
US7569309B2 (en) | Gate critical dimension variation by use of ghost features | |
US6426269B1 (en) | Dummy feature reduction using optical proximity effect correction | |
US7353492B2 (en) | Method of IC fabrication, IC mask fabrication and program product therefor | |
US6518180B1 (en) | Method for fabricating semiconductor device and method for forming mask suitable therefor | |
KR100593219B1 (ko) | 레이아웃 설계 방법 및 포토마스크 | |
US8802574B2 (en) | Methods of making jogged layout routings double patterning compliant | |
US20170115556A1 (en) | Mask manufacturing method and semiconductor device manufacturing method using the same | |
KR100780775B1 (ko) | 자기 조립 더미 패턴이 삽입된 회로 레이아웃을 이용한반도체 소자 제조 방법 | |
CN109709761B (zh) | 一种光学邻近修正方法 | |
US7926006B2 (en) | Variable fill and cheese for mitigation of BEOL topography | |
CN101726991B (zh) | 光学临近修正的测试方法及光掩模版制造方法 | |
CN106950795A (zh) | 辅助图形的形成方法 | |
US7745067B2 (en) | Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements | |
US7300725B2 (en) | Method for determining and correcting reticle variations | |
KR20020065851A (ko) | 광 근접 효과 보정 방법 | |
US7829266B2 (en) | Multiple exposure technique using OPC to correct distortion | |
CN115903367A (zh) | 添加sraf的方法、掩模版及制造方法 | |
CN112346294B (zh) | 多重图形亚分辨率辅助图形添加方法 | |
US20070281218A1 (en) | Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density | |
US8051391B2 (en) | Method for layout of random via arrays in the presence of strong pitch restrictions | |
US9397012B2 (en) | Test pattern for feature cross-sectioning | |
US6560767B2 (en) | Process for making photomask pattern data and photomask | |
CN110579937B (zh) | 测试掩模版及其形成方法、测试掩模版的形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |