KR20060024340A - 리액턴스 조정기, 이것을 사용한 트랜시버 및 송신 장치,및 이들에 적합한 신호 처리 회로, 및 리액턴스 조정 방법,송신 방법, 및 수신 방법 - Google Patents

Abstract

리액턴스(reactance) 조정기는, 전계 전달 매체(121)에 전계를 발생시키는 전극(123)과, 리액턴스 치를 조정하기 위한 공진부(7: 共振部)와, 상기 공진부(7)에 고레벨 및 저레벨의 신호를 교대로 출력하는 조정 신호 발생부(13)와, 전계 전달 매체(121) 내의 전계에 따른 전기 신호를 검출하는 전계 검출부(15)와, 조정 신호 발생부(13)의 고레벨 신호 출력 시에 상기 전기 신호에 따른 전하를 축적하는 제1 전하 축적 수단 C1과, 저레벨 신호 출력 시에 전기 신호에 따른 전하를 축적하는 제2 전하 축적 수단 C2와, 이들의 전압차에 따른 소정의 신호를 출력하는 전압 비교기(10)과, 제1 또는 제2 전하 축적 수단(C1, C2)의 전하 축적 중에는 일정 전압치의 전압을, 전하 축적이 종료되면 소정의 신호에 따른 전압을 공진부(7)에 대해서 출력하는 제어부(19)를 구비한다.

리액턴스, 트랜시버, 적분기, 신호 처리, 전하, 송신, 수신, 컴퓨터

Description

리액턴스 조정기, 이것을 사용한 트랜시버 및 송신 장치, 및 이들에 적합한 신호 처리 회로, 및 리액턴스 조정 방법, 송신 방법, 및 수신 방법{REACTANCE ADJUSTMENT DEVICE, TRANSCEIVER AND TRANSMISSION DEVICE USING THE SAME, SIGNAL PROCESSING CIRCUIT SUITABLE FOR THEM, REACTANCE ADJUSTMENT METHOD, TRANSMISSION METHOD, AND RECEPTION METHOD}

본 발명은, 송수신해야 할 정보를 포함하는 신호를 전계(電界) 전달 매체를 통하여 송신 또는 수신하거나 또는 송수신하는 통신 장치와 전계 전달 매체에 의해 발생하는 리액턴스(reactance)를 조정하는 리액턴스 조정기, 및 이것을 사용한 송신 장치 및 트랜시버, 및 이들에 적합한 신호 처리 회로에 관한 것이다. 또한, 본 발명은, 리액턴스 조정 방법, 송신 방법, 및 수신 방법에 관한 것이다.

휴대 단말기의 소형화 및 고성능화에 의해, 생체에 장착 가능한 착용 컴퓨터가 주목되고 있다. 종래에는, 이와 같은 착용 컴퓨터 간의 데이터 통신으로서, 컴퓨터에 트랜시버를 접속하고, 상기 트랜시버가 발생시키는 전계를, 전계 전달 매체인 생체의 내부에 전달함으로써 데이터의 송수신을 행하는 방법이, 예를 들면, 일본국특개 2001-352298호 공보에 제안되어 있다.

송수신해야 할 정보를 포함하는 신호에 의한 전계를 생체에 발생시켜, 유발 된 전계를 검출하여 통신을 행하는 인체 통신에 있어서, 대지 접지로부터 정전기적으로 결합하고 있지 않은 트랜시버를 사용하는 경우, 도 1에 나타낸 바와 같이 변조 회로의 출력과 송수신 전극 사이에 가변 리액턴스부를 설치하고, 그 리액턴스치를 적절히 제어하여, 생체에 발생되는 전계를 크게 하여, 양호한 통신 상태를 실현할 수 있다.

도 1은, 인체 통신에 있어서 적용되는 트랜시버의 구성의 일례를 나타낸다. 도시한 바와 같이, 상기 트랜시버는, 반송파(搬送波)가 되는 교류 신호를 출력하는 발진기(125)와, 송신해야 할 데이터를 사용하여 반송파를 변조하는 변조 회로(101)와, 리액턴스 조정 시 및 송신 시에 온(ON)이 되고 수신 시에 오프(OFF)가 되는 스위치(102)와, 생체(121)와 대지 접지 및 트랜시버 회로의 접지와 대지 접지 간의 부유 용량과 공진(共振)을 일으키기 위한 가변 리액턴스부(106)와, 리액턴스 조정 시에 리액턴스치가 클 때의 전계 진폭을 검출할 때에 온이 되고, 그 이외에서는 오프가 되는 스위치(103)와, 리액턴스 조정 시에 리액턴스치가 작을 때의 전계 진폭을 검출할 때는 온이 되고, 그 이외에서는 오프가 되는 스위치(104)와, 리액턴스치가 클 때의 전계 진폭을 검출하는 검파기(107)와 필터(108)와, 리액턴스치가 작을 때의 전계 진폭을 검출하는 검파기(109)와 필터(110)와, 리액턴스치가 클 때와 작을 때의 전계 진폭의 차이를 취하는 차동 증폭기(111)와, 차동 증폭기(111)의 출력 신호를 적분하여, 리액턴스를 제어하는 제어 신호를 출력하는 적분기(112)와, 리액턴스 조정 시에는 차동 증폭기(111)로부터의 신호를 적분기(112)에 입력하고, 송신 시에는 고정 전압원(113)으로부터의 신호를 적분기(112)에 입력하는 스위치(105) 와, 적분기(112)에 0(제로) 전기 신호를 출력하는 고정 전압원(113)과, 조정시에 사용하는 조정 신호를 출력하는 조정용 신호원(114)과, 조정용 신호와 제어 신호를 가산하여 가변 리액턴스부(106)에 출력하는 가산기(115)와, 생체에 발생된 전계를 전기 신호로 변환하는 전계 검출 광학부(116)와, 전계 검출 광학부(116)의 출력 신호를 증폭하여 필터에 의한 잡음 제거 등을 행하는 신호 처리부(117)와, 수신한 신호를 복조하는 복조 회로(118)와, 파형을 정형하는 파형 정형 회로(119)와, 리액턴스 조정 시 및 송신 시에는 신호 처리부(117)의 출력 신호를 스위치(103)와 스위치(104)에 입력하고, 수신 시에는 복조 회로(118)에 입력하는 스위치(120)와, I/O 회로(122)와, 송수신 전극(123)과, 절연체(124)를 구비하고 있다.

상기의 구성을 가지는 도 1에 나타내는 트랜시버에서는, 생체(121)에 발생되는 전계가 최대가 되도록 가변 리액턴스의 리액턴스치를 제어한다. 상기 제어에 있어서는, 제어 신호로 설정되는 리액턴스치로부터, 리액턴스치를 시간적으로 변화시켜서, 리액턴스치가 클 때의 전계 진폭 쪽이 큰 경우에는, 리액턴스치가 크게 되도록 제어 신호를 변화시키고, 작은 경우에는 리액턴스치를 작아지도록 변화시킨다. 이와 같은 동작을 전계 진폭이 동일하게 될 때까지 계속해서 제어를 행한다.

도 1에서는, 리액턴스치가 클 때의 전계 진폭을, 스위치(103) 측의 회로에서 검출하고, 작을 때의 전계 진폭을 스위치(104) 측의 회로에서 검출하여, 이들 값을 차동 증폭기(111)에 의해 비교한다. 리액턴스치가 클 때의 전계 진폭 쪽이 큰 경우에는, 양의 신호가 적분기(112)에 입력되므로, 제어 신호가 크게 되어 리액턴스치는 커지게 된다. 작은 경우에는, 음의 신호가 적분기(112)에 입력되므로, 리액 턴스치는 작아지게 된다. 이 방법으로는, 조정용 신호와 리액턴스치의 대소의 대응이 정확하다면, 자동적으로 최대치로 제어된다.

보다 상세하게 설명하기 위해, 도 2a에 나타내는 각 구성 요소의 출력 파형과 도 2b에 나타내는 리액턴스치의 변화를 사용하여 설명한다. 도 2 중의 B1, C1은, 도 2a 중 조정용 신호가 각각 B1과 C1일 때의 리액턴스치이다. 또, A1은 초의 리액턴스치이다. 도 1의 구성에서는, 전계 진폭을 검출하고 있을 때에도, 적분기(112)에 신호가 입력된다. 제어 신호의 변화가 조정용 신호의 진폭보다 작은 경우, 도 2b에 나타낸 바와 같이 C1일 때의 리액턴스치가 A1일 때의 리액턴스치에 가까워지지만, B1에서의 리액턴스치보다 작고, 조정용 신호와 리액턴스치의 대응이 변하지 않기 때문에, 리액턴스의 제어에는 문제가 없다.

제어 신호의 변화가 조정용 신호로부터 큰 경우의 각 구성 요소의 출력 파형과 리액턴스치의 변화를, 각각 도 3a와 도 3b에 나타낸다. 도 3b 중의 B2, C2는 도 3a 중 조정용 신호가, 각각 B2와 C2일 때의 리액턴스치이다.

또, 종래, 적분기(112)로서는, 회로 구성이 간단하고 집적화에 적절한 신호 처리 회로, 상세하게는, 차지 펌프(charge pump)가 많이 이용되고 있다. 이와 같은 차지 펌프는, 예를 들면, Behzad Razavi저, 구로다 다다히로 번역(일본어), “아날로그 CM0S 집적 회로의 설계 응용편", 마루젠 주식회사, 2003년 3월, p.686-688에 상세한 내용이 소개되어 있다.

도 4는, 차지 펌프를 사용한 신호 처리 회로의 일례를 나타낸 회로 블록도이다. 동 도면에 나타낸 신호 처리 회로(4)는, 두 개의 스위치 SW1 및 SW2와 콘덴서 (24)로 구성되어 있다.

상기 신호 처리 회로(4)에, 외부로부터 UP 신호가 입력되어 스위치 SW1가 닫혀서, 온 상태가 되면, 접지보다 고 전위의 전원 전압 Vdd로부터 콘덴서(241)에 전하가 흘러서 출력 전압이 크게 된다. 이 때, 스위치 SW1의 온 저항은 제로가 아니고, 전하의 시간 변화량, 즉 전류는 유한하므로, 출력 전압이 일순간으로 출력의 상한인 Vdd가 되지는 않는다.

한편, 외부로부터 DOWI1 신호가 입력되면, 스위치 SW2가 온 상태가 되어, 콘덴서(241)에 축적되어 있던 전하가 접지 측으로 흘러서 출력 전압이 낮아진다.

또, 어느쪽의 스위치도 오프 상태(개방)일 때는, 콘덴서(241)에 축적되어 있는 전하의 양에 변동은 없고, 전압이 유지된다.

이와 같은 신호 처리 회로(4)에서는, UP 신호와 DOWI1 신호를 입력되어 있는 시간으로 적분함으로써 출력 전압이 변동한다.

전술한 종래 기술에 의한 트랜시버에 있어서는, 제어 신호의 변화가 조정용 신호보다 큰 경우에는, 조정용 신호 C2에서의 리액턴스치가, B2에서의 리액턴스치보다 크게 되어 있으므로, 조정용 신호와 리액턴스치의 대응이 반전하여, 최대치에의 정확한 제어가 이루어지지 않는다.

또, 리액턴스를 제어하기 시작고, 생체(121)에 발생되는 전계 진폭을 최대치로 할 때까지의 시간을 짧게 하기 위해서는, 제어 신호를 크게 변화시키는 것이 필요하지만, 예를 들면 도 1의 구성에서는, 제어 신호를 크게 변화시키지 못하고, 최대치를 구할 때까지의 시간이 길어져 버린다.

또, 송신해야 할 데이터는 리액턴스의 제어가 끝난 다음에 송신되므로, 최대치를 구할 때까지의 시간이 길어지면 데이터의 전송에 할당할 시간이 짧아져서, 실제로 효과가 있는 데이터의 전송 속도가 늦어지게 된다.

또, 적분기로서의 전술한 신호 처리 회로(4)는, 출력 신호의 주파수를 입력 신호 등의 기준 주파수에 일치시킬 수 있는 전자 회로인 PLL(Phase Locked Loop) 회로에 많이 이용되고 있지만, PLL 회로 내에는 UP 신호와 DOWI1 신호가 동시에 입력되지 않기 때문에, 전원 전압 Vdd로부터 접지에 큰 전류가 흐르지 않는다.

이에 비해, 신호 처리 회로(4)를 UP 신호와 DOWI1 신호가 동시에 입력되는 회로에 적용하는 경우, 두 개의 스위치 SW1 및 SW2가 함께 온 상태가 되어, 전원 전압 Vdd로부터 접지에 큰 전류가 흘러서, 전력 소비가 증대하는 문제가 있었다.

본 발명은, 상기의 과제를 감안하여 이루어진 것으로서, 본 발명의 목적은, 안정성을 유지하고, 또한 최대치를 구할 때까지의 시간이 짧아지는 제어 회로를 구성할 수 있어서, 안정되고 효과적인 데이터의 전송 속도가 빠른 통신이 가능한 트랜시버를 제공하는 것이다.

또한, 본 발명의 다른 목적은, 전력 소비의 증대를 저감할 수 있어서, 집적화에 적절한 신호 처리 회로(적분기)를 제공하고, 또한 통신 장치 등의 소비 전력의 저감을 도모하는 것이다.

상기의 과제를 해결하기 위해, 본 발명의 제1 형태는, 송신해야 할 정보에 따른 전계를 전계 전달 매체에 발생하고, 발생된 상기 전계를 사용하여 정보의 송신을 행하는 한편, 상기 전계 전달 매체에 발생된 수신 해야 할 정보에 따른 전계를 수신함에 따라 정보의 수신을 행하는 트랜시버로서, 소정의 주파수를 가지는 교류 신호를 출력하여 상기 송신해야 할 정보를 변조하고, 변조한 상기 송신해야 할 정보에 관한 변조 신호를 송신하는 송신 수단과, 상기 송신해야 할 정보에 따른 전계의 발생 및 상기 수신해야 할 정보에 따른 전계의 수신을 행하는 송수신 전극과, 상기 송신 수단의 접지와 대지 접지 사이에 생기는 부유 용량 및 상기 전계 전달 매체와 대지 접지 사이에 생기는 부유 용량에 대하여 리액턴스치를 조정하여 직렬 공진을 일으키기 위하여, 상기 송신 수단 및 상기 송수신 전극과 직렬로 접속되는 공진 수단과, 상기 수신해야 할 정보에 따른 전계를 검출하고, 이 검출한 전계를 전기 신호로 변환하는 전계 검출 수단과, 상기 공진 수단이 가지는 리액턴스치를 조정할 때에 사용하는 조정용 신호를 출력하는 조정용 신호 발생 수단과, 상기 조정용 신호 발생 수단으로부터 출력되는 조정용 신호를 사용하여 상기 전계 검출 수단으로부터 출력되는 전기 신호의 진폭을 검출하기 위한 상기 공진 수단에 있어서의 상기 리액턴스치의 조정에 있어서, 상기 리액턴스치가 클 때에 검출한 상기 전기 신호를 축적하는 제1 축적 수단과, 리액턴스치가 작을 때에 검출한 상기 전기 신호를 축적하는 제2 축적 수단과, 상기 리액턴스치가 클 때의 전계 진폭을 검출하는 검출 수단과, 검출한 상기 전계 진폭으로부터 고주파 성분을 제거하는 필터를 가지고, 상기 리액턴스치가 클 때와 작을 때의 상기 전계 진폭의 차이를 증폭하는 차동 증폭 수단과, 일정 전압의 신호를 발생하는 고정 전압원을 가지는 진폭 검출 수단과, 상기 진폭 검출 수단에 의해 검출한 진폭에 따라 상기 공진 수단이 가지는 특성을 제어하는 제어 신호를 발생하는 제어 신호 발생 수단과, 상기 전계 검출 수단에 의해 변환한 전기 신호를 복조하는 복조 수단을 구비하는 트랜시버를 제공한다.

또, 본 발명의 제2 형태에 관한 트랜시버는, 제1 형태에 있어서, 상기 제어 신호 발생 수단은, 상기 차동 증폭 수단으로부터의 출력 신호를 적분한 신호를 발생하는 적분기와, 상기 적분기에서 발생한 신호에 상기 조정용 신호 발생 수단으로부터 출력된 조정용 신호를 가산하는 가산기를 가진다.

또, 본 발명의 제3 형태에 관한 트랜시버는, 제2 형태에 있어서, 상기 적분기는, 상기 리액턴스치가 클 때와 작을 때의 상기 전계 진폭을 비교하는 전압 비교기와, 상기 진폭의 검출 시에는 오프가 되고 적분 시에는 온이 되는 제1의 P 채널 MOS-FET 및 제2의 I1 채널 MOS-FET와, 상기 리액턴스치가 클 때의 상기 전계 진폭 쪽이 큰 경우에 상기 제2의 P 채널 MOS-FET를 온으로 하고, 제1의 I1 채널 MOS-FET를 오프로 하여 출력 전압을 크게 하고, 상기 리액턴스치가 클 때의 상기 전계 진폭 쪽이 작은 경우에 상기 제2의 P 채널 MOS-FET를 오프로 하고 상기 제1의 I1 채널 MOS-FET를 온으로 하여 출력 전압을 작게 하기 위한 제2의 P 채널 MOS-FET 및 제1의 I1 채널 MOS-FET와, 상기 제어 신호를 유지하기 위한 콘덴서를 가진다.

또, 본 발명의 제4 형태에 관한 트랜시버는, 제3 형태에 있어서, 상기 적분기는, 소정의 제1 임계치를 출력하는 제1 고정 전압원과, 소정의 제2 임계치를 출력하는 제2 고정 전압원과, 상기 제1 임계치와 상기 차동 증폭 수단의 출력을 비교한 결과를 출력하는 제1 전압 비교기와, 상기 제2 임계치와 상기 차동 증폭 수단의 출력을 비교한 결과를 출력하는 제2 전압 비교기를 가진다.

또, 본 발명의 제5 형태에 관한 트랜시버는, 제4 형태에 있어서, 상기 적분기는, 상기 제어 신호의 전압을 증가시킬 때의 변화량을 제어하기 위한 제1 가변 저항과, 상기 제어 신호의 전압을 감소시킬 때의 변화량을 제어하기 위한 제2 가변 저항과, 상기 차동 증폭 수단의 출력과 상기 제1 임계치를 비교하여 상기 제1 가변 저항을 제어하기 위한 신호를 출력하는 제1 차동 증폭기와, 상기 차동 증폭 수단의 출력과 상기 제2 임계치를 비교하여 상기 제2 가변 저항을 제어하기 위한 신호를 출력하는 제2 차동 증폭기를 가진다.

또, 본 발명의 제6 형태에 관한 트랜시버는, 제4 형태에 있어서, 상기 검출 수단과 상기 필터를 대신하여, 상기 전계 검출 수단으로부터 출력되는 상기 전기 신호를 샘플링하기 위한 샘플링 수단을 가진다.

또, 본 발명의 제7 형태에 관한 트랜시버는, 제4 형태에 있어서, 상기 검출 수단과 상기 필터를 대신하여, 상기 전계 검출 수단으로부터 출력되는 상기 전기 신호의 진폭의 피크를 유지하기 위한 피크 홀드(peak hold) 수단을 가진다.

또, 본 발명의 제8 형태에 관한 트랜시버는, 제7 형태에 있어서, 상기 피크 홀드 수단은, 상기 피크를 소정의 회수로 검출하여, 가산하고 유지하기 위한 가산 수단을 가진다.

상기 목적을 달성하기 위해, 청구항 1에 기재된 발명은, 출력 전압을 유지하기 위하여 전하를 축적하는 전하 축적 수단과, 상기 전하 축적 수단에 전하를 축적하여, 출력 전압을 높게 할 때에 닫히는 제1 접속 수단과, 상기 전하 축적 수단에 축적된 전하를 접지에 흘려서 출력 전압을 낮게 할 때에 닫히는 제2 접속 수단과, 외부로부터 입력되는 신호의 입력 전압과 소정의 제1 임계치를 비교하여, 상기 입력 전압이 낮으면 상기 제1 접속 수단을 닫게하는 제어 신호를 출력하는 제1 신호 비교 수단과, 상기 입력 전압과 상기 제1 임계치보다 큰 값으로서 미리 정해지는 제2 임계치를 비교하여, 상기 입력 전압이 낮으면 상기 제2 접속 수단을 닫게하는 제어 신호를 출력하는 제2 신호 비교 수단을 구비한 것을 특징으로 하는 신호 처리 회로이다.

청구항 2에 기재된 발명은, 청구항 1에 기재된 발명에 있어서, 상기 제1 및 제2 접속 수단에 각각 직렬로 접속되어 전류를 발생하는 제1 및 제2 전류원과, 상기 입력 전압과 상기 제1 임계치보다 작은 값으로서 미리 정해지는 제3 임계치를 비교하여, 상기 입력 전압이 상기 제3 임계치보다 작은 경우에는 상기 제1 전류원으로부터 소정의 값을 취하는 제1 정전류(constant current)를 흐르게 하고, 상기 입력 전압이 상기 제3 임계치보다 크고 상기 제1 임계치보다 작은 경우에는 상기 제1 정전류보다 작은 값을 취하는 제2 정전류를 흐르게 하기 위한 전류 제어 신호를 상기 제1 전류원에 출력하는 제3 신호 비교 수단과, 상기 입력 전압과 상기 제2 임계치보다 큰 값으로서 미리 정해지는 제4 임계치를 비교하여, 상기 입력 전압이 상기 제4 임계치보다 큰 경우에는 상기 제2 전류원으로부터 상기 제1 정전류와 동일한 값을 취하는 정전류를 흐르게 하고, 상기 입력 전압이 상기 제2 임계치보다 크고 상기 제4 임계치보다 작은 경우에는 상기 제2 정전류와 동일한 값을 취하는 정전류를 흐르게 하기 위한 전류 제어 신호를 상기 제2 전류원에 출력하는 제4 신호 비교 수단을 추가로 포함하는 것을 특징으로 하는 신호 처리 회로이다.

청구항 3에 기재된 발명은, 청구항 1에 기재된 발명에 있어서, 상기 제1 및 제2 접속 수단에 각각 직렬로 접속되어 전류를 발생하는 제1 및 제2 전류원과, 상기 입력 전압과 상기 제1 임계치의 차를 취하여, 상기 입력 전압이 작을수록 큰 전류를 흐르도록 연속적으로 변화하는 전류 제어 신호를 상기 제1 전류원에 출력하는 제1 차동 증폭 수단과, 상기 입력 전압과 상기 제2 임계치의 차를 취하여, 상기 입력 전압이 클수록 큰 전류를 흐르도록 연속적으로 변화하는 전류 제어 신호를 상기 제2 전류원에 출력하는 제2 차동 증폭 수단을 추가로 포함하는 것을 특징으로 하는 신호 처리 회로이다.

본 발명에 의하면, 안정성을 유지하고, 또한 최대치를 구할 때까지의 시간이 짧아지는 제어 회로를 구성할 수 있어서, 안정되고 효과적인 데이터의 전송 속도가 빠른 통신이 가능한 트랜시버를 제공할 수 있다.

또, 본 발명에, 목표치와 관측치가 일치했을 경우라도, 큰 전류가 흐르지 않고, 전력 소비의 증대를 억제하고, 집적화에 적절한 신호 처리 회로를 제공할 수 있다.

도 1은 종래의 기술에 의한 트랜시버의 개략 구성도이다.

도 2a는 종래의 기술에 의한 트랜시버의 동작을 설명하기 위한 설명도이다.

도 2b는 종래의 기술에 의한 트랜시버의 동작을 설명하기 위한 설명도이다.

도 3a는 종래의 기술에 의한 트랜시버의 동작을 설명하기 위한 설명도이다.

도 3b는 종래의 기술에 의한 트랜시버의 동작을 설명하기 위한 설명도이다.

도 4는 종래의 신호 처리 회로의 구성을 나타낸 회로 블록도이다.

도 5는 본 발명의 제1 실시예에 관한 트랜시버를 설명하기 위한 전체 구성도이다.

도 6a는 본 발명의 제1 실시예에 관한 트랜시버의 각 구성 요소의 출력 파형을 나타낸 도면이다.

도 6b는 본 발명의 제1 실시예에 관한 트랜시버의 동작을 설명하는 설명도이다.

도 7은 본 발명의 제1 실시예에 관한 트랜시버의 적분기로서 적합한 신호 처리 회로의 구성을 나타낸 회로 블록도이다.

도 8은 도 1의 신호 처리 회로에 있어서, 입력 전압(I1)과 전기 신호 비교기의 출력 신호(OUT1, OUT2)의 관계를 나타낸 도면이다.

도 9는 본 발명의 제1 실시예에 관한 트랜시버의 적분기로서 적합한 신호 처리 회로의 구성을 나타낸 회로 블록도이다.

도 10은 도 9의 신호 처리 회로에 있어서, 입력 전압(I1)과 전기 신호 비교기의 출력 신호(OUT1, OUT2)의 관계, 및 입력 전압(I1)과 전류원으로부터 출력되는 전류(I1, I2)의 관계를 나타낸 도면이다.

도 11은 본 발명의 제1 실시예에 관한 트랜시버의 적분기로서 적합한 신호 처리 회로의 구성을 나타낸 회로 블록도이다.

도 12는,가변 전류원으로부터 출력되는 전류와 전류 제어 신호의 관계를 나 타낸 도면이다.

도 13은 도 11의 신호 처리 회로에 있어서, 입력 전압(I1)과 전기 신호 비교기의 출력 신호(OUT1, OUT2)의 관계, 및 입력 전압(I1)과 전류원으로부터 출력되는 전류(I1, I2)의 관계를 나타낸 도면이다.

도 14는 본 발명의 제2 실시예에 관한 트랜시버를 설명하기 위한 전체 구성도이다.

도 15는 본 발명의 제3 실시예에 관한 트랜시버를 설명하기 위한 전체 구성도이다.

도 16은 본 발명의 제3 실시예에 관한 트랜시버의 동작을 설명하는 설명도이다.

도 17은 본 발명의 제4 실시예에 의한 트랜시버에 적합한 제어부의 구성도이다.

도 18은 본 발명의 제5 실시예에 관한 트랜시버에 적합한 제어부의 구성을 나타낸 개략도이다.

도 19는 본 발명의 제6 실시예에 관한 트랜시버의 구성을 나타낸 전체 구성도이다.

도 20은 본 발명의 제6 실시예에 관한 트랜시버의 동작을 설명하는 설명도이다.

도 21은 본 발명의 제7 실시예에 관한 트랜시버를 설명하기 위한 전체 구성도이다.

도 22는 본 발명의 제7 실시예에 관한 트랜시버의 동작을 설명하기 위한 설명도이다.

도 23은 본 발명의 제7 실시예에 관한 트랜시버의 동작을 설명하기 위한 설명도이다.

도 24는 본 발명의 제8 실시예에 관한 트랜시버를 설명하기 위한 전체 구성도이다.

도 25는 본 발명의 제8 실시예에 관한 트랜시버를 설명하기 위한 부분 구성도이다.

도 26은 본 발명의 제8 실시예에 관한 트랜시버의 동작을 설명하기 위한 설명도이다.

도 27은 본 발명의 제9 실시예에 관한 트랜시버의 전체 구성도이다.

도 28은 본 발명의 제10 실시예에 관한 트랜시버의 전체 구성도이다.

도 29는 신호 처리 회로가 적용되는 증폭 회로의 구성을 나타낸 블록도이다.

이하, 첨부 도면을 참조하여, 본 발명에 관한 트랜시버의 바람직한 실시에에 대하여 설명한다. 또, 이하에 설명하는 트랜시버는, 본 발명에 관한 리액턴스 조정기를 포함한다. 그래서, 이하에서는, 트랜시버의 설명에 있어서, 리액턴스 조정기 대하여도 병행하여 설명한다.

(제1 실시예)

도 5에, 본 발명의 제1 실시예에 의한 트랜시버의 블록도를 나타낸다. 도 5에 나타내는 제1 실시예에 의한 트랜시버는, 1MHz 정도로부터 수 10MHz의 주파수를 가지는 반송파가 되는 교류 신호를 출력하는 발진기(5)와, 컴퓨터(도시하지 않음)로부터 후술하는 I/O 회로를 통하여 얻은 송신해야 할 데이터를 사용하여 반송파를 변조하는 변조 회로(6)와, 리액턴스 조정 시 및 송신 시에 온이 되고 수신 시에 오프가 되는 스위치(2)와, 생체(121)와 대지 접지 및 트랜시버 회로의 접지와 대지 접지 간의 부유 용량과 공진을 일으키기 위한 가변 리액턴스부(7)와, 리액턴스 조정 시에 리액턴스치가 클 때에는 검출한 신호를 콘덴서 C1에 축적시키기 위해서 접점 a3와 접점 b3를 접속하고, 리액턴스치가 작을 때에는 검출한 신호를 콘덴서 C2에 축적시키기 위해서 접점 a3와 접점 b3를 접속하는 스위치(3)와, 리액턴스치가 클 때의 전계 진폭을 검출하는 검출기(8)으로 필터(9)와, 리액턴스치가 클 때와 작을 때의 전계 진폭의 차이를 취하는 차동 증폭기(10)와, 차동 증폭기(10)의 출력 신호를 적분하고, 리액턴스를 제어하는 제어 신호를 출력하는 적분기(11)와, 진폭 검출 시에는 적분기(11)의 출력이 변화하지 않도록 고정 전압원(12)으로부터의 신호를 적분기(11)에 입력 하기 위해 접점 a4와 접점 c4를 접속하고, 적분 시에는 차동 증폭기(10)로부터의 신호를 적분기(11)에 입력하기 위하여 접점 a4와 접점 b4를 접속하는 스위치(4)와, 적분기(11)에 제로 전기 신호를 출력하는 고정 전압원(12)과, 리액턴스치의 조정 시에 사용하는 조정 신호를 출력하는 조정용 신호원(13)과, 조정용 신호와 제어 신호를 가산하여 가변 리액턴스부에 출력하는 가산기(14)와, 생체(121)에 발생된 전계를 전기 신호로 변환하는 전계 검출 광학부(15)와, 전계 검출 광학부(15)의 출력 신호를 증폭하여 필터(도시하지 않음)에 의한 잡음 제거 등을 행하는 신호 처리부(16)와, 수신한 신호를 복조하는 복조 회로(17)와, 파형을 정형하는 파형 정형부(18)와, 리액턴스 조정 시 및 송신 시에는 신호 처리부(16)의 출력 신호를 검출기(8)에 입력하기 위하여 접점 a1과 접점 b1을 접속하고, 수신 시에는 복조 회로(17)에 입력하기 위하여 접점 a1과 접점 c1을 접속하는 스위치(1)를 구비하고 있다.

도 5, 도 6a 및 도 6b를 참조하면서, 먼저, 제1 실시예에 관한 트랜시버 에있어서의 리액턴스 조정기의 동작을 설명한다. 발진기(5) 및 변조 회로(6)로부터 출력된 소정의 신호는, 스위치(2) 및 가변 리액턴스부(7)를 통하여 송수신 전극(123)에 제공되어 상기 송수신 전극(123)에 의해, 생체(121) 내에 그 신호에 따른 전계가 발생한다. 여기서 상기 소정의 신호는, 리액턴스치의 조정에 적합한 신호(탐측용 신호)라면, 적절하게 선택할 수 있다. 예를 들면, 소정의 신호는, 발진기(5)로부터 출력되고 반송파일 수도 있고, 또 송신 해야 할 데이터에 의해 반송파가 변조되어 얻어지는 변조파일 수도 있다. 또한, 발진기(5) 및 변조 회로(6)와는 별개의 신호 발생부를 설치하여, 상기 신호 발생부로부터 탐측(探測)용 신호를 발생할 수도 있다.

또, 상기 전계는, 전계 검출부에 의해 송수신 전극(123)을 통하여 수신되어 전기 신호로 변환된다. 상기 전기 신호는, 신호 처리부(16)에 의해 노이즈가 제거된 후, 스위치(1)에 있어서의 접점 a1과 접점 b1의 접속에 의해, 검출기(8) 및 필터(9)를 통하여 스위치(3)에 이른다. 여기서, 검출기(8)는, 신호 처리부(16)로부 터의 전기 신호를 그 진폭에 따른 직류 전압으로 변환하는 기능을 가지고, 필터(9)는, 검출기(8)로부터 출력되는 전압의 고주파 성분을 제거하는 기능을 가진다.

한편, 상기 소정의 신호가 송수신 전극(123)에 제공되고 있는 동안, 조정용 신호원(13)으로부터, 조정용 신호 A로서 고레벨 신호(H)와 저레벨 신호(L)가 가산기(14)를 통하여 교대로 가변 리액턴스부(7)에 대해서 인가된다(도 6a). 조정용 신호 A의 인가에 의해, 가변 리액턴스부(7)의 리액턴스가 변화하게 된다. 이하, 미리 언급하지 않는 경우, 조정용 신호원(13)으로부터 가변 리액턴스부(7)에 대해서 고레벨 신호가 인가될 때에는, 리액턴스부(7)의 리액턴스가 크게 되고, 저레벨 신호가 인가될 때에는, 리액턴스가 작게 되게 한다.

또, 조정용 신호원(13)으로부터는, 스위치(3)의 전환을 제어하는 조정용 신호 B가, 조정용 신호 A와 동기하여 스위치(3)에 대해서 출력된다. 구체적으로는, 조정용 신호원(13)으로부터 가변 리액턴스부(7)에 대해서 고레벨 신호가 출력되고 있을 때에는, 스위치(3)에 있어서는, 접점 a3와 접점 b3가 접속된다. 이로써, 조정용 신호원(13)으로부터 고레벨 신호가 출력되고 있을 때에는, 검출기(8)에 의해 전기 신호가 변환되어 얻어지는 직류 전압에 의해, 콘덴서 C1이 충전된다. 역으로, 조정용 신호원(13)으로부터 저레벨 신호가 출력되고 있을 때는, 전기 신호에 따른 직류 전압에 의해, 콘덴서 C2가 충전된다.

콘덴서 C1 및 C2 중 어는 한쪽이 충전되어 있을 때에는, 스위치(4)에 있어서는, 조정용 신호원(13)으로부터의 조정용 신호 C에 의해 접점 b4와 접점 c4가 접속되어 있어서, 따라서, 고정 전압원(12)로부터의 제로 전압이 적분기(11)에 입력된 다. 그러므로, 적분기(11)의 출력이 변동하지는 않는다. 콘덴서 C1 및 C2의 충전이 종료하면, 스위치(4)에 있어서, 조정용 신호 C에 의해 접점 b4와 접점 a4가 접속 된다. 따라서, 콘덴서 C1 및 C2의 단자간 전압의 차에 근거하는 전압(소정 전압치의 전압)이 차동 증폭기(10)로부터 적분기(11)로 입력된다.

이러한 구성의 본 발명의 제1 실시예에 관한 트랜시버에, 도 6a 및 도 6b를 참조하여, 전계 진폭을 검출하고 있는 사이에 적분기(11)의 출력이 변화하지 않게, 차동 증폭기(10)와 적분기(11)의 사이에 스위치(4)를 삽입하여, 「리액턴스치가 클 때의 전계 진폭의 검출」, 「작을 때의 전계 진폭의 검출」, 「양자의 차이를 취하여 적분」을 각각의 동작에 의한 사이클을 실현하고 있다. 리액턴스치가 큰 경우에는, 스위치(3)의 a3와 b3를 접속하고, 검출기(8)와 필터(9)로 전계 진폭을 검출한 신호를 콘덴서 C1에 축적한다. 리액턴스치가 작은 경우에는, 접점 a3와 접점 c3를 접속하고, 전계 진폭을 검출한 신호를 C2에 축적한다. 이들 기간, 스위치(4)에서는 a4와 적분기(11)에 제로인 신호를 보내는 고정 전압원(12)과 연결되어 있는 접점 c4를 접속하고, 적분기(11)의 출력이 변화하지 않도록 하고있다. 전계 진폭을 검출된 후에, 스위치(3)에서는 접점 a3를 접점 b3와 접점 c3의 어딘가에도 접속하지 않는 상태로 하고, 스위치(4)에서는 접점 a4와 접점 b4를 접속하여 적분을 행한다. 그리고, 도 6a 중, 스위치(3)가 하나인 상태를 나타낸 I1C는, 접점 a3가 접점 b1에도 접점 c1에도 접속 되지않는 상태를 나타내고 있다.

이상의 동작에 의해, 전계 진폭 검출 중에는 적분기(11)의 출력(제어 신호)이 변화하지 않기 때문에, 제어 신호의 변화가 조정용 신호 A의 진폭보다 크더라도, 리액턴스치의 대소와 조정용 신호 A의 관계가 반전하지 않아서 정상적인 제어가 가능해진다. 이로써, 최대치를 구할 때까지의 시간을 짧게 할 수 있어 안정되고 효과적인 데이터의 전송 속도가 빠른 통신을 실현할 수 있다.

도 6a에서는, 적분을 하고 있는 동안(조정용 신호 C가 고레벨일 동안)에, 조정용 신호 A를 저레벨로 하고 있지만, 고레벨로 해도 제어 회로는 정확하게 동작한다. 또, 조정용 신호 A, B, C를 작성하는 때의 근원이 되는 신호원으로서 발신기의 신호를 사용할 수도 있다. 또한, 전계 진폭을 나타내는 전기 신호를 축적하는데 콘덴서 C1 및 C2를 사용하였지만, 다른 축적 수단에 의해도 동일한 제어 동작을 실현할 수 있다. 예를 들면, 축적 수단으로서, 기억 장치를 사용할 수 있다.

이상과 같이 하여 리액턴스치가 적절하게 제어된 상태에서, 송신 해야 할 신호가 I/O 회로(122)를 통하여 변조 회로(6)에 대해서 출력되고, 이 신호에 따라서 발진기(5)로부터 제공되는 반송파가 변조되어 변조 신호를 얻을 수 있어서 상기 변조 신호에 의한 전계가 생체(121) 내에 발생된다.

또한, 스위치(1)에 있어서 접점 a1과 접점 c1이 접속되어, 전계 검출부(15)로부터의 전기 신호가 복조 회로(17)에 제공된다. 전기 신호에 포함되는 수신 해야 할 신호가, 복조 회로(17)에 의해 복조되어 파형 정형부(18)에 의해 파형이 정형되어 I/O 회로(122)를 통하여 송수신 해야 할 신호를 관리하는 컴퓨터로 제공된다. 이와 같이 하여, 해당 트랜시버와 다른 트랜시버 사이에서 인체(121)를 통한 정보통신이 이루어진다.

그리고, 반송파의 진폭이 변화하지 않는 변조 방식(예를 들어 위상 변조나 주파수 변조)을 사용하는 경우에는, 진폭은 정보를 갖지 않기 때문에, 상기 진폭의 값이 변화해도 상관없다. 따라서, 이와 같은 경우에는 데이터 송신 시에 조정용 신호원의 출력을 멈추게 하지 않아도 된다.

이하, 제1 실시예에 의한 트랜시버의 변형예로서, 적분기(11)가 각각 아래와 같은 구성을 가지는 트랜시버에 대하여 설명한다.

(변형예 1)

도 7은, 제1 실시예에 관한 트랜시버의 적분기로서 적합한 신호 처리 회로의 구성을 나타내는 회로 블록도이다. 상기 신호 처리 회로(100)에 있어서는, 목표치 보다 약간 작은 전압 V1, 및 상기 목표치 보다 약간 큰 전압 V2를 각각 제1 및 제2 임계치로서 사용한다. 그리고, 상기 신호 처리 회로(100)에 있어서 스위치 SW1 및 SW2는 양쪽이라고도 정논리(positive logic)인 것으로 하고, 전기 신호 비교기(11)에서는 입력 전압이 V1보다 작을 때에 고 전위가 되는 한편, 전기 신호 비교기(12)에서는 입력 전압이 V2보다 클 때에 고 전위가 되도록 회로를 설계한다.

신호 처리 회로(10O)는, 구체적으로 다음과 같은 구성을 가진다. 즉, 상기 신호 처리 회로(100)는, 임계치 I1과 외부로부터 입력되는 신호의 입력 전압 IN을 비교하여, 입력 전압 IN이 낮으면, 제1 접속 수단인 스위치 SW1를 온(닫음)상태로 하기 위한 신호 OUT1을 출력하는 전기 신호 비교기(211), 임계치 I12와 입력 전압 IN을 비교하여, 입력 전압이 높으면 제2 접속 수단인 스위치 SW2를 온 상태로 하기 위한 신호 OUT2를 출력하는 전기 신호 비교기(212), 및 출력 전압을 유지하기 위해 전하를 축적하는 콘덴서(213)를 구비하고 있다.

여기서, 입력 전압 IN은, 제1 실시예에 관한 트랜시버에 있어서의 스위치(4)(도 5)를 통하여 제공되는 고정 전압원(12)으로부터의 소정 전압치의 전압, 또는 차동 증폭기(10)로부터의 전압이다. 또, 콘덴서(213)의 단자간 전압이 트랜시버의 가변 리액턴스부(7)(도 5)에 인가된다.

도 8은, 전기 신호 비교기(211 및212)로부터 각각 출력되는 신호 OUT1 및 OUT2(세로축)와 입력 전압 IN(가로축)의 관계를 나타낸 도면이다.

상기 도면에 나타낸 선(2101)에 의하면, 입력 전압 IN의 값이 목표치를 포함하는 영역인 임계치 V1 및 V2의 사이의 값을 취하는 경우, 전기 신호 비교기(211 및 212)로부터는, 각각 신호 OUT1 및 OUT2는 출력되지 않고, 따라서, 스위치 SW1 및 SW2는 모두 오프(개방)가 된다. 그러므로, 출력 전압에는 변동이 없고, 큰 전류가 흐르지 않는다.

이에 비해, 입력 전압 IN이 임계치 I1보다 낮을 때에는 스위치 SW1를 온 상태로 하는 신호 OUT1이 출력되고, 스위치 SW2는 오프로 유지된다. 따라서, 전원 Vdd로부터 스위치 SW1를 통해 콘덴서(213)로 전하가 이동하여, 콘덴서(213)의 단자간의 전압은 고전위(Vdd)가 된다.

또, 입력 전압이 임계치 I12보다 큰 값일 때에는 스위치 SW2를 온 상태로 하는 신호 OUT2가 출력되고, 스위치 SW1는 오프로 유지된다. 이 경우, 콘덴서(213)에 저장된 전하가 스위치 SW2를 통해 접지로 이동 하기 때문에, 콘덴서(213)의 단자간 전압은 저하된다.

그리고, 신호 처리 회로(100)를 적분기로서 사용하는 트랜시버에 있어서는, 전하 축적 수단 C1 또는 C2(도 5)중,어느 한쪽이 전하를 축적하고 있는 사이에는, 스위치(4)에서는 접점 a4와 접점 b4가 접속되고, 고정 전압원(12)의 전압이 신호 처리 회로(100)로 입력된다. 여기서, 이 전압은, 상기 임계치 V1과 V2 사이의 전압치를 가진다. 그러므로, 전하 축적 수단 C1 또는 C2가 전하를 축적하고 있는 사이에, 스위치 SW1도 SW2도 온이 되지 않고, 따라서, 신호 처리 회로(100)의 출력 전압(제어 신호)은 콘덴서(213)의 단자간 전압으로 유지된다.

이상 설명한 적분기(11)로서의 신호 처리 회로(10O)에 의하면, 스위치 SW1도 스위치 SW2도 온이 되지 않기 때문에, 전원 전압 Vdd로부터 접지에 큰 전류가 흐르지 않는다. 따라서, 전력 소비의 증대를 저감할 수 있다. 이로써, 집적화에 적절한 신호 처리 회로를 제공할 수 있다.

(변형예 2)

도 9는 본 발명의 제1 실시예에 관한 트랜시버의 적분기로서 적합한 다른 신호 처리 회로의 구성을 나타낸 회로 블록도이다. 도시한 대로, 신호 처리 회로(200)에 있어서는, 전원 Vdd의 정 전극과 스위치 SW1 사이에 전류원(225)이 접속되고, 접지와 스위치 SW2 사이에 전류원(226)이 접속되고, 전기 신호 비교기(223, 224)로부터 각각 전류원(225, 226)에 대해서 전류 제어 신호를 출력함에 따라서 제어 신호를 조정하는 것을 특징으로 한다. 또, 신호 처리 회로(200)에 있어서도, 스위치 SW1 및 SW2는 둘 다 정논리인 것으로 한다.

그리고, 신호 처리 회로(200)가, 제1 임계치 I1과 입력 전압 IN을 비교하여, 입력 전압 쪽이 낮으면, 스위치 SW1을 온 상태로 하는 신호 OUT1을 출력하는 전기 신호 비교기(221), 제2 임계치 V2와 입력 전압 IN을 비교하여, 입력 전압 IN 쪽이 높으면, 스위치 SW2를 온 상태로 하는 신호 OUT2를 출력하는 전기 신호 비교기(222), 및 출력 전압을 유지하기 위해 전하를 축적하는 용량(227)을 가지고 있는 점은, 상기의 신호 처리 회로(100)와 동일하다.

또, 입력 전압 IN은, 제1 실시예에 관한 트랜시버에 있어서의 스위치(4)(도 5)를 통하여 제공되는, 고정 전압원(12)으로부터의 소정 전압치의 전압, 또는 차동 증폭기(10)로부터의 전압이며, 또, 콘덴서(213)의 단자간 전압이 트랜시버의 가변 리액턴스부(7)(도 5)에 인가되는 점도 신호 처리 회로(100)과 동일하다.

신호 처리 회로(200)는, 상기 구성에 부가하여 제3 임계치 I13( < V1)와 입력 전압 IN을 비교하여, 입력 전압 IN 쪽이 낮으면, 전류원(225)에 큰 전류를 흐르게 하기 위해 전류 제어 신호를 출력하는 전기 신호 비교기(223), 제4 임계치 V4( > V2)와 입력 전압 IN을 비교하여, 입력 전압 IN 쪽이 높으면, 전류원(226)에 큰 전류를 흐르게 하기 위해 전류 제어 신호를 출력하는 전기 신호 비교기(224)를 구비하고 있다.

이상의 구성을 가지는 신호 처리 회로(20O)의 동작을 설명한다. 스위치 SW1 및 S W2와 각각 직렬로 접속되는 두 개의 전류원(225 및 226)은, 각각에 접속되는 전기 신호 비교기(223 및 224)로부터 출력되는 전류 제어 신호의 값이 1인지 0인지에 따라서, 전류치가 상이한 전류를 출력한다.

도 10은, 입력 전압 IN과 스위치 SW1을 흐르는 전류 I1 및 스위치 SW2를 흐르는 전류 I2와의 관계를 나타낸 도면이다. 여기서 각 전류의 양의 방향은, 도 9 에 나타낸 화살표의 방향이다.

도 10의 선(2201)에 의하면, 입력 전압이 V3보다 낮을 때에는, 전기 신호 비교기(223)에서 1의 값을 취하는 전류 제어 신호가 전류원(225)에 대해서 출력된다. 이에 따라, 도 10의 선(2201)에 나타낸대로, 전류원(225)으로부터 전류 I1(제1 정전류)가 흐른다. 이 결과, 출력 전압(용량(227)의 전압)이 증가한다.

또, 입력 전압이 V3보다 높고 V1보다 낮을 때에는, 전기 신호 비교기(223)에서 0의 값을 취하는 전류 제어 신호가 전류원(225)에 대해서 출력되고, 전류원(225)로부터 전류 I1보다 작은 전류(제2 정전류)가 흐른다. 이 결과, 전류원(225)으로부터 전류 I1이 흐르는 경우에 비해, 출력 전압은 완만하게 증가한다.

도 10으로부터 명백한 바와 같이, 전기 신호 비교기(223)로부터 출력되는 전류 제어 신호의 값이 1이냐 0이냐에 따라, 전류원(225)으로부터 큰 전류치를 가지는 전류와 작은 전류치를 가지는 전류가 흐른다. 즉, 입력 전압이 목표치로부터 크게 편차하고 있을 때에는, 전류원(225)으로부터 큰 전류치를 가지는 전류가 흘러서 출력 전압(용량(227)이 급속히 증가하고, 입력 전압의 목표치로부터의 편차가 작을 때는, 전류치(225)로부터 작은 전류치를 가지는 전류가 흘러서 출력 전압이 완만하게 증가한다.

한편, 입력 전압이 V4보다 클 때에는, 전기 신호 비교기(224)에서 1의 값을 취하는 전류 제어 신호가 출력되어, 전류원(226)으로부터 큰 전류 I2(제3 정전류)가 흐른다. 이 결과, 급격하게 출력 신호가 감소한다. 그리고, 전류 I2의 전류치는, 전류 I1(제1 정전류)과 동일하게 할 수 있다.

또, 입력 전압이 V2보다 높고 V4보다 낮을 때에는, 전기 신호 비교기(224)에서 0의 값을 취하는 전류 제어 신호가 전류원(226)에 대해서 출력되고, 전류원(226)으로부터 전류 I2보다 작은 전류(제4 정전류)가 흐른다. 그러므로, 용량(227)에 축전된 전하는, 전류원(226)으로부터 전류 I2가 흐르는 경우에 비하여 완만하게 접지에 흘러서, 따라서, 출력 전압이 완만하게 감소한다. 그리고, 제4 정전류는, 제2 정전류와 동일한 전류치를 가질 수 있다.

전류원(226)도 또 전류원(225)과 동일하게, 전기 신호 비교기(224)로부터 출력되는 전류 제어 신호가 1이냐 O이냐에 따라, 큰 전류치와 작은 전류치를 가지는 전류가 출력된다.

이와 같은 기능을 가지는 전류원(225 및 226)을 사용함으로써, 입력 전압 IN과 목표치의 편차가 큰 경우에는 큰 전류가 흘러서 출력 전압의 변화가 빨라지는 한편, 양자의 편차가 작은 경우에는, 흐르는 전류도 작아지고 출력 전압의 변화도 작기 때문에, 회로의 안정성이 한층 높아지게 된다.

즉, 이상 설명한 적분기(11)로서의 신호 처리 회로(200)에, 상기 신호 처리 회로(100)와 동일한 효과를 얻을 수 있다.

부가하여, 신호 처리 회로(10O)에, 전류원을 스위치에 직렬로 접속함으로써, 입력 전압과 목표치의 편차에 따라 출력 전압을 변화시킬 수 있고, 이 결과, 신호 처리 회로의 안정성을 한층 향상시킬 수 있다.

(변형예 3)

도 11은 본 발명의 제1 실시예에 관한 트랜시버의 적분기(11)로서 적합한 다 른 신호 처리 회로의 구성을 나타낸 회로 블록도이다. 도시한 대로, 신호 처리 회로(203)에 있어서는, 전원 Vdd의 양의 전극과 스위치 SW1 사이에 가변 전류원(235)이 접속되고, 접지와 스위치 SW2 사이에 가변 전류원(236)이 접속되고, 가변 전류원(235, 236)에 대해서는 각각 차동 증폭기(233, 234)로부터 전류 제어 신호가 입력된다. 차동 증폭기(233)는, 임계치 V1(정위상 입력)과 입력 전압 IN(역위상 입력)을 입력하고, 이들의 차이가 클수록 가변 전류원(235)으로부터 큰 전류가 흐르도록 가변 전류원(235)에 대해서 전류 제어 신호를 출력한다. 차동 증폭기(234)는, 입력 전압 IN(정위상 입력)과 임계치 V2(역위상 입력)를 입력하고, 이들의 차이가 클수록 가변 전류원(236)으로부터 큰 전류가 흐르도록 가변 전류원(236)에 대해서 전류 제어 신호를 출력한다.

그리고, 신호 처리 회로(203)에 있어서도, 스위치 SW1 및 SW2는 양쪽이 모두 정논리인 것으로 한다.

또, 신호 처리 회로(203)는, 상기 신호 처리 회로(100, 200)와 같이, 제1 임계치 V1과 입력 전압 IN을 비교하여, 입력 전압 IN 쪽이 낮으면, 스위치 SW1을 온 상태로 하는 신호 OUT1을 출력하는 전기 신호 비교기(231)와, 제2 임계치 V2와 입력 전압 IN을 비교하여, 입력 전압 IN 쪽이 높으면, 스위치 SW2를 온 상태로 하는 신호 OUT2를 출력하는 전기 신호 비교기(232)와, 출력 전압을 유지하기 위해, 전하를 축적하는 용량(237)을 가지고 있다.

신호 처리 회로(203)에 있어서, 차동 증폭기(233 및 234)로부터 가변 전류원(235 및 236)에 각각 출력되는 전류 제어 신호는 연속적으로 변화하므로, 그 전류 제어 신호와 가변 전류원으로부터 출력되는 전류와의 관계는, 어느 경우에도 도 12의 특성 곡선(301)으로 나타낸 바와 같이, 전류 제어 신호의 값에 따라 가변 전류원으로부터의 전류치도 연속적으로 변화한다.

도 13은 도 12에 나타낸 특성 곡선(2301)을 가지는 가변 전류원을 사용하는 경우의 입력 전압 IN과 가변 전류원으로부터 출력되는 전류 I1, I2와의 관계를 나타낸 도면이다. 전술한 바와 같이, 입력 전압 IN은, 두개의 차동 증폭기(233 및234)에, 서로 역상을 이루도록 입력된다. 보다 구체적으로는, 입력 전압 IN은, 차동 증폭기(233)에는 역상 입력 단자 (-)로부터 입력되고, 차동 증폭기(235)에는 정상입력 단자 (+)로부터 입력된다. 이 결과, 도 7에 나타낸 바와 같이, 목표치를 축으로 하여 대칭인 곡선(2401)을 얻을 수 있다. 말할 필요도 없이, 곡선(2401)에있어서의 전류치 I1 및 I2의 기울기의 절대치는, 도 12의 곡선의 기울기의 절대치와 동일하다.

입력 전압 IN이 임계치 V1보다 낮은 경우, 차동 증폭기(233)로부터 가변 전류원(235)에 대해서 전류 제어 신호가 출력된다. 여기서, 입력 전압 IN이 임계치 V1보다 낮은 만큼 가변 전류원(235)으로부터의 전류가 커지도록(도 13의 선(2401)전류치(235)에 대해서 전류 제어 신호가 출력된다. 그러므로, 전류원(235)으로부터 큰 전류가 흘러서 출력 전압은 빨리 증가한다. 또, 신호 처리 회로(203)의 경우, 입력 전압 IN이 높아짐에 따라 전류 I1은 작아져서, 출력 전압은 완만하게 증가한다.

이에 비해 입력 전압이 V2보다 큰 경우에는, 이번에는 전류원(236)으로부터 전류 I2가 흘러서 출력 전압이 감소하고, 입력 전압 IN이 크게 될수록 출력 전압은 빨리 감소한다.

입력 전압 IN이 V1보다 크고 V2보다 작게 되는 경우, 전류가 제로로 되어 출력 전압이 일정하게 된다.

이상 설명한 적분기(11)로서의 신호 처리 회로(203)에 의하면, 상기 신호 처리 회로(100)와 동일한 효과를 얻을 수 있다.

또한, 신호 처리 회로(203)에 의하면, 가변 전류원을 스위치에 직렬로 접속 함으로써, 입력 전압과 목표치의 편차에 따라 연속적으로 출력 전압을 변화시킬 수가 있어서, 결과적으로, 신호 처리 회로의 안정성을 더 한층 향상시킬 수 있다.

(변형예 4)

상기의 변형예 3에 있어서의 전류원(235 및 236) 대신에 가변 저항기를 설치할 수도 있다. 이 경우에는, 전기 신호 비교기(233 및 234)는, 소정의 전압(IN)과 고정 전압 V1 또는 V2와의 차이가 클수록 가변 저항기의 저항치를 작게 하도록, 가변 저항기에 전류 제어 신호를 출력도록 구성된다. 이로써, 소정의 전압과 고정 전압의 편차가 클수록, 큰 전류가 흘러서 출력 전압이 급속히 변화한다. 또, 소정의 전압과 고정 전압의 편차가 작은 경우에는, 가변 저항기의 저항이 크게 되기 때문에, 전류치가 완만하게 변화한다. 따라서, 리액턴스 조정이 단시간에 안정적으로 달성된다.

(제2 실시예)

이어서, 본 발명의 제2 실시예에 관한 트랜시버에 대하여 설명한다. 제2 실 시예에 있어서는, 적분기의 구성을 보다 구체적으로 설명한다. 도 14는, 제1 실시예에 관한 트랜시버를 도면이며, 상기 적분기에 차지 펌프 회로를 사용한 경우의 구성예이다.

도 14에 나타낸 바와 같이, 적분기(20)는, 적분기용 전원 전압의 양극과 접지 사이에 양극으로부터 순서대로 직렬로 접속되는 pMOS1, pMOS2, nMOS1 및 nMOS2와, pMOS2 및 nMOS1의 사이의 노드와 접지 사이에 있어서 mMOS1 및 nMOS2에 병렬로 접속되는 콘덴서 Cp에 의해 구성된다. 여기서, pMOS는 p채널 MOS-FET(Metal Oxide Semiconductor Field Effect Transistor)이고, nMOS는 n채널 MOS-FET를 의미한다.

pMOS1 및 nMOS2는, 콘덴서 C1 및 C2가 전하를 축적하고 있는 동안에는 적분기(20)의 출력 전압(콘덴서 Cp의 단자간 전압)이 변화하지 않도록 오프가 되고, 콘덴서 C1 및 C2가 전하의 축적을 종료하면 온이 된다.

그리고, 도 14에 나타낸 것처럼, pMOS1의 게이트에는 조정용 신호원(13)으로부터 조정용 신호 C가 전압 반전기를 통하여 입력되고 nM0S2의 게이트에는 조정용 신호원(13)으로부터 조정용 신호 C가 직접 입력된다. 조정용 신호 C는, 콘덴서 C1 및 C2에 의한 전하 축적을 제어하는 조정용 신호 B에 따라 생성되는 신호이다. 즉, 조정용 신호원(13)은, 조정용 신호 C로서, 콘덴서 C1 및 C2가 전하를 축적하고 있는 동안에는 저레벨 신호를 출력하고, 전하 축적을 종료하면 고레벨 신호를 출력한다(도 16). 따라서, pM0S1 및 nM0S2는, 콘덴서 C1 및 C2가 전하를 축적하고 있는 동안에 오프가 되고, 전하의 축적을 종료하면 온이 되도록 제어된다.

한편, pMOS2 및 nMOS1의 게이트에는, 전압 비교기(10)로부터의 신호가 입력 된다. 전압 비교기(10)는, 콘덴서 C1 및 C2의 전압을 비교하여, C1의 전압 쪽이 높은 경우는, 저레벨 신호를 출력한다. 이로써, pMOS2가 온이 되어 nMOS1가 오프가 된다. 그리고, 콘덴서 C1 및 C2의 전하 축적이 종료하여 조정용 신호 C에 의해 pMOS1(및 nMOS2)가 온이 되면, 전압 전원으로부터 pMOS1 및 pMOS2를 통하여 콘덴서 Cp로 전하가 이동하여, 제어 신호의 전압이 상승한다.

역으로, 콘덴서 C1의 전압 쪽이 낮은 경우는, 전압 비교기(10)가 고레벨 신호를 출력한다. 그러므로, pMOS2가 오프가 되고 nMOS1이 온이 된다. 여기서, 콘덴서 C1 및 C2의 전하 축적이 종료하고, 조정용 신호 C에 의해 nMOS2(및 pMOS1)가 온이 되면, 콘덴서 Cp로부터 nMOS1 및 nMOS2를 통하여 전하가 접지로 이동하여, 제어 신호의 전압이 강하한다.

본 실시예를 제1 실시예의 변형예 1(도 7)과 대비하면, pMOS2는 스위치 SW1과 동일한 기능을 가지고, nMOS1은 SW2와 동일한 기능을 가지고, pMOS1와 nMOS2는 스위치(4)에 해당하는 기능을 가지고 있다. 그리고, pMOS1 및 nMOS2는 또, 조정용 신호 C가 저레벨일 때 pMOS1 및 nMOS2 모두 오프가 되므로, 전하의 이동은 생기지 않고, 그 결과, 출력 전압(제어 신호)은 콘덴서 Cp의 단자간 전압으로 유지된다. 환언하면, 본 실시예에 관한 트랜시버에 있어서는, 제1 실시예에서의 고정 전압원(12)을 사용하지 않고, 콘덴서 C1 및 C2가 전하를 축적하고 있는 동안의 제어 신호의 변동이 회피된다.

이상의 구성에 의해, 본 실시예에 관한 트랜시버는, 제1 실시예에 관한 트랜시버와 같은 효과를 가진다.

(제3 실시예)

도 15에 본 발명에 관한 제3 실시예에 의한 트랜시버의 블록도를 나타낸다.

도시한 것처럼, 제3 실시예의 트랜시버의 블록도에 있어서는, 진폭 검출 시에는 적분기의 출력이 변화하지 않도록 오프가 되고, 적분 시에는 온이 되는 pM0S1와 nMOS2와, 출력 전압(제어 신호)을 유지하기 위한 용량 Cp와, 임계치 X(기준 전압)을 출력하는 고정 전압원 SX와, 임계치 Y(기준 전압)을 출력하는 고정 전압원 SY와 임계치 X와 차분 검출기(22)의 출력을 비교한 결과를 출력하는 전압 비교기 X와, 입력 신호와 임계치 Y를 비교한 결과를 출력하는 전압 비교기 Y에 의해 구성되어 있다.

제3 실시예에 의한 트랜시버에서는, 차지 펌프 회로의 전단에 각각 상이한 임계치 X와 임계치 Y를 가지는 전압 비교기 X와 전압 비교기가 구비된다. 또, 차분 검출기(22)에서는, 입력의 차이가 제로일 때 일정한 전압치를 출력하는 것과 같은 전압 레벨의 변환도 행하여지고 있다. 도 15 중의 고정 전압원 SX와 고정 전압원 SY는, 각각 전압 비교기 X와 전압 비교기 Y에 임계치를 주기 위한 신호원이다. 또, 도 16에 본 실시예의 트랜시버에서의 제어 시의 각 구성 요소의 출력 파형을 나타낸다. 도 16에 나타낸 바와 같이, 임계치 X와 임계치 Y는 수렴치를 사이에 두도록 설정한다. 여기서, 차분 검출기(22)의 수렴치는 입력 신호의 차이가 제로일 때에 출력되는 전기 신호를 가리킨다.

상기 제어부(21)에서는, 콘덴서 C1의 전압이 콘덴서 C2의 전압보다 높고, 또한 차분 검출기(22)의 출력이 임계치 X 및 임계치 Y보다 높은 경우, 전압 비교기 X 와 전압 비교기 Y의 출력은 양쪽 모두 저레벨이 되므로, pMOS2가 온, nMOS1이 오프가 된다. C1의 전압과 C2의 전압이 거의 동일하면서, 또한, 차분 검출기(22)의 출력이 임계치 X 및 임계치 Y의 사이에 있는 경우에는, 전압 비교기 X의 출력은 고레벨, 전압 비교기 Y의 출력은 저레벨이 되므로, pMOS2와 nMOS1의 양쪽 모두 오프가 된다. C1의 전압이 C2의 전압보다 낮고, 또한, 차분 검출기(22)의 출력이 임계치 X 및 임계치 Y보다 낮은 경우, 전압 비교기 X와 전압 비교기 Y의 출력은 양쪽 모두 고레벨이 되므로, pMOS2가 오프, nMOS1이 온이 된다.

그러므로, 리액턴스치가 클 때의 전계 진폭 쪽이 리액턴스치가 작을 때의 전계 진폭보다 높은 경우(C1의 전압이 C2의 전압보다 높은 경우)에는, 제어 신호는 커지고, 낮은 경우에는 제어 신호는 작아지므로, 제1 실시예의 제어 회로와 동일한 동작을 행한다.

그러나, 제1 실시예에서는, 리액턴스치가 클 때의 전계 진폭과 작을 때의 전계 진폭이 완전히 같아질 때까지 제어 신호가 계속적으로 변화하는데 비해, 본 제3 실시예에서는 2개의 임계치를 사용함으로써, 전계 진폭의 차를 허용할 수 있다는 것이 상이하다. 이로써, 트랜시버 내에서 사용하고 있는 전자 회로 등으로부터 발생하는 잡음에 의한 전계 진폭의 오차에 의해 제어 신호가 변화하지 않게 된다(도 16의 차분 검출 출력. 따라서, 제1 실시예의 트랜시버에 비해, 본 실시예의 트랜시버 쪽이, 보다 잡음에 대한 안정성이 높다.

(제4 실시예)

도 17은 본 발명의 제4 실시예에 의한 트랜시버에 적합한 제어부(23)의 구성 도이다. 도시한 것처럼, 제어부(23)는, pMOS1, pMOS2, nMOS1 및 nMOS2와, 콘덴서 Cp와, 임계치 X를 출력하는 고정 전압원 SX와, 임계치 Y를 출력하는 고정 전압원 SY를 제3 실시예에서의 제어부(21)(도 15)와 동일하게 가진다.

이에 부가하여, 제어부(23)는, pMOS1 및 pMOS2의 사이에 설치되는 가변 저항기 RX와, nM0S1 및 nM0S2의 사이에 설치되는 가변 저항기 RY와, 입력 전압과 임계치 X를 비교하여 가변 저항기 RX의 저항치를 제어하는 신호를 출력하는 차동 증폭기 AX와, 입력 전압과 임계치 Y를 비교하여 가변 저항기 RY의 저항치를 제어하는 신호를 출력하는 차동 증폭기 AY를 가진다.

차동 증폭기 AX는, 구체적으로는, 입력 전압과 임계치 X와의 차이가 클수록 가변 저항기 RX의 저항치가 낮아지도록 가변 저항기 RX에 대해서 저항 제어 신호를 출력한다. 이로써, 입력 전압과 임계치 X와의 차이가 클수록, 전원 전압으로부터 콘덴서 Cp에 전하의 이동이 급속히 행하여 진다. 또, 차동 증폭기 AY는, 입력 전압과 임계치 Y의 차이가 클수록 가변 저항기의 저항치가 낮아지도록 가변 저항기 RY에 대해서 저항 제어 신호를 출력한다. 이로써, 입력 전압과 임계치 Y의 차이가 클수록, 콘덴서 Cp로부터 접지에 전하가 급속하게 이동된다.

따라서, 제어부(23)에 의하면, 제어 신호의 변화량을 바꿀 수 있는 적분기를 제공할 수 있다. 즉, 제어부(23)는, 입력 전압이 임계치 X나 임계치 Y로부터 멀어져 있을 때에는 제어 신호(콘덴서 Cp의 단자간 전압)의 변화량을 크게 하고, 임계치의 근방에서는 제어 신호의 변화량을 작게 할 수 있다. 그러므로, 보다 짧은 시간에 리액턴스의 최적치를 구할 수 있고, 또한 안정성의 높은 제어를 실현할 수 있 다.

(제5 실시예)

도 18은 본 발명의 제5 실시예에 관한 트랜시버에 적합한 제어부(230)의 구성을 나타낸 개략도이다. 제어부(230)는, pMOS1, pMOS2, nMOS1 및 nMOS2와, 콘덴서 Cp와, 고정 전압 V1을 출력하는 고정 전압원과, 고정 전압 V2를 출력하는 고정 전압원을 제3 실시예에서의 제어부(21)(도 15)와 동일하게 가진다.

이것에 부가하여, 제어부(230)는, 고정 전압 V1보다 낮은 고정 전압 V3를 출력하는 제3 고정 전압원과, pMOS1 및 pMOS2의 사이에 접속되는 전류원(250)과, 입력 전압과 고정 전압 V3를 비교하여 입력 전압이 고정 전압 V3보다 낮은 경우에는 전류원(250)으로부터 제1 정전류를 흐르게 하고, 입력 전압이 고정 전압 V3보다 높고 고정 전압 V1보다 낮은 경우에는 전류원(250)으로부터 제1 정전류보다 작은 제2 정전류를 흐르게 하도록 전류원(250)에 대해서 전류 제어 신호를 출력하는 전기 신호 비교기(223)와, 고정 전압 V2보다 높은 고정 전압 V4를 출력하는 고정 전압원과, nMOS1 및 nMOS2의 사이에 접속되는 전류원(226)과, 입력 신호와 고정 전압 V4를 비교하여 입력 전압이 고정 전압 V4보다 높은 경우에는 전류원(226)으로부터 제3 정전류를 흐르게 하고, 입력 전압이 고정 전압 V2보다 높고 고정 전압 V4보다 낮은 경우에는 전류원(226)으로부터 제3 정전류보다 작은 제4 정전류를 흐르게 하도록 전류원(226)에 대해서 전류 제어 신호를 출력하는 제4 전기 신호 비교기(224)를 구비한다.

상기와 같이 구성되는 제어부(230)는, 다음과 같이 동작한다. 입력 전압이 고정 전압 V3보다 높을 때, 즉, 입력 전압이 고정 전압 V1에 비해 크게 편차하고 있을 때에는, 전류원(250)으로부터 pMOS2에 제1 정전류가 흐르도록 전기 신호 비교기(223)로부터 전류원(250)에 대해서 전류 제어 신호가 출력된다. 입력 전압이 고정 전압 V3보다 낮고 고정 전압 V1보다 높을 때, 즉 입력 전압과 고정 전압 V1의 편차가 별로 크지 않을 때에는, 전류원(250)으로부터 pMOS2로 제2 정전류가 흐르도록 전기 신호 비교기(223)로부터 전류원(250)에 대해서 전류 제어 신호가 출력된다. 여기서, 제1 정전류는 제2 정전류보다 크다. 따라서, 입력 전압과 고정 전압 V1과의 편차가 클수록, 전류원(250)으로부터 큰 전류가 흘러 그 결과, 콘덴서 Cp가 보다 단시간에 충전된다. 또, 전기 신호 비교기(224) 및 전류원(226)도 서로 협동하여, 상기 전기 신호기(223) 및 전류원(225)과 동일하게 동작한다.

따라서, 제어부(230)에 의하면, 입력 전압이 고정 전압 V1이나 고정 전압 V2로부터 떨어져 있을 때에는 제어 신호(콘덴서 Cp의 단자간 전압)의 변화율을 크게 하고, 고정 전압 V1이나 V2의 근방에서는 제어 신호의 변화율을 작게 할 수 있다. 그러므로, 보다 짧은 시간에 리액턴스의 최적치를 구할 수 있고, 또한 안정성의 높은 제어를 실현할 수 있다.

그리고, 전류원(225 및 226) 대신에 가변 전류원을 사용할 수도 있다. 이 경우에는, 전기 신호 비교기(224 및 226)는, 입력 전압과 고정 전압 V1 또는 V2와의 차이가 클수록 가변 전류원으로부터의 전류가 크게 되도록 가변 전류원에 전류 제어 신호를 출력하도록 구성된다. 예를 들면, 전기 신호 비교기(224 및 226)는, 차동 증폭기이면 유용하게 쓰일 수 있을 것이다. 이로써, 입력 전압과 고정 전압 의 편차가 클수록, 큰 전류가 흘러서 출력 전압이 급속히 변화되고, 상기의 편차가 작을 때는 작은 전류가 흘러서 출력 전압은 완만하게 변화한다. 따라서, 리액턴스 조정이 단시간에 안정적으로 달성된다.

(제6 실시예)

도 19는, 본 발명의 제6 실시예에 관한 트랜시버의 구성을 나타낸 구성도이다. 상기 제6 실시예의 트랜시버에 있어서는, 송수신 전극(123)을 통하여 전계 검출 광학부(15)에 의해 검출되는 전기 신호의 진폭을 검출하기 위하여, 샘플링 회로(24)가 사용된다. 집적 회로로 트랜시버를 구성하는 경우, 큰 정전 용량을 필요로 하는 필터의 사용은, 집적회로의 면적을 증대시키고 집적 회로가 고가가 된다. 따라서, 필터를 이용하지 않는 진폭의 검출 방법을 채용할 필요가 있다.

그래서, 본 실시예에서는, 샘플링 회로(24)로 진폭을 검출하고 있다. 샘플링으로 진폭을 검출하는 경우, 샘플링 신호의 주기와 생체에 발생되는 전계의 주기는 일치할 필요가 있으므로, 샘플링 신호를 생성하는 조정용 신호원(13)에는 발신기(5)로부터 신호를 입력할 필요가 있다.

도 20에는, 본 실시예의 트랜시버의 리액턴스 조정 시에 있어서의 각 구성 요소의 출력 파형을 나타낸다. 여기서는, 정현파의 상측(볼록한 곡선부분)에 맞추어서 샘플링 회로(24)에 샘플링 신호를 입력하고 있다. C1 및 C2에는, 각각 리액턴스가 클 때와 작을 때의 신호 처리부(16)의 출력을 샘플링한 신호가 축적된다. 차분 검출기(22)로 이들의 차이를 취하여, 제어부(21)에 입력한다. 제어부(21)에서는 차분 검출기(22)의 출력 신호에 따라 제어 신호를 출력한다. 이 구성에 의 해, 필터를 이용하지 않고 진폭을 검출할 수 있다.

(제7 실시예)

도 21은 본 발명의 제7 실시예에 의한 트랜시버의 블록도이다. 제7 실시예의 트랜시버의 블록에서는, 송수신 전극(123)을 통하여 전계 검출 광학부(15)에 의해 검출되는 전기 신호의 진폭을 검출하기 위하여, 피크 홀드 회로(25)가 사용된다. 이미 설명한 제6 실시예에 의한 트랜시버의 구성에서는, 진폭을 검출하기 위해, 샘플링 회로(24)를 사용하였지만, 본 실시예에서는 피크 홀드 회로(25)를 대신사용하고 있다. 샘플링 회로(24)에서는 파형의 피크에 의해 샘플링 신호를 동기시킬 필요가 있지만, 피크 홀드 회로(25)에서는, 어느 기간 내에 입력된 신호의 피크를 유지하므로, 이 기간을 길게 설정하여 파형의 피크로 동기시킬 필요가 없다. 따라서, 샘플링 회로(24)를 사용한 경우에 비해, 반송파와 피크 홀드 회로(25)를 동작시키는 신호와의 사이의 허용할 수 있는 위상차에 여유가 있다. 여기서, 도 22에 구체적인 피크 홀드 회로(25)의 구성예를 나타낸다. 도 22에 나타낸 피크 홀드 회로(25)의 구성에서는, 검출기 구동 신호가 고레벨일 때에 신호를 입력하기 위해 온이 되는 스위치 SWD1과, 입력 신호의 피크를 유지하기 위한 콘덴서 Cpk와, 콘덴서 Cpk에 유지된 리셋 신호를 리셋하기 위한 리셋 스위치 SWD2로 이루어진다.

도 23에 각 구성 요소의 출력 파형을 나타낸다. 상기 피크 홀드 회로(25)에서는, 차동 검출기(22)의 구동 신호가 고레벨이고 리셋 신호가 저레벨일 때에, 입력 파형의 피크치가 용량 Cpk에 축적된다. 그리고, 리셋 신호가 저레벨이 되면 용량 Cpk에 축적된 전하가 방출되어 초기 상태로 되돌아온다. 이것을 리액턴스가 클 때와 작을 때에 행하고, 진폭을 나타내는 전기 신호를 C1과 C2에 축적한다. 축적된 전기 신호를 차분 검출기(22)로 차이를 취하여, 제어부(21)에 의해 적분하여 제어 신호를 출력한다. 이와 같은 동작에 의해, 피크 홀드 회로(25)를 사용한 리액턴스의 제어를 실현한다.

(제8 실시예)

도 24는 본 발명에 관한 제8 실시예의 블록도이다. 도 24에 나타낸 본 실시예에 의한 트랜시버에서는, 송수신 전극(123)을 통하여 전계 검출 광학부(15)에 의해 검출되는 전기 신호의 진폭을 검출하기 위하여, 피크 홀드/가산 회로(26)가 사용된다. 또, 도 25에는, 피크 홀드/가산 회로(26)의 내부 구성을 나타낸다. 도시한 대로, 가산할 때는 접점 a5와 접점 b5를 접속하고, 그 이외에서는 신호를 유지하기 위해 접점 a5와 접점 c5를 접속하는 스위치 SWD4와, 적분기의 출력을 리셋할 때에 온이 되는 스위치 SWD3를 나타내고 있다.

이와 같은 도 24와 도 25에 참조되는 구성의 트랜시버에서는, 도 25에 나타낸 바와 같은 피크 홀드 회로(27)로 검출한 후, 다음 단의 적분기(28)로 가산하고 있다. 피크 홀드에서는 돌발적인 잡음에 의해, 피크가 본래의 진폭보다 크게 된 경우라 하더라고, 그 피크를 유지하고 있다. 이것은 제어의 오동작을 일으키므로, 본 실시예의 회로에서는 피크를 몇 회 정도 검출하여 가산한 후에, C1 또는 C2에 신호를 축적하여 잡음의 영향을 완화하고 있다.

도 26에 리액턴스 조정 시의 각 구성 요소의 출력 파형을 나타낸다. 처음에 리셋 신호 Q 및 리셋 신호 R은 저레벨이며, 도 25의 SWD2와 SWD3는 오프이다. 또, SWD4에서는 접점 a5와 접점 c5가 접속되어 있다. 검출기 구동 신호가 고레벨일 때 피크 홀드 회로(27)에 신호가 입력되고, 입력 파형의 피크를 유지한다. 그 후에, SWD4에의 입력 신호(가산 신호)를 고레벨로 하여 피크 홀드 회로(27)에서 유지한 신호를 적분기(28)에 입력하고, 가산하고나서, SWD2를 온으로 유지한 신호를 제로로 한다. 이것을 몇 회인가 반복하면, C1에 리액턴스치가 큰 때의 진폭을 나타내는 신호를 가산한 값이 축적된다. 리액턴스치를 작게 하고나서, 같은 처리를 행하여 가산하고 신호를 C2에 축적한다. 이 후, 차분 검출기(22)로 차이를 취한 신호를 제어부(21)에 입력하고, 제어 신호를 가변 리액턴스부(7)에 출력한다. 이와 같은 처리에 의해 잡음의 영향을 완화하여 리액턴스를 제어하고 있다.

(제9 실시예)

도 27을 참조하면서, 본 발명의 제9 실시예에 의한 트랜시버를 설명한다. 전술한 각 실시예에 있어서는, 생체 내의 전계는 오로지 전계 검출 광학부에 의해 전기 신호로 변환된다. 그리고, 상기 전기 신호는, 스위치의 전환에 의해, 리액턴스 조정 시에는 신호 출력부에 제공되어, 송신해야 할 신호의 송수신 시에는 복조부를 거쳐 I/O회로에 제공된다. 이에 비해, 본 실시예에 의한 트랜시버에 있어서는, 리액턴스 조정 시 및 송수신 시에 각각 전용의 수신부가 이용된다. 그리고, 본 실시예의 트랜시버는, 수신부가 상이한 것을 제외하고 제1 실시예의 트랜시버와 동일한 구성을 가지고, 동일하게 동작한다.

구체적으로는, 도 27에 나타낸 것처럼, 본 실시예의 트랜시버에 있어서는, 송수신 전극(123) 및 검출기(8)의 사이에 전처리부(31)가 설치되고, 송수신 전극 (123) 및 I/O 회로(122)의 사이에 수신부(32)가 형성되어 있다. 또, 예를 들면 도 5에 나타낸 스위치(1)는 설치되어 있지 않고, 리액턴스 조정을 위한 신호는 전처리부(31)를 거쳐 신호 발생부로 제공되어 수신해야 할 신호는 수신부(32)를 거쳐 컴퓨터에 제공된다.

보다 상세하게는, 전처리부(31)는, 고 입력 임피던스를 가지는 필터(311)와,생체(121) 내의 전계를 전기 신호로 변환하는 전계 검출부(312)와, 상기 전기 신호의 노이즈를 제거하는 필터를 포함하는 신호 처리부(313)를 가진다. 필터(311)를 전계 검출부(312)의 전단에 설치하고 있으므로, 공진 상태에 주는 악영향이 저감 되고, 또 잡음이 제거되는 동시에 후단의 검출기(8)에서의 신호 처리가 용이하게 된다.

또, 수신부(32)는, 생체(121) 내의 전계를 전기 신호로 변환하는 전계 검출부(321)와, 노이즈 제거를 위한 필터를 포함하는 신호 처리부(322)와, 노이즈가 제거된 신호를 증폭하는 증폭기(323)와, 상기 전기 신호에 포함되는 수신해야 할 신호를 복조하는 복조 회로(324)와, 및 복조 신호의 파형을 정형하는 파형 정형부(325)를 가진다. 이들에 의해, 생체(121) 내에 발생되는 전계에 포함되는 수신해야 할 신호가 I/O 회로(122)를 통하여 컴퓨터에 제공된다.

이상과 같이, 제9 실시예에 의한 트랜시버에 있어서는, 리액턴스 조정용 및 송수신용으로 각각 별개의 수신부가 설치된다. 리액턴스 조정 시에 많이 이용되는 전처리부(31)에 고 입력 임피던스 필터가 설치되어 있으므로, 리액턴스 조정이 보다 확실하게 또한 안정적으로 행해진다.

그리고, 제9 실시예에 있어서 수신부(32)를 마련하고 , 상기 트랜시버는 송신만을 행하는 송신 장치로서 사용할 수 있다.

(제10 실시예)

이어서, 도 28을 참조하면서, 제10 실시예에 의한 트랜시버를 설명한다. 도 28에 나타낸 것처럼, 상기 트랜시버는, 수신부(32)가 스위치(2)와 I/O 회로(122) 사이에 설치되는 점에서 제9 실시예에 의한 트랜시버와 상이하고, 다른 구성에 있어서 공통된다. 이하에서는, 상이점을 중심으로 설명한다.

본 실시예에 의한 트랜시버에서는, 스위치(2)는 접점 a1, 접점 b1 및 접점 c1을 가진다. 그리고, 리액턴스 조정 시 또는 송신 시에는 접점 a1과 접점 b1이 접속되어, 발진기(5) 및 변조 회로(6)로부터 리액턴스 조정 동작에 적절한 신호 또는 송신해야 할 정보를 포함하는 신호가 가변 리액턴스부(7)를 통하여 송수신 전극(123)에 제공된다. 또, 수신 시에는, 스위치(2)의 접점 b1과 접점 c1이 접속되어, 생체(121) 내의 전계가 스위치(2)를 통하여 수신부(32)에 의해 수신된다. 그리고, 수신 시에는 가변 리액턴스부(7)의 리액턴스치를 작게 하도록 제어 신호가 가변 리액턴스부(7)에 입력된다.

상기의 구성에 의하면, 리액턴스 조정 시 및 송신 시에는, 수신부(32)가 다른 회로 요소로부터 분리되기 때문에, 수신부, 특히, 수신부의 입력단이 리액턴스 조정 동작에 주는 영향을 저감할 수 있다. 또, 리액턴스 조정 시에는 공진에 의해 고전압이 발생하는 일이 있다. 이 전압이 수신부의 입력단을 구성하는 전자 회로의 내압 전압보다 높은 경우에는, 이 전자 회로가 파괴되는 일이 있다. 그러나, 상기의 구성에 의하면, 리액턴스 조정 시에 수신부(32)가 절단되어 있으므로, 그와 같은 고전압이 수신부에 입력되지 않고, 따라서 수신부의 전자 회로가 파괴되는 것을 방지할 수 있다. 즉, 본 실시예에 의한 트랜시버는, 신뢰성이 향상되는 이점을 가진다.

그리고, 스위치(2) 대신해, 수신부(32)와 송수신 전극(123) 사이에 기계적으로 동작하는 별개의 스위치를 설치하고, 이 스위치를 리액턴스 조정 동작 중에는 오프로 하고, 송수신 중에는 온이 되도록 할 수도 있다. 상기와 같이 하여도, 수신부의 전자 회로가 파괴될 우려를 해소할 수 있다. 그리고, 이와 같은 스위치로서는, 예를 들면, 마이크로 머신 기술에 의해 제작되는 스위치가 매우 적합하다.

이상, 몇 개의 실시예를 참조하면서, 본 발명에 관한 리액턴스 조정기, 이것을 사용하는 수신 장치 및 통신 장치, 및 신호 처리 회로를 설명했지만, 본 발명은, 이들 실시예에 한정되지 않고, 각종 변형이 가능하다.

예를 들면, 제1 실시예의 변형예에 관한 신호 처리 회로는, 본 발명의 리액턴스 조정기 등 이외의 전자 기기에도 적용할 수 있다.

도 29는 본 발명의 일실시예로서, 상기 실시예에서 설명한 신호 처리 회로(10O, 200 및 203) 중, 어느 하나의 적용이 상정되는 증폭 회로의 개략 구성을 나타낸 블록도이다. 상기 도면에 나타낸 증폭 회로(150)는, 부귀환 회로에 의해 증폭기의 이득을 자동적으로 조정하는 기능을 가지고 있고, 증폭기의 이득을 조정, 제어하는 제어 신호 발생 수단으로서, 전술한 신호 처리 회로 중 어느 하나가 적용된다.

증폭 회로(150)의 구성을 설명한다. 증폭 회로(150)는, 입력된 교류 신호의 진폭이 변화되어도 출력되는 교류 신호의 진폭이 일정하게 되도록 이득을 변경 가능한 가변 이득 증폭기(251), 상기 가변 이득 증폭기(251)의 출력 신호를 입력하여 검파하는 검파기(252), 상기 검파기(252)로부터의 출력 신호를 평활화하는 필터(253), 가변 이득 증폭기(251)의 출력 신호의 진폭의 목표치가 되는 기준 신호를 출력하는 기준 신호원(254), 가변 이득 증폭기(251)의 출력 신호의 진폭에 해당하는 필터(253)의 출력 신호와 기준 신호원(54)의 출력 신호를 비교하여 그들의 차분을 구하는 비교기(255), 및 비교기(255)로부터의 출력 신호를 적분하여, 이 적분 결과에 따라 제어 신호를 출력하는 적분기(256)에 의해 구성된다. 상기 적분기(256)로서, 신호 처리 회로(1 내지 3) 중, 어느 하나가 적용된다.

이상의 구성을 가지는 증폭 회로(150)에 있어서, 필터(253)의 출력 신호가 기준 신호보다 큰 경우, 적분기(256)의 출력 신호, 즉 가변 이득 증폭기(251)의 이득을 제어하는 제어 신호는 커진다. 이 결과, 가변 이득 증폭기(251)의 이득도 커진다. 이에 비해, 필터(253)의 출력 신호가 기준 신호보다 작은 경우, 적분기(56)의 출력 신호(제어 신호)는 작아져서, 가변 이득 증폭기(251)의 이득은 작아진다. 이와 같은 신호 처리는, 가변 이득 증폭기(251)의 출력 신호의 진폭에 해당하는 필터(253)의 출력 신호가 기준 신호(목표치)와 같아질 때까지 계속되어서, 가변 이득 증폭기(251)에 입력되는 교류 신호의 진폭이 변화되어도 가변 이득 증폭기(251)의 출력 신호의 진폭은 일정하게 유지된다.

이와 같은 작용을 가지는 증폭 회로(150)에서는, 목표치와 관측치가 일치해 도 (무슨?) 상태가 불안정하게 되지 않는다. 따라서, 적분기(256)(신호 처리 회로) 내부에서는, 전원 전압 Vdd로부터 접지에 큰 전류가 흐르지도 않아서, 전력 소비의 증대를 억제할 수 있게 된다.

그리고, 전술한 신호 처리 회로(100, 200, 203)의 각각은, 본 발명에 관한 신호 처리 회로의 일실시예에 지나지 않고, 적분기(256)로서 적용되는 신호 처리 회로가 그들에 한정되는 것은 아니다. 즉, 본 발명에는, 특허 청구의 범위에 기재한 내용을 일탈하지 않는 범위 내에서, 신호 처리 회로(100, 200, 203)와 마찬가지의 작용 효과를 가지는 다양한 실시예가 존재하고, 그와 같은 신호 처리 회로를 사용해도 본 실시예에 관계되는 증폭 회로(150)를 구성할 수 있다.

본 발명에 관한 리액턴스 조정기, 이것을 사용한 트랜시버 및 송신 장치, 및 이들에 적합한 신호 처리 회로는, 예를 들면 인간의 신체에 장착 가능한 착용 컴퓨터 시스템에서 특히 적합하게 이용할 수 있다.

Claims (29)

1. 전계 전달 매체(121)를 통하여 신호의 송신 또는 수신 또는 송수신을 행하는 통신 장치와 상기 전계 전달 매체(121)에 의해 발생되는 리액턴스(reactance)를 조정하는 리액턴스 조정기로서,

   탐측(探測)용 신호를 발생하는 신호 발생부(5, 6)와,

   상기 탐측용 신호에 따른 전계를 상기 전계 전달 매체(121)에 발생시키는 전극(123)과,

   상기 신호 발생부(5, 6)와 상기 전극(123) 사이에 직렬로 접속되어 상기 전계 전달 매체(121), 상기 통신 장치, 및 대지 접지의 사이에 생기는 부유 용량에 대해서 리액턴스치를 조정하여 직렬 공진(共振)을 발생시키는 공진부(7)와,

   상기 공진부(7)에 대해서 고레벨 신호 및 저레벨 신호를 교대로 출력하는 조정 신호 발생부(13)와,

   상기 전계 전달 매체(121) 내의 전계를 상기 전극(123)을 통하여 수신하고, 수신한 전계에 따른 전기 신호를 발생하는 전계 검출부(15)와,

   상기 조정 신호 발생부(13)가 상기 공진부(7)에 대해서 고레벨 신호를 출력하고 있을 때에 상기 전기 신호에 따른 전하를 축적하는 제1 전하 축적 수단(C1), 상기 조정 신호 발생부(13)가 상기 공진부(7)에 대해서 저레벨 신호를 출력하고 있을 때에 상기 전기 신호에 따른 전하를 축적하는 제2 전하 축적 수단(C2), 및 상기 제1 전하 축적 수단(C1)의 전압과 상기 제2 전하 축적 수단(C2)의 전압을 비교하 여, 이 비교의 결과에 따른 소정의 신호를 출력하는 전압 비교기(10)를 가지는 신호 출력부와,

   상기 제1 또는 상기 제2 전하 축적 수단(C1, C2) 중, 어느 한쪽이 전하를 축적하고 있을 때에 상기 공진부(7)에 대해서 일정 전압치의 전압을 출력하고, 상기 제1 및 상기 제2 전하 축적 수단(C1, C2)이 전하의 축적을 종료하면 상기 소정의 신호를 입력하여 이 신호에 따른 전압을 상기 공진부(7)에 대해서 출력하는 제어부(19; 20; 21; 23; 230)를 구비하는 리액턴스 조정기.
2. 제1항에 있어서,

   상기 제어부(19)가,

   소정 전압치의 전압을 출력하는 고정 전압원(12)과,

   상기 소정 전압치의 전압을 입력했을 때에 상기 일정 전압치의 전압을, 상기 소정의 신호를 입력했을 때에 상기 소정의 신호에 따른 전압을, 상기 공진부(7)에 대해서 출력하는 적분기(11; 100; 200; 203)와,

   상기 소정 전압치의 전압 및 상기 소정의 신호를 선택적으로 입력하고, 상기 제1 또는 상기 제2 전하 축적 수단(C1, C2) 중, 어는 하나가 전하를 축적하고 있을 때에 상기 소정 전압치의 전압을, 상기 제1 및 상기 제2 전하 축적 수단(C1, C2)이 전하의 축적을 종료하면 상기 소정의 신호를, 상기 적분기(11)에 대해서 출력하는 출력 절환부(4)를 구비하는 리액턴스 조정기.
3. 제2항에 있어서,

   상기 적분기(100)가,

   소정의 전압(Vdd)을 출력하는 전압원의 양극에 일단에서 접속되는 제1 접속 수단(SW1)과,

   상기 제1 접속 수단(SW1)의 타단과 일단에서 접속되고, 상기 전압원의 음극에 타단에서 접속되는 제2 접속 수단(SW2)과,

   소정의 제1 임계치 전압(V1)과 상기 소정의 신호를 비교하여, 상기 소정의 신호가 상기 제1 임계치 전압(V1)보다 낮을 때에 상기 제1 접속 수단(SW1)을 온(on)으로 하는 신호를 출력하는 제1 비교 수단(211; 221; 231)과,

   상기 제1 임계치 전압(V1)보다 높은 제2 임계치 전압(V2)과 상기 소정의 신호를 비교하여, 상기 소정의 신호가 상기 제2 임계치 전압(V2)보다 높을 때에 상기 제2 접속 수단(SW2)을 온으로 하는 신호를 출력하는 제2 비교 수단(212; 222; 232)과,

   상기 제1 접속 수단의 상기 타단과 일단에서 접속되어, 상기 음극과 타단에서 접속되는 콘덴서(213; 227; 237)를 구비하는 리액턴스 조정기.
4. 제3항에 있어서,

   상기 적분기(200)가,

   상기 양극과 상기 제1 접속 수단(SW1) 사이에 설치되는 제1 전류원(225)과,

   상기 소정의 신호와 상기 제1 임계치 전압(V1)보다 낮은 제3 임계치 전압 (V3)을 비교하여, 상기 소정의 신호가 상기 제3 임계치 전압(V3)보다 낮은 경우에는 상기 제1 전류원(225)으로부터 소정의 전류치의 제1 정전류(constant current)를 흐르게 하고, 상기 소정의 신호가 상기 제3 임계치 전압(V3)보다 높고 상기 제1 임계치 전압(V1)보다 낮은 경우에는 상기 제1 정전류보다 작은 제2 정전류를 흐르게 하도록 상기 제1 전류원(225)에 대해서 전류 제어 신호를 출력하는 제3 비교 수단(223)과,

   상기 음극과 상기 제2 접속 수단의 사이에 설치되는 제2 전류원(236)과,

   상기 소정의 신호와 상기 제2 임계치 전압(V1)보다 높은 제4 임계치 전압(V4)을 비교하여, 상기 소정의 신호가 상기 제4 임계치 전압(V4)보다 높은 경우에는 상기 제2 전류원(236)으로부터 제3 정전류를 흐르게 하여, 상기 소정의 신호가 상기 제2 임계치 전압(V2)보다 높고 상기 제4 임계치 전압(V4)보다 낮은 경우에는 상기 제2 전류원(236)으로부터 상기 제3 정전류보다 작은 제4 정전류를 흐르게 하도록 상기 제2 전류원(236)에 대해서 전류 제어 신호를 출력하는 제4 비교 수단(224)을 더 구비하는 리액턴스 조정기.
5. 제3항에 있어서,

   상기 적분기(203)가,

   상기 양극과 상기 제1 접속 수단(SW1) 사이에 설치되는 제1 가변 전류원(235)과,

   상기 소정의 신호와 상기 제1 임계치(V1)를 비교하여, 상기 소정의 신호가 작을수록, 큰 전류가 상기 가변 전류원(235)으로부터 출력되도록 상기 제1 가변 전류원(235)에 대해서 전류 제어 신호를 출력하는 제1 차동 증폭 수단(233)과,

   상기 음극과 상기 제2 접속 수단(SW2) 사이에 설치되는 제2 가변 전류원(236)과,

   상기 소정의 신호와 상기 제2 임계치 전압(V2)을 비교하여, 상기 소정의 신호가 클수록, 큰 전류가 상기 제2 가변 전류원(236)으로부터 출력되도록 상기 제2 가변 전류원(236)에 대해서 전류 제어 신호를 출력하는 제2 차동 증폭 수단(234)을 더 구비하는 리액턴스 조정기.
6. 제3항에 있어서,

   상기 적분기가,

   상기 양극과 상기 제1 접속 수단(SW1) 사이에 설치되는 제1 가변 저항기와,

   상기 소정의 신호와 상기 제1 임계치 전압을 비교하여, 상기 소정의 신호가 낮을수록, 상기 제1 가변 저항기의 저항치가 작아지도록 상기 제1 가변 저항기에 대해서 저항치 제어 신호를 출력하는 제1 차동 증폭 수단과,

   상기 음극과 상기 제2 접속 수단 사이에 설치되는 제2 가변 저항기와,

   상기 소정의 신호와 상기 제2 임계치 전압을 비교하여, 상기 소정의 신호가 높을수록, 상기 제2 가변 저항기의 저항치가 작아지도록 상기 제2 가변 저항기에 대해서 저항치 제어 신호를 출력하는 제2 차동 증폭 수단을 더 구비하는 리액턴스 조정기.
7. 제1항에 있어서,

   상기 제어부(20)가,

   상기 제1 및 상기 제2 전하 축적 수단(C1, C2) 중, 어느 한쪽이 전하를 축적하고 있을 때에 오프(off)가 되고, 상기 제1 및 상기 제2 전하 축적 수단(C1, C2)이 전하의 축적을 종료하면 온이 되는 제1 p채널 MOS-FET(pMOS1)와,

   상기 제1 p채널 MOS-FET(pMOS1)에 직렬로 접속되어, 상기 전압 비교기(10)에 의해, 상기 제1 전하 축적 수단(C1)의 전압이 상기 제2 전하 축적 수단(C2)의 전압 보다 높다고 판단될 때에 온이 되고, 낮다고 판단될 때에 오프가 되는 제2 p채널 MOS-FET(pMOS2)와,

   상기 제2 p채널 MOS-FET(pMOS2)에 직렬로 접속되어, 상기 전압 비교기(10)에 의해, 상기 제1 전하 축적 수단(C1)의 전압이 상기 제2 전하 축적 수단(C2)의 전압 보다 낮다고 판단될 때에 온이 되고, 높다고 판단될 때에 오프가 되는 제1 n채널 MOS-FET(mMOS1)과,

   상기 제1 n채널 MOS-FET(mMOS1)에 직렬로 접속되어, 상기 제1 및 상기 제2 전하 축적 수단(C1, C2) 중, 어느 한쪽이 전하를 축적하고 있을 때에 오프가 되고, 상기 제1 및 상기 제2 전하 축적 수단(C1, C2)이 전하의 축적을 종료하면 온이 되는 제2 n채널 MOS-FET(nMOS2)와 일단이 상기 제2 p채널 MOS-FET(pMOS2)과 상기 제1 n채널 MOS-FET(nMOS1) 사이의 절점(節點)에 접속되고, 타단이 접지에 접속되는 콘덴서(Cp)를 구비하는 리액턴스 조정기.
8. 제7항에 있어서,

   상기 제어부(21)가,

   소정의 제1 기준 전압을 출력하는 제1 기준 전압원(SX)과,

   상기 소정의 신호 및 상기 제1 기준 전압을 비교하여, 이 비교 결과에 따른 전압을 상기 제2 p채널 MOS-FET(pMOS2)에 대해서 출력하는 제1 전압 비교기(X)와,

   소정의 제2 기준 전압을 출력하는 제2 기준 전압원(SY)과,

   상기 소정의 신호 및 상기 제2 기준 전압을 비교하여, 이 비교의 결과에 따른 전압을 상기 제1 n채널 MOS-FET(nMOS1)에 대해서 출력하는 제2 전압 비교기(Y)를 더 구비하는 리액턴스 조정기.
9. 제8항에 있어서,

   상기 제어부(23)가,

   상기 제1 p채널 MOS-FET(pMOS1)과 상기 제2 p채널 MOS-FET(pMOS2) 사이에 접속되는 제1 가변 저항기(RX)와,

   상기 제1 기준 전압과 상기 소정의 신호를 비교하여, 이 비교의 결과에 따른 신호를 출력하여 상기 제1 가변 저항기(RX)의 저항치를 제어하는 제3 비교기(AX)와,

   상기 제1 n채널 MOS-FET(nMOS1)과 상기 제2 n채널 MOS-FET(nMOS2) 사이에 접속되는 제2 가변 저항기(RY)와,

   상기 제2 기준 전압과 상기 소정의 신호를 비교하여, 이 비교의 결과에 따른 신호를 출력하여 상기 제2 가변 저항기(RY)의 저항치를 제어하는 제4 비교기(AY)를 더 구비하는 리액턴스 조정기.
10. 제8항에 있어서,

    상기 제어부(230)가,

    상기 제1 p채널 MOS-FET(pMOS1)과 상기 제2 p채널 MOS-FET(pMOS2) 사이에 접속되는 제1 전류원(250)과,

    상기 소정의 신호와 상기 제1 기준 전압보다 낮은 제3 기준 전압을 비교하여, 상기 소정의 신호가 상기 제3 기준 전압보다 낮은 경우에는 상기 제1 전류원(250)으로부터 제1 정전류를 흐르게 하고, 상기 소정의 신호가 상기 제3 기준 전압보다 높고 상기 제1 기준 전압보다 낮은 경우에는 상기 제1 전류원(250)으로부터 상기 제1 정전류보다 작은 제2 정전류를 흐르게 하도록 상기 제1 전류원(250)에 대해서 전류 제어 신호를 출력하는 제3 신호 비교 수단(223)과,

    상기 제1 n채널 MOS-FET(nMOS1)과 상기 제2 n채널 MOS-FET(nMOS2) 사이에 접속되는 제2 전류원(226)과,

    상기 소정의 신호와 상기 제2 기준 전압보다 높은 제4 기준 전압을 비교하여, 상기 소정의 신호가 상기 제4 기준 전압보다 높은 경우에는 상기 제2 전류원(226)으로부터 제3 정전류를 흐르게 하고, 상기 소정의 신호가 상기 제2 기준 전압보다 높고 상기 제4 기준 전압보다 낮은 경우에는 상기 제2 전류원(226)으로부터 상기 제3 정전류보다 작은 제4 정전류를 흐르게 하도록 상기 제2 전류원(226)에 대해서 전류 제어 신호를 출력하는 제4 신호 비교 수단(224)을 더 구비하는 리액턴스 조정기.
11. 제4항 또는 제10항에 있어서,

    상기 제1 정전류 및 상기 제3 정전류는 동일 전류치를 가지고, 상기 제2 정전류 및 상기 제4 정전류는 동일 전류치를 가지는 리액턴스 조정기.
12. 제8항에 있어서,

    상기 제어부(21)가,

    상기 제1 p채널 MOS-FET(pMOS1)과 상기 제2 p채널 MOS-FET(pMOS2) 사이에 접속되는 제1 가변 전류원과,

    상기 소정의 신호와 상기 제1 기준 전압을 비교하여, 상기 소정의 신호가 작을수록, 큰 전류가 상기 제1 가변 전류원으로부터 출력되도록 상기 제1 가변 전류원에 대해서 전류 제어 신호를 출력하는 제1 차동 증폭 수단과,

    상기 제1 n채널 MOS-FET(nMOS1)과 상기 제2 n채널 MOS-FET(nMOS2) 사이에 접속되는 제2 가변 전류원과,

    상기 소정의 신호와 상기 제2 기준 전압을 비교하여, 상기 소정의 신호가 클수록, 큰 전류가 상기 제2 가변 전류원으로부터 출력되도록 상기 제2 가변 전류원에 대해서 전류 제어 신호를 출력하는 제2 차동 증폭 수단을 더 구비하는 리액턴스 조정기.
13. 제1항에 있어서,

    상기 신호 출력부가,

    상기 전기 신호의 진폭을 검출하여, 상기 진폭에 따른 검출 전압을 출력하는 검출 수단(8)과,

    상기 검출 전압으로부터 고주파 성분을 제거하는 필터(9)를 더 구비하는 리액턴스 조정기.
14. 제1항에 있어서,

    상기 신호 출력부가, 상기 전기 신호를 샘플링하여 상기 전기 신호에 따른 전압을 출력하는 샘플링 수단(25)을 더 구비하는 리액턴스 조정기.
15. 제1항에 있어서,

    상기 신호 출력부가, 상기 전기 신호의 진폭의 피크치를 홀드(hold)하여, 피크치에 따른 전압을 출력하는 피크 홀드 수단(25)을 구비하는 리액턴스 조정기.
16. 제15항에 있어서,

    상기 피크 홀드 수단(26)이, 상기 피크치를 소정 회수 검출하여 가산하는 가산 수단(26)을 구비하는 리액턴스 조정기.
17. 제1항 내지 제16항 중, 어느 한 항에 있어서,

    상기 제어부(19; 20; 21; 23; 230)가,

    상기 제어부(19; 20; 21; 23; 230)로부터 상기 공진부(7)에 대해서 출력되는 상기 일정 전압치의 전압 또는 상기 소정의 신호에 따른 전압과, 상기 조정 신호 발생부(13)로부터 상기 공진부(7)에 대해서 교대로 출력되는 고레벨 신호 또는 저레벨 신호를 가산하는 가산기(14)를 더 가지는 리액턴스 조정기.
18. 소정의 전압(Vdd)을 출력하는 전압원의 양극에 일단이 접속되는 제1 접속 수단(SW1)와,

    일단이 상기 제1 접속 수단(SW1)의 타단과 접속되고, 타단이 상기 전압원의 음극에 접속되는 제2 접속 수단(SW2)과,

    소정의 제1 임계치 전압(V1)과 입력 전압을 비교하여, 상기 입력 전압이 상기 제1 임계치 전압(V1)이 더 낮을 때에 상기 제1 접속 수단(SW1)을 온으로 하는 신호를 출력하는 제1 비교 수단(211)과,

    상기 제1 임계치 전압(V1)보다 높은 제2 임계치 전압(V2)과 입력 전압을 비교하여, 상기 입력 전압이 상기 제2 임계치 전압(V2)보다 높을 때에 상기 제2 접속 수단(SW2)을 온으로 하는 신호를 출력하는 제2 비교 수단(212)과,

    일단이 상기 제1 접속 수단(SW1)의 상기 타단과 접속되고, 타단이 상기 음극에 접속되는 콘덴서(213)를 구비하는 신호 처리 회로.
19. 제18항에 있어서,

    상기 양극과 상기 제1 접속 수단(SW1) 사이에 설치되는 제1 전류원(225)과,

    입력 전압과 상기 제1 임계치 전압(V1)보다 낮은 제3 임계치 전압(V3)을 비교하여, 상기 입력 전압이 상기 제3 임계치 전압(V3)보다 낮은 경우에는 상기 제1 전류원(225)으로부터 제1 정전류를 흐르게 하고, 상기 입력 전압이 상기 제3 임계치 전압(V3)보다 높고 상기 제1 임계치 전압(V1)보다 낮은 경우에는 상기 제1 전류원(225)으로부터 상기 제1 정전류보다 작은 제2 정전류를 흐르게 하도록 상기 제1 전류원(225)에 대해서 전류 제어 신호를 출력하는 제3 비교 수단(223)과,

    상기 음극에, 상기 제2 접속 수단(SW2)과의 사이에 설치되는 제2 전류원(226)과,

    입력 전압과 상기 제2 임계치 전압(V2)보다 높은 제4 임계치 전압(V4)을 비교하여, 상기 입력 전압이 상기 제4 임계치 전압(V4)보다 높은 경우에는 상기 제2 전류원(226)으로부터 제3 정전류를 흐르게 하고, 상기 입력 전압이 상기 제2 임계치 전압(V2)보다 높고 상기 제4 임계치 전압(V4)보다 낮은 경우에는 상기 제2 전류원(226)으로부터 제3 정전류보다 작은 제4 정전류를 흐르게 하도록 상기 제2 전류원(226)에 대해서 전류 제어 신호를 출력하는 제4 비교 수단(224)을 더 구비하는 신호 처리 회로.
20. 제18항에 있어서,

    상기 양극과 상기 제1 접속 수단(SW1) 사이에 설치되는 제1 가변 전류원(235)과,

    입력 전압과 상기 제1 임계치 전압(V1)을 비교하여, 상기 입력 전압이 낮을수록, 큰 전류를 상기 제1 가변 전류원으로부터 흐르게 하도록 상기 제1 가변 전류원(235)에 대해서 전류 제어 신호를 출력하는 제1 차동 증폭 수단(233)과,

    상기 음극에, 상기 제2 접속 수단(SW2)과의 사이에 설치되는 제2 가변 전류원(236)과,

    입력 전압과 상기 제2 임계치 전압(V2)을 비교하여, 상기 입력 전압이 높을수록, 큰 전류를 상기 제2 가변 전류원(236)으로부터 흐르게 하도록 상기 제2 가변 전류원(236)에 대해서 전류 제어 신호를 출력하는 제2 차동 증폭 수단(234)을 더 구비하는 신호 처리 회로.
21. 제18항에 있어서,

    상기 양극과 상기 제1 접속 수단(SW1) 사이에 설치되는 제1 가변 저항기와,

    상기 입력 전압과 상기 제1 임계치 전압을 비교하여, 상기 입력 전압이 낮을수록, 상기 제1 가변 저항기의 저항치가 작아지도록 상기 제1 가변 저항기에 대해서 저항치 제어 신호를 출력하는 제1 차동 증폭 수단과,

    상기 음극에, 상기 제2 접속 수단과의 사이에 설치되는 제2 가변 저항기와,

    상기 입력 전압과 상기 제2 임계치 전압을 비교하여, 상기 입력 전압이 높을수록, 상기 제2 가변 저항기의 저항치가 작아지도록 상기 제2 가변 저항기에 대해 서 저항치 제어 신호를 출력하는 제2 차동 증폭 수단을 더 구비하는 신호 처리 회로.
22. 전계 전달 매체(121)를 통하여 정보를 송수신하는 트랜시버로서,

    제1항 내지 제17항 중, 어느 한 항에 따른 리액턴스 조정기와,

    송신해야 할 정보를 관리하는 컴퓨터와의 접속에 이용되는 인터페이스부(122)와,

    상기 인터페이스부(122)와 상기 공진부 사이에 설치되어, 상기 인터페이스부(122)를 통하여 얻은 송신해야 할 정보를 포함하는 신호파를 발생하여 상기 공진부(7)에 제공하는 정보 신호 발생부와,

    상기 인터페이스부(122)와 상기 전극(123) 사이에 설치되고, 상기 전계 전달 매체(121) 내의 전계를 상기 전극(123)을 통하여 검지하여, 검지한 전계로부터 수신해야 할 정보를 취득하여 상기 인터페이스부(122)에 제공하는 수신부(32)를 구비하여 구성되는 트랜시버.
23. 제22항에 있어서,

    상기 수신부(32)가, 상기 전계 검출부(15)로부터 변환된 전기 신호를 입력하고, 상기 전기 신호로부터 수신해야 할 정보를 취득하여 상기 인터페이스부에 제공하는 트랜시버.
24. 제22항 또는 제23항에 있어서,

    상기 정보 신호 발생부가 상기 탐측용 신호를 발생하는 트랜시버.
25. 전계 전달 매체(121)를 통하여 정보를 송신하는 송신 장치로서,

    제1항 내지 17항 중, 어느 한 항에 따른 리액턴스 조정기와,

    송신해야 할 정보를 관리하는 컴퓨터와의 접속에 이용되는 인터페이스부(122)와,

    상기 인터페이스부(122)와 상기 공진부 사이에 설치되어, 상기 인터페이스부(122)를 통하여 얻은 송신해야 할 정보를 포함하는 신호파를 발생하여 상기 공진부(7)에 제공하는 정보 신호 발생부를 구비하는 송신 장치.
26. 제25항에 있어서,

    상기 정보 신호 발생부가 상기 탐측용 신호를 발생하는 송신 장치.
27. 전계 전달 매체(121)를 통하여 신호의 송신 또는 수신 또는 송수신을 행하는 통신 장치와 전기 전계 전달 매체에 의해 생기는 리액턴스를 조정하는 방법으로서,

    신호 발생부(5, 6)로부터 발생하는 탐측용 신호에 따른 전계를 전극(123)을 통해 전계 전달 매체(121)에 발생시키고,

    상기 신호 발생부(5, 6)와 상기 전극(123) 사이에 직렬로 접속되어, 상기 전계 전달 매체(121), 상기 통신 장치, 및 대지 접지의 사이에 생기는 부유 용량에 대해서 리액턴스치를 조정하여 직렬 공진을 발생시키는 공진부(7)에 대해서 고레벨 신호 및 저레벨 신호를 교대로 출력하고,

    상기 전계 전달 매체(121) 내의 전계를 상기 전극(123)을 통하여 수신하고,

    수신한 전계에 따른 전기 신호를 생성하고,

    상기 공진부(7)에 대해서 고레벨 신호를 출력하고 있을 때에 상기 전기 신호에 따른 전하를 제1 축적 수단(C1)에 축적하고, 상기 공진부(7)에 대해서 저레벨 신호를 출력하고 있을 때에 상기 전기 신호에 따른 전하를 제2 축적 수단(C2)에 축적하고, 상기 제1 전하 축적 수단(C1)의 전압과 상기 제2 전하 축적 수단(C2)의 전압과의 전압차에 따른 소정의 신호를 출력하고, 상기 제1 또는 상기 제2 전하 축적 수단(C1, C2) 중, 어느 한쪽이 전하를 축적하고 있을 때에 상기 공진부(7)에 대해서 일정 전압치의 전압을 출력하고, 상기 제1 및 상기 제2 전하 축적 수단(C1, C2)이 전하의 축적을 종료하면 상기 소정의 신호에 따른 전압을 상기 공진부(7)에 대해서 출력하는 방법.
28. 전계 전달 매체(121)를 통하여 신호의 송신을 행하는 송신 방법으로서,

    신호 발생부(5, 6)로부터 발생하는 탐측용 신호에 따른 전계를 전극(123)을 통해 전계 전달 매체(121)에 발생시키고,

    상기 신호 발생부(5, 6)와 상기 전극(123) 사이에 직렬로 접속되어 상기 전계 전달 매체(121), 상기 통신 장치, 및 대지 접지의 사이에 생기는 부유 용량에 대해서 리액턴스치를 조정하여 직렬 공진을 발생시키는 공진부(7)에 대하여 고레벨 신호 및 저레벨 신호를 교대로 출력하고,

    상기 전계 전달 매체(121) 내의 전계를 상기 전극(123)을 통하여 수신하고,

    수신한 전계에 따른 전기 신호를 생성하고,

    상기 공진부(7)에 대해서 고레벨 신호를 출력하고 있을 때에 상기 전기 신호에 따른 전하를 제1 축적 수단(C1)에 축적하고, 상기 공진부(7)에 대해서 저레벨 신호를 출력 하고 있을 때에 상기 전기 신호에 따른 전하를 제2 축적 수단(C2)에 축적하여, 상기 제1 전하 축적 수단(C1)의 전압과 상기 제2 전하 축적 수단(C2)의 전압과의 전압 차에 따른 소정의 신호를 출력하고,

    상기 제1 또는 상기 제2 전하 축적 수단(C1, C2) 중, 어느 한쪽이 전하를 축적하고 있을 때에 상기 공진부(7)에 대해서 일정 전압치의 전압을 출력하고, 상기 제1 및 상기 제2 전하 축적 수단(C1, C2)이 전하의 축적을 종료하면 상기 소정의 신호에 따른 전압을 상기 공진부(7)에 대해서 출력하고,

    상기 전극에 대해서 송신해야 할 정보를 포함하는 신호파를 제공하는 송신 방법.
29. 전계 전달 매체(121)를 통하여 신호의 수신을 행하는 수신 방법으로서,

    신호 발생부(5, 6)로부터 발생하는 탐측용 신호에 따른 전계를 전극(123)을 통해 전계 전달 매체(121)에 발생시키고,

    상기 신호 발생부(5, 6)와 상기 전극(123) 사이에 직렬로 접속되어 상기 전계 전달 매체(121), 상기 통신 장치, 및 대지 접지의 사이에 생기는 부유 용량에 대해서 리액턴스치를 조정하여 직렬 공진을 발생시키는 공진부(7)에 대해서 고레벨 신호 및 저레벨 신호를 교대로 출력하고,

    상기 전계 전달 매체(121) 내의 전계를 상기 전극(123)을 통하여 수신하고,

    수신한 전계에 따른 전기 신호를 생성하고,

    상기 공진부(7)에 대해서 고레벨 신호를 출력하고 있을 때에 상기 전기 신호에 따른 전하를 제1 축적 수단(C1)에 축적하고, 상기 공진부(7)에 대해서 저레벨 신호를 출력하고 있을 때에 상기 전기 신호에 따른 전하를 제2 축적 수단(C2)에 축적하고, 상기 제1 전하 축적 수단(C1)의 전압과 상기 제2 전하 축적 수단(C2)의 전압과의 전압 차에 따른 소정의 신호를 출력하고,

    상기 제1 또는 상기 제2 전하 축적 수단(C1, C2) 중, 어느 한쪽이 전하를 축적하고 있을 때에 상기 공진부(7)에 대해서 일정 전압치의 전압을 출력하고, 상기 제1 및 상기 제2 전하 축적 수단(C1, C2)이 전하의 축적을 종료하면 상기 소정의 신호에 따른 전압을 상기 공진부(7)에 대해서 출력하고,

    상기 전계 전달 매체 내의 전계를 상기 전극을 통하여 수신하여, 수신해야 할 정보를 포함하는 수신 정보 전기 신호를 생성하고,

    수신 정보 전기 신호를 복조하여 상기 정보를 취득하는 수신 방법.

Images