JP4984284B2 - 電圧制御発振器および電圧制御発振方法 - Google Patents
電圧制御発振器および電圧制御発振方法 Download PDFInfo
- Publication number
- JP4984284B2 JP4984284B2 JP2006356555A JP2006356555A JP4984284B2 JP 4984284 B2 JP4984284 B2 JP 4984284B2 JP 2006356555 A JP2006356555 A JP 2006356555A JP 2006356555 A JP2006356555 A JP 2006356555A JP 4984284 B2 JP4984284 B2 JP 4984284B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- nand gate
- capacitor
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
佐々木博文、藤本邦昭、上野文男、"ブートストラップ形無安定マルチバイブレータに基づく電圧制御発振器に関する一提案"、信学論(C−II)、VOL.J77−C−II No.8.1994
(電圧制御発振器(第一実施形態)の構成)
次に、図1を参照して、電圧制御発振器(第一実施形態)の構成について説明する。
図1に示すように、電圧制御発振器21は、フリップフロップ22と、ミラー積分回路24と、これらを結ぶダイオード25(25a(第一ダイオード),25b(第二ダイオード))およびインバータ用のNORゲート27(27a(インバータ用NORゲート、第三NORゲート),27b(インバータ用NORゲート、第四NORゲート))と、ミラー積分回路24に直流電圧を供給する直流電源部35とを備えている。
NORゲート23(23a,23b)は、2つのゲート、すなわち、NORゲート23aとNORゲート23bとであり、当該発振器21の方形波取り出し点であると共に、キャパシタ31(31a,31b)に電荷を充電する。
次に、図2に示すフローチャートを参照して、電圧制御発振器21の概略の動作を説明する(適宜、図1参照)。
ここでは、ミラー積分回路24を構成する第一ミラー積分回路24a、第二ミラー積分回路24bのうち、抵抗29aとオペアンプ33aとキャパシタ31aとによって構成される第一ミラー積分回路24aに着目して、キャパシタ31aから放電を開始した場合の動作について説明をする。つまり、抵抗29bとオペアンプ33bとキャパシタ31bとによって構成される第二ミラー積分回路24bに着目しなくても十分に動作説明できるからである。なお、キャパシタ31aから放電を開始する場合とは、NORゲート23aがハイレベルからローレベルに、NORゲート23bがローレベルからハイレベルに変化した場合、すなわち、ダイオード25aが遮断となり、ダイオード25bが導通した場合である。
次に、図3、図4を参照して、電圧制御発振器21による動作波形、制御電圧と発振周波数との関係について説明する。図3は、電圧制御発振器21による動作波形を示しており、図4は、電圧制御発振器21による制御電圧と発振周波数との関係を示している。
図5は、電圧制御発振器の回路図である。この図5に示すように、電圧制御発振器1は、フリップフロップ2と、ミラー積分回路4と、これらを結ぶダイオード5(5a(第一ダイオード),5b(第二ダイオード))と、ミラー積分回路4に直流電圧を供給する直流電源部9とを備えている。
NANDゲート3(3a,3b,3c,3d)は、4つのゲート、すなわち、NANDゲート3aとNANDゲート3bとNANDゲート3cとNANDゲート3dとであり、NANDゲート3aとNANDゲート3bとは、当該発振器1の方形波出力取り出し点であると共に、キャパシタ13(13a,13b)に電荷を充電する役割を負っているものである。
次に、図6に示すフローチャートを参照して、電圧制御発振器1の概略の動作を説明する(適宜、図5参照)。
ここでは、ミラー積分回路4を構成する第一ミラー積分回路4a、第二ミラー積分回路4bのうち、抵抗7aとオペアンプ11aとキャパシタ13aとによって構成される第一ミラー積分回路4aに着目して、キャパシタ13aから放電を開始した場合の動作について説明をする。つまり、抵抗7bとオペアンプ11bとキャパシタ13bとによって構成される第二ミラー積分回路4bに着目しなくても十分に動作説明できるからである。なお、キャパシタ13aから放電を開始する場合とは、NANDゲート3aがハイレベルからローレベルに、NANDゲート3bがローレベルからハイレベルに変化した場合であり、さらに、ダイオード5aが遮断となり、ダイオード5bが導通した場合である。
次に、図7、図8を参照して、電圧制御発振器1による動作波形、制御電圧と発振周波数との関係について説明する。図7は、電圧制御発振器1による動作波形を示しており、図8は、電圧制御発振器1による制御電圧と発振周波数との関係を示している。
図9は、電圧制御発振器(第三実施形態)の回路図である。
図9に示すように、電圧制御発振器41は、フリップフロップ42と、ミラー積分回路44と、これらを結ぶダイオード45(45a(第一ダイオード),45b(第二ダイオード))およびインバータ用のNORゲート47(47a(インバータ用NORゲート、第三NORゲート),47b(インバータ用NORゲート、第四NORゲート))と、ミラー積分回路44に直流電圧を供給する直流電源部55とを備えている。
NORゲート43(43a,43b,43c,43d)は、4つのゲート、すなわち、NORゲート43aとNORゲート43bとNORゲート43cとNORゲート43dとであり、当該発振器41の方形波取り出し点であると共に、キャパシタ51(51a,51b)から電荷を放電させる。
次に、図10に示すフローチャートを参照して、電圧制御発振器41の概略の動作を説明する(適宜、図9参照)。
ここでは、ミラー積分回路44を構成する第一ミラー積分回路44a、第二ミラー積分回路44bのうち、抵抗49aとオペアンプ53aとキャパシタ51aとによって構成される第一ミラー積分回路44aに着目して、キャパシタ51aへ充電を開始した場合の動作について説明をする。つまり、抵抗49bとオペアンプ53bとキャパシタ51bとによって構成される第二ミラー積分回路44bに着目しなくても十分に動作説明できるからである。なお、キャパシタ51aへ充電を開始する場合とは、NORゲート43aがローレベルからハイレベルに、NORゲート43bがハイレベルからローレベルに変化した場合、すなわち、ダイオード45aが遮断となり、ダイオード45bが導通した場合である。
次に、図11、図12を参照して、電圧制御発振器41による動作波形、制御電圧と発振周波数との関係について説明する。図11は、電圧制御発振器41による動作波形を示しており、図12は、電圧制御発振器41による制御電圧と発振周波数との関係を示している。
2,22,42 フリップフロップ
3,3a,3b,3c,3d NANDゲート
4,4a,4b、24,24a,24b、44,44a,44b ミラー積分回路
5,5a,5b、25,25a,25b、45,45a,45b ダイオード
7,7a,7b、29,29a,29b、49,49a,49b 抵抗
9,35,55 直流電源部
11,11a,11b,33,33a,33b,53,53a,53b オペアンプ
13,13a,13b,31,31a,31b,51,51a,51b キャパシタ
23,23a,23b,43,43a,43b,43c,43d NORゲート
27,27a,27b,47,47a,47b NORゲート(インバータ用)
Claims (2)
- RSフリップフロップを構成する第一NANDゲート、第二NANDゲート、第三NANDゲートおよび第四NANDゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NANDゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NANDゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備えた電圧制御発振器であって、
前記第一NANDゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二NANDゲートの出力路と前記第一オペアンプの非反転端子とを接続し、
前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、
前記第一オペアンプの出力路と前記第一NANDゲートの入力路との間に、前記第三NANDゲートを接続し、前記第二オペアンプの出力路と前記第二NANDゲートの入力路との間に前記第四NANDゲートを接続し、
前記第一ダイオードは前記第一NANDゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二NANDゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、
前記第一キャパシタから放電された結果、前記第一オペアンプの出力が前記第三NANDゲートの閾値に達した場合または前記第二キャパシタから放電された結果、前記第二オペアンプの出力が前記第四NANDゲートの閾値に達した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。 - RSフリップフロップを構成する第一NANDゲート、第二NANDゲート、第三NANDゲートおよび第四NANDゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NANDゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NANDゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備え、前記第一NANDゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二NANDゲートの出力路と前記第一オペアンプの非反転端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一オペアンプの出力路と前記第一NANDゲートの入力路との間に、前記第三NANDゲートを接続し、前記第二オペアンプの出力路と前記第二NANDゲートの入力路との間に前記第四NANDゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、
前記第一ダイオードによって前記第一NANDゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードによって前記第二NANDゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチする充電放電ステップと、
この充電放電ステップにて前記第一キャパシタから放電された結果、前記第一オペアンプの出力が前記第三NANDゲートの閾値に達したか否かまたは前記第二キャパシタから放電された結果、前記第二オペアンプの出力が前記第四NANDゲートの閾値に達したか否かを判定する閾値判定ステップと、
この閾値判定ステップにて、前記閾値に達したと判定した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更する発振周波数変更ステップと、
を含むことを特徴とする電圧制御発振方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356555A JP4984284B2 (ja) | 2006-02-28 | 2006-12-28 | 電圧制御発振器および電圧制御発振方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006052881 | 2006-02-28 | ||
JP2006052881 | 2006-02-28 | ||
JP2006356555A JP4984284B2 (ja) | 2006-02-28 | 2006-12-28 | 電圧制御発振器および電圧制御発振方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007267361A JP2007267361A (ja) | 2007-10-11 |
JP2007267361A5 JP2007267361A5 (ja) | 2010-02-12 |
JP4984284B2 true JP4984284B2 (ja) | 2012-07-25 |
Family
ID=38639842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006356555A Expired - Fee Related JP4984284B2 (ja) | 2006-02-28 | 2006-12-28 | 電圧制御発振器および電圧制御発振方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4984284B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59103419A (ja) * | 1982-12-03 | 1984-06-14 | Tokai Daigaku | Cmos−nand/nor回路を用いた無安定マルチバイブレ−タ |
-
2006
- 2006-12-28 JP JP2006356555A patent/JP4984284B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007267361A (ja) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20120130091A (ko) | 주파수-전류 피드백을 가진 온도-안정 발진기 회로 | |
JP4623678B2 (ja) | Pll回路 | |
JP2006295343A (ja) | スイッチトキャパシタフィルタ及びフィードバックシステム | |
JP2007243922A (ja) | 発振回路 | |
US8542073B2 (en) | Variable-capacitance device | |
US7696831B2 (en) | Phase locked loop and method for controlling the same | |
US20170310328A1 (en) | Signal generation circuit and signal generation method | |
JPWO2005093952A1 (ja) | スイッチトキャパシタフィルタ及びフィードバックシステム | |
CN111033274B (zh) | 低功率低占空比开关电容器分压器 | |
JP2008035451A (ja) | 周波数シンセサイザおよびこれに用いるループフィルタ | |
JP4984284B2 (ja) | 電圧制御発振器および電圧制御発振方法 | |
JP5053413B2 (ja) | 同期回路 | |
JP2002330067A (ja) | チャージポンプ回路および位相同期ループ回路 | |
KR100746199B1 (ko) | 플리커 잡음을 감소시킬 수 있는 반도체 회로 | |
CN112994659A (zh) | 弛豫振荡器和控制弛豫振荡器的方法 | |
US20060114042A1 (en) | Duty cycle correction circuit | |
JP2009200703A (ja) | チャージポンプ回路およびpll回路 | |
JP6126539B2 (ja) | 発振器 | |
US20130027094A1 (en) | Triangular wave generator and method generating triangular wave thereof | |
CN111628767B (zh) | 初始控制电压产生电路 | |
US20170149385A1 (en) | Fast starting crystal oscillator with low variation | |
JP2008199480A (ja) | 位相同期回路 | |
JP3917902B2 (ja) | 発振回路 | |
KR100742016B1 (ko) | 튜닝가능 발진기 및 전파 지연 보상 방법 | |
JPH09307437A (ja) | フェーズロックドループ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120413 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |