JP2007267361A - 電圧制御発振器および電圧制御発振方法 - Google Patents

Abstract

【課題】回路の構成を複雑にすることなく、制御電圧と発振周波数とを逆比例または正比例させることができる電圧制御発振器および電圧制御発振方法を提供する。
【解決手段】電圧制御発振器２１は、ＲＳフリップフロップ２２を構成するＮＯＲゲート２３とオペアンプ３３、抵抗２９およびキャパシタ３１からなるミラー積分回路２４とを備えたものにおいて、ＮＯＲゲート２３の出力路とミラー積分回路２４に含まれるオペアンプ３３の反転端子との間に、スイッチの役割をするダイオード２５を設け、ミラー積分回路２４に含まれるキャパシタ３１を充電した後、放電することで、ＲＳフリップフロップ２２をセットまたはリセットし、発振動作を継続し、前記発振周波数を変更する。
【選択図】図１

Description

本発明は、電圧により、発振周波数を制御する電圧制御発振器に関する。

従来、電圧制御発振器（Voltage Controlled Oscillator；ＶＣＯ）は、位相同期ループ（Phase Locked Loop；ＰＬＬ）をはじめ、周波数帯域の全体に亘って当該周波数のチューニングを必要とする通信システムや計測システム等に広く利用されており、これまで多くのものが研究開発され、開示されている（例えば、非特許文献１参照）。
佐々木博文、藤本邦昭、上野文男、"ブートストラップ形無安定マルチバイブレータに基づく電圧制御発振器に関する一提案"、信学論（Ｃ−ＩＩ）、ＶＯＬ．Ｊ７７−Ｃ−ＩＩ Ｎｏ．８．１９９４

しかしながら、従来の電圧制御発振器では、発振周波数が制御電圧に正比例して変化する形式であり、発振周波数が制御電圧に逆比例して変化する形式であると回路の構成が非常に複雑になってしまうという問題がある。例えば、従来のオーディオ信号遅延器のような時間遅延システム等で使用する回路では、発振周波数が制御電圧に逆比例して変化する関係にあり、このような回路では、ヒステリシス付き比較器、オペアンプ、ＯＴＡ、その他の素子を組み合わせて構成しなければならず、その構成が複雑になるという問題がある。

そこで、本発明では、前記した問題を解決し、回路の構成を複雑にすることなく、制御電圧と発振周波数とを逆比例させることができる電圧制御発振器および電圧制御発振方法を提供すると共に、回路構成が簡単で発振周波数が制御電圧に正比例して変化する形式で、制御電圧の範囲を広く取ることができる電圧制御発振器および電圧制御発振方法をも提供することを目的とする。

前記課題を解決するため、請求項１に記載の電圧制御発振器は、ＲＳフリップフロップを構成するＮＯＲゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、前記ＮＯＲゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、前記ミラー積分回路に含まれるキャパシタを充電した後、放電することで、前記ＲＳフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする。

かかる構成によれば、電圧制御発振器は、スイッチの役割をするダイオードを、ＮＯＲゲートの出力路とミラー積分回路に含まれるオペアンプの反転端子との間に設けることによって、ミラー積分回路に含まれるキャパシタを充電した後、放電することで、ＲＳフリップフロップをセットまたはリセットし、発振動作を継続し、発振周波数を変更する。この場合、予めキャパシタに電荷を充電しておき、当該発振器に印可している制御電圧を低くすると、当該キャパシタからの放電が早まる。そうすると、フリップフロップを構成するＮＯＲゲートの閾値に、当該ミラー積分回路の出力が早く到達することになる。すなわち、制御電圧によって、ミラー積分回路のキャパシタに充電した電荷を放電させることで、発振周波数を変更する。

請求項２に記載の電圧制御発振器は、ＲＳフリップフロップを構成する第一ＮＯＲゲートおよび第二ＮＯＲゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一ＮＯＲゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二ＮＯＲゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三ＮＯＲゲートおよび第四ＮＯＲゲートと、を備えた電圧制御発振器であって、前記第一ＮＯＲゲートの入力路と前記第二オペアンプの出力端子とを接続し、前記第二ＮＯＲゲートの入力路と前記第一オペアンプの出力端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一ＮＯＲゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三ＮＯＲゲートを接続し、前記第二ＮＯＲゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四ＮＯＲゲートを接続し、前記第一ダイオードは前記第一ＮＯＲゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一ＮＯＲゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二ＮＯＲゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二ＮＯＲゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、前記第一キャパシタから放電された結果、前記第二ＮＯＲゲートの閾値に達した場合または前記第二キャパシタから放電された結果、前記第一ＮＯＲゲートの閾値に達した場合、前記ＲＳフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする。

かかる構成によれば、電圧制御発振器は、第一ミラー積分回路および第二ミラー積分回路の出力が第一ＮＯＲゲートまたは第二ＮＯＲゲートの閾値に達することで、フリップフロップのセットまたはリセットが行われ、当該発振器の状態が切り替わる。すなわち、第一ＮＯＲゲートおよび第二ＮＯＲゲートのローレベル、ハイレベルが切り替わると、第一ダイオードおよび第二ダイオードの作用によって、第一キャパシタおよび第二キャパシタの充電と放電とが繰り返され、第一オペアンプおよび第二キャパシタの出力路における出力が変化し、当該出力が第一ＮＯＲゲートまたは第二ＮＯＲゲートの閾値を超えた場合にフリップフロップのセットまたはリセットが行われる。この結果、電圧制御発振器は、発振動作を継続し、発振周波数を変更する。なお、第一キャパシタおよび第二キャパシタによって充電と放電とが繰り返される際に、制御電圧が上昇する場合、発振周波数は下降することになり、制御電圧と発振周波数とは逆比例の関係となる。

請求項３に記載の電圧制御発振方法は、ＲＳフリップフロップを構成する第一ＮＯＲゲートおよび第二ＮＯＲゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一ＮＯＲゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二ＮＯＲゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三ＮＯＲゲートおよび第四ＮＯＲゲートと、を備え、前記第一ＮＯＲゲートの入力路と前記第二オペアンプの出力端子とを接続し、前記第二ＮＯＲゲートの入力路と前記第一オペアンプの出力端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一ＮＯＲゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三ＮＯＲゲートを接続し、前記第二ＮＯＲゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四ＮＯＲゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、充電放電ステップと、閾値判定ステップと、発振周波数変更ステップと、を含む手順とした。

かかる手順によれば、電圧制御発振方法は、充電放電ステップにおいて、第一ＮＯＲゲートがハイレベルになった際に、第一キャパシタに充電するように第一ダイオードがスイッチし、第一ＮＯＲゲートがローレベルになった際に第一オペアンプの出力が第二ＮＯＲゲートの閾値に達するまで第一キャパシタから放電するようにスイッチし、第二ＮＯＲゲートがハイレベルになった際に、第二キャパシタに充電するように第二ダイオードがスイッチし、第二ＮＯＲゲートがローレベルになった際に第二オペアンプの出力が第一ＮＯＲゲートの閾値に達するまで第二キャパシタから放電するようにスイッチする。続いて、この電圧制御発振方法では、閾値判定ステップにおいて、充電放電ステップにて第一キャパシタから放電された結果、第二ＮＯＲゲートの閾値に達したか否かまたは第二キャパシタから放電された結果、第一ＮＯＲゲートの閾値に達したか否かを判定し、閾値に達したと判定した場合、発振周波数変更ステップにおいて、フリップフロップをセットまたはリセットすることによって発振動作を継続し、発振周波数を変更する。

請求項４に記載の電圧制御発振器は、ＲＳフリップフロップを構成するＮＡＮＤゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、前記ＮＡＮＤゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、前記ミラー積分回路に含まれるキャパシタを充電した後、放電することで、前記ＲＳフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする。

かかる構成によれば、電圧制御発振器は、スイッチの役割をするダイオードを、ＲＳフリップフロップを構成するＮＡＮＤゲートの出力路とミラー積分回路に含まれるオペアンプの反転端子との間に設けることによって、ミラー積分回路に含まれるキャパシタを充電した後、放電することで、ＲＳフリップフロップをセットまたはリセットし、発振動作を継続し、発振周波数を変更する。この場合、予めキャパシタに電荷を充電しておき、当該発振器に印可している制御電圧を低くすると、当該キャパシタからの放電が早まる。そうすると、フリップフロップを構成するＮＡＮＤゲートの閾値に、当該ミラー積分回路の出力が早く達成することになる。すなわち、制御電圧によって、ミラー積分回路のキャパシタに充電した電荷を放電させることで、発振周波数を変更する。

請求項５に記載の電圧制御発振器は、ＲＳフリップフロップを構成する第一ＮＡＮＤゲート、第二ＮＡＮＤゲート、第三ＮＡＮＤゲートおよび第四ＮＡＮＤゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一ＮＡＮＤゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二ＮＡＮＤゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備えた電圧制御発振器であって、前記第一ＮＡＮＤゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二ＮＡＮＤゲートの出力路と前記第一オペアンプの非反転端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一オペアンプの出力路と前記第一ＮＡＮＤゲートの入力路との間に、前記第三ＮＡＮＤゲートを接続し、前記第二オペアンプの出力路と前記第二ＮＡＮＤゲートの入力路との間に前記第四ＮＡＮＤゲートを接続し、前記第一ダイオードは前記第一ＮＡＮＤゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一ＮＡＮＤゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二ＮＡＮＤゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二ＮＡＮＤゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、前記第一キャパシタから放電された結果、前記第一オペアンプの出力が前記第三ＮＡＮＤゲートの閾値に達した場合または前記第二キャパシタから放電された結果、前記第二オペアンプの出力が前記第四ＮＡＮＤゲートの閾値に達した場合、前記ＲＳフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする。

かかる構成によれば、電圧制御発振器は、第一ミラー積分回路および第二ミラー積分回路の出力が第三ＮＡＮＤゲートまたは第四ＮＡＮＤゲートの閾値に達することで、フリップフロップのセットまたはリセットが行われ、当該発振器の状態が切り替わる。すなわち、第一ＮＡＮＤゲートおよび第二ＮＡＮＤゲートのハイレベル、ローレベルが切り替わると、第一ダイオードおよび第二ダイオードの作用によって、第一キャパシタおよび第二キャパシタへの充電と放電とが繰り返され、第一オペアンプおよび第二オペアンプの出力路における出力が変化し、当該出力が第三ＮＡＮＤゲートまたは第四ＮＡＮＤゲートの閾値を超えた場合にフリップフロップのセットまたはリセットが行われる。この結果、電圧制御発振器は、発振動作を継続し、発振周波数を変更する。なお、第一キャパシタおよび第二キャパシタによって充電と放電とが繰り返される際に、制御電圧が上昇する場合、発振周波数は下降することになり、制御電圧と発振周波数とは逆比例の関係となる。

請求項６に記載の電圧制御発振方法は、ＲＳフリップフロップを構成する第一ＮＡＮＤゲート、第二ＮＡＮＤゲート、第三ＮＡＮＤゲートおよび第四ＮＡＮＤゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一ＮＡＮＤゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二ＮＡＮＤゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備え、前記第一ＮＡＮＤゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二ＮＡＮＤゲートの出力路と前記第一オペアンプの非反転端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一オペアンプの出力路と前記第一ＮＡＮＤゲートの入力路との間に、前記第三ＮＡＮＤゲートを接続し、前記第二オペアンプの出力路と前記第二ＮＡＮＤゲートの入力路との間に前記第四ＮＡＮＤゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、充電放電ステップと、閾値判定ステップと、発振周波数変更ステップと、を含む手順とした。

かかる手順によれば、電圧制御発振方法は、充電放電ステップにおいて、第一ＮＡＮＤゲートがハイレベルになった際に、第一ダイオードによって、第一キャパシタに充電するようにスイッチし、第一ＮＡＮＤゲートがローレベルになった際に回路状態が反転し、次にハイレベルになるまで第一キャパシタから放電するようにスイッチし、第二ＮＡＮＤゲートがハイレベルになった際に、第二ダイオードによって、第二キャパシタに充電するようにスイッチし、第二ＮＡＮＤゲートがローレベルになった際に回路状態が反転し、次にハイレベルになるまで第二キャパシタから放電するようにスイッチする。続いて、電圧制御発振方法は、閾値判定ステップにおいて、充電放電ステップにて第一キャパシタから放電された結果、第一オペアンプの出力が第三ＮＡＮＤゲートの閾値に達したか否かまたは第二キャパシタから放電された結果、第二オペアンプの出力が第四ＮＡＮＤゲートの閾値に達したか否かを判定し、閾値に達したと判定した場合、発振周波数変更ステップにおいて、フリップフロップをセットまたはリセットすることによって発振動作を継続し、発振周波数を変更する。

請求項７に記載の電圧制御発振器は、ＲＳフリップフロップを構成するＮＯＲゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、前記ＮＯＲゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、前記ミラー積分回路に含まれるキャパシタを放電した後、充電することで、前記ＲＳフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする。

かかる構成によれば、電圧制御発振器は、スイッチの役割をするダイオードを、ＮＯＲゲートの出力路とミラー積分回路に含まれるオペアンプの反転端子との間に設けることによって、ミラー積分回路に含まれるキャパシタを放電した後、充電することで、ＲＳフリップフロップをセットまたはリセットし、発振動作を継続し、発振周波数を変更する。この場合、予めキャパシタの電荷を放電しておき、当該発振器に印可している制御電圧を高くすると、当該キャパシタへの充電が早まる。そうすると、フリップフロップを構成するＮＯＲゲートの閾値に、当該ミラー積分回路の出力が早く到達することになる。すなわち、制御電圧によって、ミラー積分回路のキャパシタから放電した電荷を充電させることで、発振周波数を変更する。

請求項８に記載の電圧制御発振器は、ＲＳフリップフロップを構成する第一ＮＯＲゲート、第二ＮＯＲゲート、第五ＮＯＲゲートおよび第六ＮＯＲゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一ＮＯＲゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二ＮＯＲゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三ＮＯＲゲートおよび第四ＮＯＲゲートと、を備えた電圧制御発振器であって、前記第一ＮＯＲゲートの入力路と前記第一オペアンプの出力端子とを第五ＮＯＲゲートを介して接続し、前記第二ＮＯＲゲートの入力路と前記第二オペアンプの出力端子とを第六ＮＯＲゲートを介して接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一ＮＯＲゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三ＮＯＲゲートを接続し、前記第二ＮＯＲゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四ＮＯＲゲートを接続し、前記第一ダイオードは前記第一ＮＯＲゲートの出力がローレベルになった際に前記第一キャパシタを放電させるようにスイッチし、前記第一ＮＯＲゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第一キャパシタが充電するようにスイッチし、前記第二ダイオードは前記第二ＮＯＲゲートの出力がローレベルになった際に前記第二キャパシタを放電させるようにスイッチし、前記第二ＮＯＲゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第二キャパシタが充電するようにスイッチし、前記第一キャパシタが充電された結果、第一オペアンプの出力が前記第五ＮＯＲゲートの閾値に達し第一ＮＯＲゲートが反転した場合または前記第二キャパシタが充電された結果、第二オペアンプの出力が前記第六ＮＯＲゲートの閾値に達し第二ＮＯＲゲートが反転した場合、前記ＲＳフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする。

かかる構成によれば、電圧制御発振器は、第一ミラー積分回路および第二ミラー積分回路の出力が第五ＮＯＲゲートまたは第六ＮＯＲゲートの閾値に達し、第一ＮＯＲゲートまたは第二ＮＯＲゲートが反転することで、フリップフロップのセットまたはリセットが行われ、当該発振器の状態が切り替わる。すなわち、第一ＮＯＲゲートおよび第二ＮＯＲゲートのハイレベル、ローレベルが切り替わると、第一ダイオードおよび第二ダイオードの作用によって、第一キャパシタおよび第二キャパシタの放電と充電とが繰り返され、第一オペアンプおよび第一キャパシタの出力路における出力が変化し、当該出力が第五ＮＯＲゲートまたは第六ＮＯＲゲートの閾値を超えた場合に第一ＮＯＲゲートまたは第二ＮＯＲゲートが反転し、フリップフロップのセットまたはリセットが行われる。この結果、電圧制御発振器は、発振動作を継続し、発振周波数を変更する。なお、第一キャパシタおよび第一キャパシタによって放電と充電とが繰り返される際に、制御電圧が上昇する場合、発振周波数は上昇することになり、制御電圧と発振周波数とは正比例の関係となる。

請求項９に記載の電圧制御発振方法は、ＲＳフリップフロップを構成する第一ＮＯＲゲート、第二ＮＯＲゲート、第五ＮＯＲゲートおよび第六ＮＯＲゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一ＮＯＲゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二ＮＯＲゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三ＮＯＲゲートおよび第四ＮＯＲゲートと、を備え、前記第一ＮＯＲゲートの入力路と前記第一オペアンプの出力端子とを前記第五ＮＯＲゲートを介して接続し、前記第二ＮＯＲゲートの入力路と前記第二オペアンプの出力端子とを前記第六ＮＯＲゲートを介して接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一ＮＯＲゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三ＮＯＲゲートを接続し、前記第二ＮＯＲゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四ＮＯＲゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、放電充電ステップと、閾値判定ステップと、発振周波数変更ステップと、を含む手順とした。

かかる手順によれば、電圧制御発振方法は、放電充電ステップにおいて、第一ＮＯＲゲートがローレベルになった際に、第一キャパシタを放電させるように第一ダイオードがスイッチし、第一ＮＯＲゲートがハイレベルになった際に第一オペアンプの出力が第五ＮＯＲゲートの閾値に達するまで第一キャパシタを充電するようにスイッチし、第二ＮＯＲゲートがローレベルになった際に、第二キャパシタを放電させるように第二ダイオードがスイッチし、第二ＮＯＲゲートがハイレベルになった際に第二オペアンプの出力が第六ＮＯＲゲートの閾値に達するまで第二キャパシタを充電するようにスイッチする。続いて、この電圧制御発振方法では、閾値判定ステップにおいて、放電充電ステップにて第一キャパシタに充電された結果、第五ＮＯＲゲートの閾値に達したか否かまたは第二キャパシタに充電された結果、第六ＮＯＲゲートの閾値に達したか否かを判定し、閾値に達したと判定した場合、発振周波数変更ステップにおいて、フリップフロップをセットまたはリセットすることによって発振動作を継続し、発振周波数を変更する。

請求項１に記載の発明によれば、ＮＯＲゲートで構成したＲＳフリップフロップとミラー積分回路とを接続するダイオードが、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを逆比例させることができる。

請求項２、３、５、６に記載の発明によれば、制御電圧を下降させると、第一キャパシタおよび第二キャパシタの放電が速まり、フリップフロップのセットまたはリセットが速まり、これによって、当該発振器の状態が切り替わり、発振動作が継続して発振周波数が上昇するので、制御電圧と発振周波数とを逆比例させることができる。

請求項４に記載の発明によれば、ＮＡＮＤゲートで構成したＲＳフリップフロップとミラー積分回路とを接続するダイオードが、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを逆比例させることができる。

請求項７に記載の発明によれば、ＮＯＲゲートで構成したＲＳフリップフロップとミラー積分回路とを接続するダイオードを、請求項１乃至６に記載の発明とはアノードとカソードの接続を逆向きにすることにより、キャパシタを放電させた後にミラー積分回路として動作させるようスイッチ機能を果たさせる。このため、自己帰還型の動作を可能とするＮＯＲゲートを追加することで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを正比例させることができる。

請求項８、９に記載の発明によれば、制御電圧を上昇させると、第一キャパシタおよび第二キャパシタの充電が速まり、フリップフロップのセットまたはリセットが速まり、これによって、当該発振器の状態が切り替わり、発振動作が継続して発振周波数が上昇するので、制御電圧と発振周波数とを正比例させることができる。

次に、本発明の実施形態について、適宜、図面を参照しながら詳細に説明する。
（電圧制御発振器（第一実施形態）の構成）
次に、図１を参照して、電圧制御発振器（第一実施形態）の構成について説明する。
図１に示すように、電圧制御発振器２１は、フリップフロップ２２と、ミラー積分回路２４と、これらを結ぶダイオード２５（２５ａ（第一ダイオード），２５ｂ（第二ダイオード））およびインバータ用のＮＯＲゲート２７（２７ａ（インバータ用ＮＯＲゲート、第三ＮＯＲゲート），２７ｂ（インバータ用ＮＯＲゲート、第四ＮＯＲゲート））と、ミラー積分回路２４に直流電圧を供給する直流電源部３５とを備えている。

フリップフロップ２２は、ＲＳ型のフリップフロップ（ＦＦ）であり、ＮＯＲゲート２３（２３ａ，２３ｂ）によって構成されている。
ＮＯＲゲート２３（２３ａ，２３ｂ）は、２つのゲート、すなわち、ＮＯＲゲート２３ａとＮＯＲゲート２３ｂとであり、当該発振器２１の方形波取り出し点であると共に、キャパシタ３１（３１ａ，３１ｂ）に電荷を充電する。

ミラー積分回路２４は、抵抗２９（２９ａ（第一抵抗），２９ｂ（第二抵抗））と、キャパシタ３１（３１ａ（第一キャパシタ），３１ｂ（第二キャパシタ））と、オペアンプ３３（３３ａ（第一オペアンプ），３３ｂ（第二オペアンプ））と、を備えている。そして、このミラー積分回路２４は、抵抗２９ａ、キャパシタ３１ａおよびオペアンプ３３ａからなる第一ミラー積分回路２４ａと、抵抗２９ｂ、キャパシタ３１ｂおよびオペアンプ３３ｂからなる第二ミラー積分回路２４ｂとの２つの積分回路によって構成されている。

抵抗２９（２９ａ，２９ｂ）は、ミラー積分回路２４を構成する一素子であり、ダイオード２５のカソード（陰極）からの出力が、当該ミラー積分回路を構成するオペアンプ３３（３３ａ，３３ｂ）の反転端子に入力する入力路と直流電源部３５との間に配置されており、キャパシタ３１（３１ａ，３１ｂ）から放電される放電電流を抑制するものである。

キャパシタ３１（３１ａ，３１ｂ）は、抵抗２９（２９ａ，２９ｂ）と共に時定数Ｔ（Ｔ＝ＲＣ；抵抗２９の抵抗値とキャパシタ３１の容量値）の時定数回路を構成しており、一般的なコンデンサーによって構成されている。なお、ここでは、予め電荷を充電している。

オペアンプ３３（３３ａ，３３ｂ）は、ダイオード２５（２５ａ，２５ｂ）、抵抗２９（２９ａ，２９ｂ）およびキャパシタ３１（３１ａ，３１ｂ）の一端を反転端子（３３における“−”端子）に接続すると共に、ＮＯＲゲート２７（２７ａ，２７ｂ）からの出力を非反転端子（３３における“＋”端子）に接続し、これらの端子電圧を比較し、その結果を、ＮＯＲゲート２３（２３ａ，２３ｂ）の入力路とキャパシタ３１（３１ａ，３１ｂ）とが連結する出力端子に出力するものである。

ダイオード２５（２５ａ，２５ｂ）は、ＮＯＲゲート２３（２３ａ，２３ｂ）の出力がローレベルになったときに、線路を遮断することで、キャパシタ３１（３１ａ，３１ｂ）に蓄積されている電荷を、抵抗２９（２９ａ，２９ｂ）を介して、直流電源部３５に向けて放電させるためのものである。そうすることで、オペアンプ３３（３３ａ，３３ｂ）の出力が直線的に上昇し、この結果、ＮＯＲゲート２３（２３ａ，２３ｂ）の閾値に達して、当該発振器２１の回路状態が反転する。つまり、このダイオード２５（２５ａ，２５ｂ）は、回路状態を切り替えるスイッチの役割を果たすものである。

ＮＯＲゲート２７（２７ａ，２７ｂ）は、ＲＳ−ＦＦを構成するＮＯＲゲート２３（２３ａ，２３ｂ）の出力がハイレベルのときに非反転端子がローレベルになり、当該オペアンプ３３（３３ａ，３３ｂ）を確実に低い飽和電圧に保つようにするために付加したものである。

このＮＯＲゲート２７（２７ａ，２７ｂ）は、ＲＳ型のフリップフロップを構成するＮＯＲゲート２３（２３ａ，２３ｂ）の出力路と、ミラー積分回路を構成するオペアンプ３３（３３ａ，３３ｂ）の非反転入力路との間に設けられている。

直流電源部３５は、抵抗２９（２９ａ，２９ｂ）、キャパシタ３１（３１ａ，３１ｂ）およびオペアンプ３３（３３ａ，３３ｂ）によって構成されるミラー積分回路２４に対し、所定の電圧（制御電圧）を供給し、所定の放電電流を吸収するものである。すなわち、直流電源部３５は、当該電圧制御発振器２１に制御電圧を供給するものである。

この電圧制御発振器２１によれば、ＮＯＲゲート２３（２３ａ，２３ｂ）で構成したＲＳフリップフロップ２２とミラー積分回路２４とを接続するダイオード２５（２５ａ，２５ｂ）が、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを逆比例させることができる。

（電圧制御発振器（第一実施形態）の動作）
次に、図２に示すフローチャートを参照して、電圧制御発振器２１の概略の動作を説明する（適宜、図１参照）。
ここでは、ミラー積分回路２４を構成する第一ミラー積分回路２４ａ、第二ミラー積分回路２４ｂのうち、抵抗２９ａとオペアンプ３３ａとキャパシタ３１ａとによって構成される第一ミラー積分回路２４ａに着目して、キャパシタ３１ａから放電を開始した場合の動作について説明をする。つまり、抵抗２９ｂとオペアンプ３３ｂとキャパシタ３１ｂとによって構成される第二ミラー積分回路２４ｂに着目しなくても十分に動作説明できるからである。なお、キャパシタ３１ａから放電を開始する場合とは、ＮＯＲゲート２３ａがハイレベルからローレベルに、ＮＯＲゲート２３ｂがローレベルからハイレベルに変化した場合、すなわち、ダイオード２５ａが遮断となり、ダイオード２５ｂが導通した場合である。

図２（ａ）は、抵抗２９ａとオペアンプ３３ａとキャパシタ３１ａとによって構成される第一ミラー積分回路２４ａが待機状態の動作を、図２（ｂ）は回路状態が交互に入れ替わり、電圧制御発振器２１が発振を継続する状態を示している。

図２（ａ）に示したように、まず、電圧制御発振器２１は、ＮＯＲゲート２３ａがローレベルからハイレベルになった場合に、ミラー積分回路２４を構成する第一ミラー積分回路２４ａのキャパシタ３１ａに電荷を充電する（ステップＳ２１）。そして、電圧制御発振器２１は、ＮＯＲゲート２３ａがハイレベルからローレベルになった場合に、キャパシタ３１ａの電荷を放電する（ステップＳ２２）。

そして、電圧制御発振器２１は、ミラー積分回路２４を構成する第一ミラー積分回路２４ａの出力値がＮＯＲゲート２３ａの閾値以上か否かを判定する（ステップＳ２３）。電圧制御発振器２１は、閾値以上と判定しなかった場合（ステップＳ２３、Ｎｏ）には、キャパシタ３１ａからの放電を継続し、閾値以上と判定した場合（ステップＳ２３、Ｙｅｓ）、フリップフロップをリセットする（回路状態を反転する）（ステップＳ２４）。

また、図２（ｂ）に示したように、電圧制御発振器２１は、ＮＯＲゲート２３ａがローレベルからハイレベルになった場合に、ミラー積分回路２４を構成する第一ミラー積分回路２４ａのキャパシタ３１ａに電荷を充電する（ステップＳ３１）。そして、電圧制御発振器２１は、ＮＯＲゲート２３ａがハイレベルからローレベルになった場合に、キャパシタ３１ａの電荷を放電する（ステップＳ３２）。

そして、電圧制御発振器２１は、ミラー積分回路２４を構成する第一ミラー積分回路２４ａの出力値がＮＯＲゲート２３ｂの閾値以上か否かを判定する（ステップＳ３３）。電圧制御発振器２１は、閾値以上と判定しなかった場合（ステップＳ３３、Ｎｏ）には、キャパシタ３１ａからの放電を継続し、閾値以上と判定した場合（ステップＳ３３、Ｙｅｓ）、フリップフロップをセットし（回路状態を反転）（ステップＳ３４）、ステップＳ３１に戻り、発振動作を継続させる。

これら図２（ａ）および図２（ｂ）に示したように、電圧制御発振器２１は、キャパシタ３１ａから抵抗２９ａを介して、蓄積していた電荷を放電するとオペアンプ３３ａおよびキャパシタ３１ａの出力路の電圧は直線的に上昇し、ＮＯＲゲート２３ｂの閾値に達すると、回路状態が反転し、ＮＯＲゲート２３ａがハイレベル、ＮＯＲゲート２３ｂがローレベルの元の状態に戻る。この瞬間、今度は、第二ミラー積分回路２４ｂに連結するダイオード２５ｂが遮断となり、当該第二ミラー積分回路２４ｂを構成する第二キャパシタ３１ｂを介して放電が起こり、オペアンプ３３ｂの出力がＮＯＲゲート２３ｂの閾値に達して元の状態に戻る。

このように、電圧制御発振器２１では、ミラー積分回路２４を構成する第一ミラー積分回路２４ａと第二ミラー積分回路２４ｂとによって同様の動作が繰り返され、発振動作が継続しその動作の速さによって、発振周波数が変化する。

（電圧制御発振器（第一実施形態）の動作波形、制御電圧と発振周波数との関係）
次に、図３、図４を参照して、電圧制御発振器２１による動作波形、制御電圧と発振周波数との関係について説明する。図３は、電圧制御発振器２１による動作波形を示しており、図４は、電圧制御発振器２１による制御電圧と発振周波数との関係を示している。

図３では、ＮＯＲゲート２３（２３ａ、２３ｂ）のハイレベルをＶ_ＯＨと、ローレベルをＶ_ＯＬと、ダイオード２５（２５ａ，２５ｂ）の順方向電圧をＶ_Ｆと、オペアンプ３３ａの反転端子への入力をａ_１と、オペアンプ３３ａの非反転端子への入力をｂ_１と、オペアンプ３３ｂの反転端子への入力をａ_２と、オペアンプ３３ｂの非反転端子への入力をｂ_２とする。

また、オペアンプ３３ａの反転端子における電圧をＶ_ａ１と、オペアンプ３３ａの非反転端子における電圧をＶ_ｂ１と、オペアンプ３３ａの出力端子における電圧をｖ_１（ｔ）とし、オペアンプ３３ｂの反転端子における電圧をＶ_ａ２と、オペアンプ３３ｂの非反転端子における電圧をＶ_ｂ２と、オペアンプ３３ｂの出力端子におけるｖ_２（ｔ）とする。

さらに、抵抗２９ａの抵抗値をＲ_１と、抵抗２９ｂの抵抗値Ｒ_２と、キャパシタ３１ａの静電容量をＣ_１と、キャパシタ３１ｂの静電容量Ｃ_２とし、直流電源部３５の制御電圧をＥ_Ｓとする。さらにまた、オペアンプ３３ａの出力端子における電圧をｖ_１（ｔ）、オペアンプ３３ｂの出力端子における電圧をｖ_２（ｔ）とし、そのローレベルの飽和電圧をＶ_ＡＯＬとする。また、ＮＯＲゲート２３（２３ａ，２３ｂ）の閾値をＶ_ｔｈとする。

そして、図３では、ＮＯＲゲート２３ａがハイレベルからローレベルに、ＮＯＲゲート２３ｂがローレベルからハイレベルに変化する寸前までは、ダイオード２５ａが導通しているので、この時におけるオペアンプ３３ａの反転端子における電圧Ｖ_ａ１は次に示す数式（１）のようになる。

この場合、オペアンプ３３ａの出力端子におけるｖ_１（ｔ）はローレベルＶ_ＡＯＬとなる。このとき、回路状態が反転すると、ＮＯＲゲート２３ａは、ローレベルＶ_ＯＬとなるので、ダイオード２５ａが遮断となり、オペアンプ３３ａの非反転端子への入力ｂ_１における電圧Ｖ_ｂ１は、ハイレベルＶ_ＯＨとなる。このため、オペアンプ３３ａの反転端子への入力ａ_１における電圧Ｖ_ａ１は、瞬時に、ダイオード２５（２５ａ，２５ｂ）の順方向電圧Ｖ_Ｆだけ低くなる。

つまり、オペアンプ３３ａの出力端子における電圧ｖ_１（ｔ）は、ローレベルＶ_ＡＯＬから瞬時にＶ_Ｆだけ上昇する。同時に、キャパシタ３１ａに蓄積されていた電荷が抵抗２９ａを介して放電されるので、オペアンプ３３ａの出力端子における電圧ｖ_１（ｔ）は、Ｖ_Ｆから直線的に上昇する。そして、ＮＯＲゲート２３ｂの閾値Ｖ_ｔｈに達すると、回路状態が反転して、ＮＯＲゲート２３ａはハイレベルに、ＮＯＲゲート２３ｂはローレベルになる。

この瞬間、再び、ダイオード２５ａが導通し、オペアンプ３３ａの反転端子への入力ａ_１における電圧Ｖ_ａ１は、数式（１）で表される値になるので、オペアンプ３３ａの出力端子における電圧ｖ_１（ｔ）は、ローレベルＶ_ＡＯＬとなる。以下、同様の動作が他方の積分回路と交互に繰り返されて、発振動作が継続する。

ここで、発振動作が発生している際のパルス幅（準安定時間）ｔ_ｗ１を求める。今、ｔ＝０において、ＮＯＲゲート２３ａがローレベル、ＮＯＲゲート２３ｂがハイレベルになったと仮定すると、オペアンプ３３ａの出力端子における電圧ｖ_１（ｔ）は、次に示す数式（２）のようになる。

この数式（２）において、ｉは抵抗２９ａを流れる電流であり、次に示す数式（３）のようになる。

そうすると、オペアンプ３３ａの出力端子における電圧ｖ_１（ｔ）は、次に示す数式（４）のようになる。

そして、パルス幅（準安定時間）ｔ_ｗ１は、ＮＯＲゲート２３ａがローレベルになったｔ＝０の時点から、オペアンプ３３ａの出力端子における電圧ｖ_１（ｔ）がＮＯＲゲート２３ｂの閾値Ｖ_ｔｈに達するまでの時間であるので、数式（４）において、ｖ_１（ｔ）＝Ｖ_ｔｈ、ｔ＝ｔ_ｗ１として、ｔ_ｗ１について解くと、次に示す数式（５）のようになる。

ここで、Ｃ＝Ｃ_１＝Ｃ_２、Ｒ＝Ｒ_１＝Ｒ_２とおいて、発振周期ｔは２ｔ_ｗ１とおけるので、発振周波数ｆは、次に示す数式（６）のようになる。

この数式（６）に示したように、発振周波数ｆは制御電圧Ｅ_Ｓに逆比例して変化することがわかる。

このような結果を図３および図４に示しており、図３においては、制御電圧Ｅ_Ｓを３Ｖと、Ｒ＝Ｒ_１＝Ｒ_２を１００Ωと、Ｃ＝Ｃ_１＝Ｃ_２を１０００ｐＦとした場合の電圧制御発振器１の動作波形を示している。なお、図３において、Ｖ_ＯＨは、ＮＯＲゲート２３（２３ａ，２３ｂ）のハイレベルの際の電圧を、Ｖ_ＯＬは、ＮＯＲゲート２３（２３ａ，２３ｂ）のローレベルの際の電圧を示している。また、Ｖ_ｔｈは、ＮＯＲゲート２３（２３ａ，２３ｂ）の閾値電圧を示している。

この図４に示したように、連続的に制御電圧を変化することができる。このため、電圧制御発振器１を変調回路等に応用する場合には、バイアス回路を不要とすることができる。また、方形波と直線性の良い、のこぎり波とを同時に得ることができる。

また、図４においては、ＮＯＲゲート２３（２３ａ，２３ｂ）およびＮＯＲゲート２７（２７ａ，２７ｂ）に品番ＴＣ４０１１ＢＰを、オペアンプ３３（３３ａ，３３ｂ）にＲａｉｌ ｔｏ Ｒａｉｌの品番ＣＡ３１６０Ｃを使用した場合に、ＮＯＲゲート２３（２３ａ，２３ｂ）に５Ｖ、オペアンプ３３（３３ａ，３３ｂ）に１０Ｖを印可した際における制御電圧Ｅ_Ｓと発振周波数ｆとの関係を示している。なお、この図４において、Ｃ＝Ｃ_１＝Ｃ_２を５００ｐＦ、７００ｐＦ、１０００ｐＦとした場合を示している。

この図４に示したように、制御電圧Ｅ_Ｓと発振周波数ｆとは、逆比例の関係を得ることができる。また、キャパシタ３１（３１ａ，３１ｂ）の静電容量が少ないほど、高い発振周波数を得ることができる。

（電圧制御発振器（第二実施形態）の構成）
図５は、電圧制御発振器の回路図である。この図５に示すように、電圧制御発振器１は、フリップフロップ２と、ミラー積分回路４と、これらを結ぶダイオード５（５ａ（第一ダイオード），５ｂ（第二ダイオード））と、ミラー積分回路４に直流電圧を供給する直流電源部９とを備えている。

そして、オペアンプ１１ａの反転端子への入力をａ_１と、オペアンプ１１ａの非反転端子への入力をｂ_１と、オペアンプ１１ｂの反転端子への入力をａ_２と、オペアンプ１１ｂの非反転端子への入力をｂ_２とする。

また、オペアンプ１１ａの反転端子における電圧をＶ_ａ１と、オペアンプ１１ａの非反転端子における電圧をＶ_ｂ１と、オペアンプ１１ａの出力端子における電圧をｖ_１（ｔ）とし、オペアンプ１１ｂの反転端子における電圧をＶ_ａ２と、オペアンプ１１ｂの非反転端子における電圧をＶ_ｂ２と、オペアンプ１１ｂの出力端子における電圧をｖ_２（ｔ）とする。

フリップフロップ２は、ＲＳ型のフリップフロップ（ＦＦ）であり、ＮＡＮＤゲート３（３ａ，３ｂ，３ｃ，３ｄ）によって構成されている。
ＮＡＮＤゲート３（３ａ，３ｂ，３ｃ，３ｄ）は、４つのゲート、すなわち、ＮＡＮＤゲート３ａとＮＡＮＤゲート３ｂとＮＡＮＤゲート３ｃとＮＡＮＤゲート３ｄとであり、ＮＡＮＤゲート３ａとＮＡＮＤゲート３ｂとは、当該発振器１の方形波出力取り出し点であると共に、キャパシタ１３（１３ａ，１３ｂ）に電荷を充電する役割を負っているものである。

当然のことであるが、このＲＳ型のフリップフロップは１ビットの情報を保持することができるものであり、双方の端子Ｓと端子Ｒとに入力がない（Ｓ“０”、Ｒ“０”）場合に、出力Ｑおよび出力Ｑ⁻（Ｑバー）をそのまま保持し、端子Ｓに入力がなく、端子Ｒに入力がある場合（Ｓ“０”、Ｒ“１”）、出力Ｑが“０”および出力Ｑ⁻（Ｑバー）が“１”になり、端子Ｓに入力があり、端子Ｒに入力がない場合（Ｓ“１”、Ｒ“０”）、出力Ｑが“１”および出力Ｑ⁻（Ｑバー）が“０”になり、同時に端子Ｓと端子Ｒとに入力がある（Ｓ“１”、Ｒ“１”）場合に結果が不定（入力禁止）になる。

ここでは、ＮＡＮＤゲート３ａが出力Ｑ、ＮＡＮＤゲート３ｂが出力Ｑ⁻（Ｑバー）に該当し、ＮＡＮＤゲート３ｃが端子Ｓ、ＮＡＮＤゲート３ｄが端子Ｒに該当する。

また、ＮＡＮＤゲート３（３ｃ，３ｄ）は、論理的整合を図ると共に、ＮＡＮＤゲート３（３ａ，３ｂ）のトリガ発生用に配置されたインバータの役割を果たすものである。

ミラー積分回路４は、第一ミラー積分回路４ａと第二ミラー積分回路４ｂとから構成されており、抵抗７（７ａ（第一抵抗），７ｂ（第二抵抗））と、オペアンプ１１（１１ａ（第一オペアンプ），１１ｂ（第二オペアンプ））と、キャパシタ１３（１３ａ（第一キャパシタ），１３ｂ（第二キャパシタ））とを備えている。そして、この第一ミラー積分回路４ａは、抵抗７ａ、オペアンプ１１ａおよびキャパシタ１３ａからなり、第二ミラー積分回路４ｂと、抵抗７ｂ、オペアンプ１１ｂおよびキャパシタ１３ｂからなる。

抵抗７（７ａ，７ｂ）は、ミラー積分回路を構成する一素子であり、同じくミラー積分回路を構成するオペアンプ１１（１１ａ，１１ｂ）の反転端子とダイオード５の接続点と直流電源部９との間に配置されており、キャパシタ１３（１３ａ，１３ｂ）から放電する電流を決定するものである。

直流電源部９は、抵抗７（７ａ，７ｂ）、オペアンプ１１（１１ａ，１１ｂ）およびキャパシタ１３（１３ａ，１３ｂ）によって構成されるミラー積分回路４に対し、所定の電圧（制御電圧）を印可し、同時に所定の放電電流を吸収するものである。すなわち、直流電源部９は、当該電圧制御発振器１に制御電圧を供給するものである。

オペアンプ１１（１１ａ，１１ｂ）は、その反転端子（オペアンプ１１におけるは“−”端子）に、ダイオード５（５ａ，５ｂ）、抵抗７（７ａ，７ｂ）およびキャパシタ１３（１３ａ，１３ｂ）の一端が接続され、また非反転端子（オペアンプ１１におけるは“＋”端子）には、ＮＡＮＤゲート３（３ａ，３ｂ）の出力が相互に接続されている。このオペアンプ１１（１１ａ，１１ｂ）は、その電圧を比較し、その結果をＮＡＮＤゲート３（３ｃ，３ｄ）に連結する当該オペアンプ１１（１１ａ，１１ｂ）の出力端子に出力している。このオペアンプ１１（１１ａ，１１ｂ）は、直流電源部９の制御電圧値が低下するとキャパシタ１３（１３ａ，１３ｂ）に充電されている電荷の放電量が多くなり、逆に上昇すると放電量が少なくなる。換言すれば、放電された電流の大小によって発振周波数が決定されるものである。

キャパシタ１３（１３ａ，１３ｂ）は、抵抗７（７ａ，７ｂ）と共に時定数Ｔ（Ｔ＝ＲＣ；抵抗７の抵抗値とキャパシタ１３の容量値）の時定数回路を構成しており、一般的なコンデンサーによって構成されている。なお、ここでは、予め電流（電荷）を充電している。

ダイオード５（５ａ，５ｂ）は、ＮＡＮＤゲート３（３ａ，３ｂ）の出力がローレベルになったときに、線路を遮断することで、キャパシタ１３（１３ａ，１３ｂ）に蓄積されている電荷を、抵抗７（７ａ，７ｂ）を介して、直流電源部９に向けて放電させるためのものである。そうすることで、オペアンプ１１（１１ａ，１１ｂ）の出力が直線的に上昇し、この結果、ＮＡＮＤゲート３（３ｃ，３ｄ）の閾値に達して、当該発振器１の回路状態が反転する。つまり、このダイオード５（５ａ，５ｂ）は、回路状態を切り替えるスイッチの役割を果たすものである。

また、逆に、ダイオード５（５ａ，５ｂ）は、ＮＡＮＤゲート３（３ａ，３ｂ）の出力がハイレベルになったときに、線路を導通することで、瞬時に、キャパシタ１３（１３ａ，１３ｂ）に電荷が充電される。なお、これらの動作の詳細については後記する。

この電圧制御発振器１によれば、ＮＡＮＤゲート３で構成したＲＳフリップフロップ２とミラー積分回路４とを接続するダイオード５が、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを逆比例させることができる。

（電圧制御発振器（第二実施形態）の動作）
次に、図６に示すフローチャートを参照して、電圧制御発振器１の概略の動作を説明する（適宜、図５参照）。
ここでは、ミラー積分回路４を構成する第一ミラー積分回路４ａ、第二ミラー積分回路４ｂのうち、抵抗７ａとオペアンプ１１ａとキャパシタ１３ａとによって構成される第一ミラー積分回路４ａに着目して、キャパシタ１３ａから放電を開始した場合の動作について説明をする。つまり、抵抗７ｂとオペアンプ１１ｂとキャパシタ１３ｂとによって構成される第二ミラー積分回路４ｂに着目しなくても十分に動作説明できるからである。なお、キャパシタ１３ａから放電を開始する場合とは、ＮＡＮＤゲート３ａがハイレベルからローレベルに、ＮＡＮＤゲート３ｂがローレベルからハイレベルに変化した場合であり、さらに、ダイオード５ａが遮断となり、ダイオード５ｂが導通した場合である。

図６（ａ）は、抵抗７ａとオペアンプ１１ａとキャパシタ１３ａとによって構成される第一ミラー積分回路４ａが待機状態の動作を、図６（ｂ）は回路状態が交互に入れ替わり、当該電圧制御発振器１が発振を継続する状態を示している。

図６（ａ）に示したように、まず、電圧制御発振器１は、ＮＡＮＤゲート３ａがローレベルからハイレベルになった場合に、ミラー積分回路４を構成する第一ミラー積分回路４ａのキャパシタ１３ａに電荷を充電する（ステップＳ１）。そして、電圧制御発振器１は、ＮＡＮＤゲート３ａがハイレベルからローレベルになった場合に、キャパシタ１３ａから直流電源部９に向けて電荷を放電する（ステップＳ２）。

そして、電圧制御発振器１は、ミラー積分回路４を構成する第一ミラー積分回路４ａの出力値がＮＡＮＤゲート３ｃ（インバータ）の閾値以上か否かを判定する（ステップＳ３）。電圧制御発振器１は、閾値以上と判定しなかった場合（ステップＳ３、Ｎｏ）には、キャパシタ１３ａからの放電を継続し、閾値以上と判定した場合（ステップＳ３、Ｙｅｓ）、フリップフロップをリセットする（回路状態を反転する）（ステップＳ４）。

また、図６（ｂ）に示したように、電圧制御発振器１は、ＮＡＮＤゲート３ａがローレベルからハイレベルになった場合に、ミラー積分回路４を構成する第一ミラー積分回路４ａのキャパシタ１３ａに電荷を充電する（ステップＳ１１）。そして、電圧制御発振器１は、ＮＡＮＤゲート３ａがハイレベルからローレベルになった場合に、キャパシタ１３ａから電荷を放電する（ステップＳ１２）。

そして、電圧制御発振器１は、ミラー積分回路４を構成する第一ミラー積分回路４ａの出力値がＮＡＮＤゲート３ｃ（インバータ）の閾値以上か否かを判定する（ステップＳ３）。電圧制御発振器１は、閾値以上と判定しなかった場合（ステップＳ１３、Ｎｏ）には、キャパシタ１３ａからの放電を継続し、閾値以上と判定した場合（ステップＳ３、Ｙｅｓ）、フリップフロップをセットし（回路状態を反転）（ステップＳ１４）、ステップＳ１１に戻り、発振動作を継続させる。

これら図６（ａ）および図６（ｂ）に示したように、電圧制御発振器１は、キャパシタ１３ａから抵抗７ａを介して、蓄積していた電荷を放電するとオペアンプ１１ａの出力路の電圧は直線的に上昇し、ＮＡＮＤゲート３ｃの閾値に達すると、トリガを発生し、回路状態が反転し、ＮＡＮＤゲート３ａが元の状態に戻る。この瞬間、再び、第二ミラー積分回路４ｂに連結するダイオード５ｂが導通し、当該第二ミラー積分回路４ｂの出力電圧がローレルベルになる。

このように、電圧制御発振器１では、ミラー積分回路４を構成する第一ミラー積分回路４ａと第二ミラー積分回路４ｂとによって同様の動作が繰り返され、発振動作が継続する。

（電圧制御発振器（第二実施形態）の動作波形、制御電圧と発振周波数との関係）
次に、図７、図８を参照して、電圧制御発振器１による動作波形、制御電圧と発振周波数との関係について説明する。図７は、電圧制御発振器１による動作波形を示しており、図８は、電圧制御発振器１による制御電圧と発振周波数との関係を示している。

図７では、ＮＡＮＤゲート３（３ａ、３ｂ）のハイレベルをＶ_ＯＨと、ローレベルをＶ_ＯＬと、ダイオード５（５ａ，５ｂ）の順方向電圧をＶ_Ｆとする。

さらに、抵抗７ａの抵抗値をＲ_１と、抵抗７ｂの抵抗値Ｒ_２と、キャパシタ１３ａの静電容量をＣ_１と、キャパシタ１３ｂの静電容量Ｃ_２とし、直流電源部９の制御電圧をＥ_Ｓとする。さらにまた、ＮＡＮＤゲート３ａがローレベルになったときのオペアンプ１１ａの出力端子における電圧をｖ_１（ｔ）およびＮＡＮＤゲート３ｂがローレベルになったときのオペアンプ１１ｂの出力端子における電圧をｖ_２（ｔ）とし、そのローレベルの飽和電圧をＶ_ＡＯＬとする。そしてまた、ＮＡＮＤゲート３（３ｃ，３ｄ）がトリガを発生する閾値をＶ_ｔｈとする。

そして、図７では、ＮＡＮＤゲート３ａがハイレベルからローレベルに、ＮＡＮＤゲート３ｂがローレベルからハイレベルに変化する寸前までは、ダイオード５ａが導通しているので、オペアンプ１１ａの反転端子における電圧Ｖ_ａ１は次に示す数式（１）のようになる。

この場合、オペアンプ１１ａの出力端子におけるｖ_１（ｔ）はローレベルＶ_ＡＯＬとなる。このとき、回路状態が反転すると、ＮＡＮＤゲート３ａは、ローレベルＶ_ＯＬとなるので、ダイオード５ａが遮断となり、オペアンプ１１ａの非反転端子への入力ｂ_１における電圧Ｖ_ｂ１は、ハイレベルＶ_ＯＨとなる。このため、オペアンプ１１ａの反転端子への入力ａ_１における電圧Ｖ_ａ１は、瞬時に、ダイオード５（５ａ，５ｂ）の順方向電圧Ｖ_Ｆだけ低くなる。

つまり、オペアンプ１１ａの出力端子における電圧ｖ_１（ｔ）は、ローレベルＶ_ＡＯＬから瞬時にＶ_Ｆだけ上昇する。同時に、キャパシタ１３ａに蓄積されていた電荷が抵抗７ａを介して放電されるので、オペアンプ１１ａの出力端子における電圧ｖ_１（ｔ）は、Ｖ_Ｆから直線的に上昇する。そして、ＮＡＮＤゲート３ｃの閾値Ｖ_ｔｈに達すると、トリガが発生し回路状態が反転して、ＮＡＮＤゲート３ａはハイレベルに、ＮＡＮＤゲート３ｂはローレベルになる。

この瞬間、再び、ダイオード５ａが導通し、オペアンプ１１ａの反転端子への入力ａ_１における電圧Ｖ_ａ１は、数式（１）で表される値になるので、オペアンプ１１ａの出力端子における電圧ｖ_１（ｔ）は、ローレベルＶ_ＡＯＬとなる。以下、同様の動作が他方のミラー積分回路と交互に繰り返されて、発振動作が継続する。

ここで、発振動作の際のパルス幅（準安定時間）ｔ_ｗ１を求める。今、ｔ＝０において、ＮＡＮＤゲート３ａがローレベル（オンレベル）、ＮＡＮＤゲート３ｂがハイレベル（オフレベル）になったと仮定すると、オペアンプ１１ａの出力端子における電圧ｖ_１（ｔ）は、次に示す数式（２）のようになる。

この数式（２）において、ｉは抵抗７ａを流れる電流であり、次に示す数式（３）のようになる。

そうすると、オペアンプ１１ａの出力端子における電圧ｖ_１（ｔ）は、次に示す数式（４）のようになる。

そして、パルス幅（準安定時間）ｔ_ｗ１は、ＮＡＮＤゲート３ａがローレベル（オンレベル）になったｔ＝０の時点から、オペアンプ１１ａの出力端子における電圧ｖ_１（ｔ）がＮＡＮＤゲート３ｃの閾値Ｖ_ｔｈに達するまでの時間であるので、数式（４）において、ｖ_１（ｔ）＝Ｖ_ｔｈ、ｔ＝ｔ_ｗ１として、ｔ_ｗ１について解くと、次に示す数式（５）のようになる。

ここで、Ｃ＝Ｃ_１＝Ｃ_２、Ｒ＝Ｒ_１＝Ｒ_２とおいて、発振周期ｔは２ｔ_ｗ１とおけるので、発振周波数ｆは、次に示す数式（６）のようになる。

この数式（６）に示したように、発振周波数ｆは制御電圧Ｅ_Ｓに逆比例して変化することがわかる。

このような結果を図７および図８に示しており、図７においては、制御電圧Ｅ_Ｓを３Ｖと、Ｒ＝Ｒ_１＝Ｒ_２を１００Ωと、Ｃ＝Ｃ_１＝Ｃ_２を１０００ｐＦとした場合の電圧制御発振器１の動作波形を示している。なお、図７において、Ｖ_ＯＨは、ＮＡＮＤゲート３（３ａ，３ｂ）のハイレベルの際の電圧を、Ｖ_ＯＬは、ＮＡＮＤゲート３（３ａ，３ｂ）のローレベルの際の電圧を示している。また、Ｖ_ｔｈは、ＮＡＮＤゲート３（３ｃ，３ｄ）の閾値電圧を示している。

この図８に示したように、連続的に制御電圧を変化することができる。このため、電圧制御発振器１を変調回路等に応用する場合には、バイアス回路を不要とすることができる。また、方形波と直線性の良い、のこぎり波とを同時に得ることができる。

また、図８においては、ＮＡＮＤゲート３（３ａ，３ｂ，３ｃ，３ｄ）に品番ＴＣ４０１１ＢＰを、オペアンプ１１（１１ａ，１１ｂ）にＲａｉｌ ｔｏ Ｒａｉｌの品番ＣＡ３１６０Ｃを使用した場合に、ＮＡＮＤゲート３（３ａ，３ｂ，３ｃ，３ｄ）に５Ｖ、オペアンプ１１（１１ａ，１１ｂ）に１０Ｖを印可した際における制御電圧Ｅ_Ｓと発振周波数ｆとの関係を示している。なお、この図８において、Ｃ＝Ｃ_１＝Ｃ_２を５００ｐＦ、１０００ｐＦ、１５００ｐＦとした場合を示している。

この図８に示したように、制御電圧Ｅ_Ｓと発振周波数ｆとは、逆比例の関係を得ることができる。また、キャパシタ１３（１３ａ，１３ｂ）の静電容量が少ないほど、高い発振周波数を得ることができる。

（電圧制御発振器（第三実施形態）の構成）
図９は、電圧制御発振器（第三実施形態）の回路図である。
図９に示すように、電圧制御発振器４１は、フリップフロップ４２と、ミラー積分回路４４と、これらを結ぶダイオード４５（４５ａ（第一ダイオード），４５ｂ（第二ダイオード））およびインバータ用のＮＯＲゲート４７（４７ａ（インバータ用ＮＯＲゲート、第三ＮＯＲゲート），４７ｂ（インバータ用ＮＯＲゲート、第四ＮＯＲゲート））と、ミラー積分回路４４に直流電圧を供給する直流電源部５５とを備えている。

フリップフロップ４２は、ＲＳ型のフリップフロップ（ＦＦ）であり、ＮＯＲゲート４３（４３ａ，４３ｂ，４３ｃ，４３ｄ）によって構成されている。
ＮＯＲゲート４３（４３ａ，４３ｂ，４３ｃ，４３ｄ）は、４つのゲート、すなわち、ＮＯＲゲート４３ａとＮＯＲゲート４３ｂとＮＯＲゲート４３ｃとＮＯＲゲート４３ｄとであり、当該発振器４１の方形波取り出し点であると共に、キャパシタ５１（５１ａ，５１ｂ）から電荷を放電させる。

ミラー積分回路４４は、抵抗４９（４９ａ（第一抵抗），４９ｂ（第二抵抗））と、キャパシタ５１（５１ａ（第一キャパシタ），５１ｂ（第二キャパシタ））と、オペアンプ５３（５３ａ（第一オペアンプ），５３ｂ（第二オペアンプ））と、を備えている。そして、このミラー積分回路４４は、抵抗４９ａ、キャパシタ５１ａおよびオペアンプ５３ａからなる第一ミラー積分回路４４ａと、抵抗４９ｂ、キャパシタ５１ｂおよびオペアンプ５３ｂからなる第二ミラー積分回路４４ｂとの２つの積分回路によって構成されている。

抵抗４９（４９ａ，４９ｂ）は、ミラー積分回路４４を構成する一素子であり、ダイオード４５が、当該ミラー積分回路を構成するオペアンプ５３（５３ａ，５３ｂ）の反転端子に入力する入力路と直流電源部５５との間に配置されており、キャパシタ５１（５１ａ，５１ｂ）へ充電される充電電流を抑制するものである。

キャパシタ５１（５１ａ，５１ｂ）は、抵抗４９（４９ａ，４９ｂ）と共に時定数Ｔ（Ｔ＝ＲＣ；抵抗４９の抵抗値とキャパシタ５１の容量値）の時定数回路を構成しており、一般的なコンデンサーによって構成されている。なお、ここでは、予め電荷を放電している。

オペアンプ５３（５３ａ，５３ｂ）は、ダイオード４５（４５ａ，４５ｂ）、抵抗４９（４９ａ，４９ｂ）およびキャパシタ５１（５１ａ，５１ｂ）の一端を反転端子（５３における“−”端子）に接続すると共に、ＮＯＲゲート４７（４７ａ，４７ｂ）からの出力を非反転端子（５３における“＋”端子）に接続し、これらの端子電圧を比較し、その結果を、ＮＯＲゲート４３（４３ｃ，４３ｄ）の入力路とキャパシタ５１（５１ａ，５１ｂ）とが連結する出力端子に出力するものである。

ダイオード４５（４５ａ，４５ｂ）は、ＮＯＲゲート４３（４３ａ，４３ｂ）の出力がハイレベルになったときに、線路を遮断することで、キャパシタ５１（５１ａ，５１ｂ）に電荷を、抵抗４９（４９ａ，４９ｂ）を介して、直流電源部５５から充電させるためのものである。そうすることで、オペアンプ５３（５３ａ，５３ｂ）の出力が直線的に降下し、この結果、ＮＯＲゲート４３（４３ｃ，４３ｄ）の閾値に達して、当該発振器４１の回路状態が反転する。つまり、このダイオード４５（４５ａ，４５ｂ）は、回路状態を切り替えるスイッチの役割を果たすものである。

ＮＯＲゲート４７（４７ａ，４７ｂ）は、ＲＳ−ＦＦを構成するＮＯＲゲート４３（４３ａ，４３ｂ）の出力がハイレベルのときに非反転端子がローレベルになり、当該オペアンプ５３（５３ａ，５３ｂ）を確実に低い飽和電圧に保つようにするために付加したものである。

このＮＯＲゲート４７（４７ａ，４７ｂ）は、ＲＳ型のフリップフロップを構成するＮＯＲゲート４３（４３ａ，４３ｂ）の出力路と、ミラー積分回路を構成するオペアンプ５３（５３ａ，５３ｂ）の非反転入力路との間に設けられている。

直流電源部５５は、抵抗４９（４９ａ，４９ｂ）、キャパシタ５１（５１ａ，５１ｂ）およびオペアンプ５３（５３ａ，５３ｂ）によって構成されるミラー積分回路４４に対し、所定の電圧（制御電圧）を供給し、所定の充電電流を供給するものである。すなわち、直流電源部５５は、当該電圧制御発振器４１に制御電圧を供給するものである。

この電圧制御発振器４１によれば、ＮＯＲゲート４３（４３ａ，４３ｂ，４３ｃ，４３ｄ）で構成したＲＳフリップフロップ４２とミラー積分回路４４とを接続するダイオード４５（４５ａ，４５ｂ）が、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを正比例させることができる。

（電圧制御発振器（第三実施形態）の動作）
次に、図１０に示すフローチャートを参照して、電圧制御発振器４１の概略の動作を説明する（適宜、図９参照）。
ここでは、ミラー積分回路４４を構成する第一ミラー積分回路４４ａ、第二ミラー積分回路４４ｂのうち、抵抗４９ａとオペアンプ５３ａとキャパシタ５１ａとによって構成される第一ミラー積分回路４４ａに着目して、キャパシタ５１ａへ充電を開始した場合の動作について説明をする。つまり、抵抗４９ｂとオペアンプ５３ｂとキャパシタ５１ｂとによって構成される第二ミラー積分回路４４ｂに着目しなくても十分に動作説明できるからである。なお、キャパシタ５１ａへ充電を開始する場合とは、ＮＯＲゲート４３ａがローレベルからハイレベルに、ＮＯＲゲート４３ｂがハイレベルからローレベルに変化した場合、すなわち、ダイオード４５ａが遮断となり、ダイオード４５ｂが導通した場合である。

図１０（ａ）は、抵抗４９ａとオペアンプ５３ａとキャパシタ５１ａとによって構成される第一ミラー積分回路４４ａが待機状態の動作を、図１０（ｂ）は回路状態が交互に入れ替わり、電圧制御発振器４１が発振を継続する状態を示している。

図１０（ａ）に示したように、まず、電圧制御発振器４１は、ＮＯＲゲート４３ａがハイレベルからローレベルになった場合に、ミラー積分回路４４を構成する第一ミラー積分回路４４ａのキャパシタ５１ａから電荷を放電する（ステップＳ４１）。そして、電圧制御発振器４１は、ＮＯＲゲート４３ａがローレベルからハイレベルになった場合に、キャパシタ５１ａに電荷を充電する（ステップＳ４２）。

そして、電圧制御発振器４１は、ミラー積分回路４４を構成する第一ミラー積分回路４４ａの出力値がＮＯＲゲート４３ａの閾値以下か否かを判定する（ステップＳ４３）。電圧制御発振器４１は、閾値以下と判定しなかった場合（ステップＳ４３、Ｎｏ）には、キャパシタ５１ａへの充電を継続し、閾値以下と判定した場合（ステップＳ４３、Ｙｅｓ）、フリップフロップをリセットする（回路状態を反転する）（ステップＳ４４）。

また、図１０（ｂ）に示したように、電圧制御発振器４１は、ＮＯＲゲート４３ａがハイレベルからローレベルになった場合に、ミラー積分回路４４を構成する第一ミラー積分回路４４ａのキャパシタ５１ａから電荷を放電する（ステップＳ５１）。そして、電圧制御発振器４１は、ＮＯＲゲート４３ａがローレベルからハイレベルになった場合に、キャパシタ５１ａに電荷を充電する（ステップＳ５２）。

そして、電圧制御発振器４１は、ミラー積分回路４４を構成する第一ミラー積分回路４４ａの出力値がＮＯＲゲート４３ｃの閾値以下か否かを判定する（ステップＳ５３）。電圧制御発振器４１は、閾値以下と判定しなかった場合（ステップＳ５３、Ｎｏ）には、キャパシタ５１ａへの充電を継続し、閾値以下と判定した場合（ステップＳ５３、Ｙｅｓ）、フリップフロップをセットし（回路状態を反転）（ステップＳ５４）、ステップＳ５１に戻り、発振動作を継続させる。

これら図１０（ａ）および図１０（ｂ）に示したように、電圧制御発振器４１は、直流電源部５５から抵抗４９ａを介して、キャパシタ５１ａへ電荷を充電するとオペアンプ５３ａおよびキャパシタ５１ａの出力路の電圧は直線的に降下し、ＮＯＲゲート４３ｃの閾値に達すると、回路状態が反転し、ＮＯＲゲート４３ａがローレベル、ＮＯＲゲート４３ｂがハイレベルの元の状態に戻る。この瞬間、今度は、第二ミラー積分回路４４ｂに連結するダイオード４５ｂが遮断となり、当該第二ミラー積分回路４４ｂを構成する第二キャパシタ５１ｂを介して充電が起こり、オペアンプ５３ｂの出力がＮＯＲゲート４３ｄの閾値に達して元の状態に戻る。

このように、電圧制御発振器４１では、ミラー積分回路４４を構成する第一ミラー積分回路４４ａと第二ミラー積分回路４４ｂとによって同様の動作が繰り返され、発振動作が継続しその動作の速さによって、発振周波数が変化する。

（電圧制御発振器（第三実施形態）の動作波形、制御電圧と発振周波数との関係）
次に、図１１、図１２を参照して、電圧制御発振器４１による動作波形、制御電圧と発振周波数との関係について説明する。図１１は、電圧制御発振器４１による動作波形を示しており、図１２は、電圧制御発振器４１による制御電圧と発振周波数との関係を示している。

図１１では、ＮＯＲゲート４３（４３ａ、４３ｂ）のハイレベルをＶ_ＯＨと、ローレベルをＶ_ＯＬと、ダイオード４５（４５ａ，４５ｂ）の順方向電圧をＶ_Ｆと、オペアンプ５３ａの反転端子への入力をａ_１と、オペアンプ５３ａの非反転端子への入力をｂ_１と、オペアンプ５３ｂの反転端子への入力をａ_２と、オペアンプ５３ｂの非反転端子への入力をｂ_２とする。

また、オペアンプ５３ａの反転端子における電圧をＶ_ａ１と、オペアンプ５３ａの非反転端子における電圧をＶ_ｂ１と、オペアンプ５３ａの出力端子における電圧をｖ_１（ｔ）とし、オペアンプ５３ｂの反転端子における電圧をＶ_ａ２と、オペアンプ５３ｂの非反転端子における電圧をＶ_ｂ２と、オペアンプ５３ｂの出力端子におけるｖ_２（ｔ）とする。

さらに、抵抗４９ａの抵抗値をＲ_１と、抵抗４９ｂの抵抗値Ｒ_２と、キャパシタ５１ａの静電容量をＣ_１と、キャパシタ５１ｂの静電容量Ｃ_２とし、直流電源部５５の制御電圧をＶ_Ｃとする。さらにまた、オペアンプ５３ａの出力端子における電圧をｖ_１（ｔ）、オペアンプ５３ｂの出力端子における電圧をｖ_２（ｔ）とし、そのローレベルの飽和電圧をＶ_ＡＯＬとする。また、ＮＯＲゲート４３（４３ｃ，４３ｄ）の閾値をＶ_ｔｈとする。

そして、図１１では、ＮＯＲゲート４３ａがローレベルからハイレベルに、ＮＯＲゲート４３ｂがハイレベルからローレベルに変化する寸前までは、ダイオード４５ａが導通しているので、この時におけるオペアンプ５３ａの反転端子における電圧Ｖ_ａ１は次に示す数式（７）のようになる。

この場合、オペアンプ５３ａの出力端子におけるｖ_１（ｔ）はハイレベルＶ_ＯＨとなる。このとき、回路状態が反転すると、ＮＯＲゲート４３ａは、ハイレベルＶ_ＯＨとなるので、ダイオード４５ａが遮断となり、オペアンプ５３ａの非反転端子への入力ｂ_１における電圧Ｖ_ｂ１は、ローレベルＶ_ＯＬとなる。このため、オペアンプ５３ａの反転端子への入力ａ_１における電圧Ｖ_ａ１は、ＮＯＲゲート４７ａのローレベルＶ_ＯＬへ瞬時に変化する。

つまり、オペアンプ５３ａの出力端子における電圧ｖ_１（ｔ）は、飽和電圧Ｖ_ＯＨから瞬時に（Ｖ_Ｆ−Ｖ_ＯＬ）だけ降下するので（Ｖ_ＯＨ−Ｖ_Ｆ＋Ｖ_ＯＬ）となる。同時に、ミラー積分回路の動作により、キャパシタ５１ａは放電状態から電荷が抵抗４９ａを介して充電されるので、オペアンプ５３ａの出力端子における電圧ｖ_１（ｔ）は、直線的に斜めに降下して行く。そして、ＮＯＲゲート４３ｃの閾値Ｖ_ｔｈに達すると、回路状態が反転して、ＮＯＲゲート４３ａはローレベルに、ＮＯＲゲート４３ｂはハイレベルになる。

この瞬間、再び、ダイオード４５ａが導通し、オペアンプ５３ａの反転端子への入力ａ_１における電圧Ｖ_ａ１は、数式（７）で表される値になり、同時にＮＯＲゲート４７ａはハイレベルとなるので、オペアンプ５３ａの出力端子における電圧ｖ_１（ｔ）は、ハイレベルＶ_ＯＨとなる。以下、同様の動作が他方の積分回路と交互に繰り返されて、発振動作が継続する。

ここで、発振動作が発生している際のパルス幅（準安定時間）ｔ_ｗ１を求める。今、ｔ＝０において、ＮＯＲゲート４３ａがローレベル、ＮＯＲゲート４３ｂがハイレベルになったと仮定すると、オペアンプ５３ａの出力端子における電圧ｖ_１（ｔ）は、次に示す数式（８）のようになる。

この数式（８）において、ｉは抵抗４９ａを流れる電流であり、次に示す数式（９）のようになる。

そうすると、オペアンプ５３ａの出力端子における電圧ｖ_１（ｔ）は、次に示す数式（１０）のようになる。

そして、パルス幅（準安定時間）ｔ_ｗ１は、ＮＯＲゲート４３ａがハイレベルになったｔ＝０の時点から、オペアンプ５３ａの出力端子における電圧ｖ_１（ｔ）がＮＯＲゲート４３ｃの閾値Ｖ_ｔｈに達するまでの時間であるので、数式（１０）において、ｖ_１（ｔ）＝Ｖ_ｔｈ、ｔ＝ｔ_ｗ１として、ｔ_ｗ１について解くと、次に示す数式（１１）のようになる。

ここで、Ｃ＝Ｃ_１＝Ｃ_２、Ｒ＝Ｒ_１＝Ｒ_２とおいて、発振周期ｔは２ｔ_ｗ１とおけるので、発振周波数ｆは、次に示す数式（１２）のようになる。

この数式（１２）に示したように、発振周波数ｆは制御電圧Ｖ_Ｃに正比例して変化することがわかる。

このような結果を図１１および図１２に示しており、図１１においては、制御電圧Ｖ_Ｃを５Ｖと、Ｒ＝Ｒ_１＝Ｒ_２を１００Ωと、Ｃ＝Ｃ_１＝Ｃ_２を１０００ｐＦとした場合の電圧制御発振器４１の動作波形を示している。なお、図１１において、Ｖ_ＯＨは、ＮＯＲゲート４３（４３ａ，４３ｂ）のハイレベルの際の電圧およびオペアンプ５３（５３ａ、５３ｂ）の飽和電圧を、Ｖ_ＯＬは、ＮＯＲゲート４３（４３ａ，４３ｂ）のローレベルの際の電圧を示している。また、Ｖ_ｔｈは、ＮＯＲゲート４３（４３ｃ，４３ｄ）の閾値電圧を示している。

この図１２に示したように、連続的に制御電圧を変化することができる。このため、電圧制御発振器１を変調回路等に応用する場合には、バイアス回路を不要とすることができる。また、方形波と直線性の良い、のこぎり波とを同時に得ることができる。

また、図１２においては、ＮＯＲゲート４３（４３ａ，４３ｂ，４３ｃ，４３ｄ）およびＮＯＲゲート４７（４７ａ，４７ｂ）に品番ＴＣ４００１ＢＰを、オペアンプ５３（５３ａ，５３ｂ）にＲａｉｌ ｔｏ Ｒａｉｌの品番ＣＡ３１６０を使用した場合に、ＮＯＲゲート４３（４３ａ，４３ｂ、４３ｃ，４３ｄ）およびＮＯＲゲート４７（４７ａ，４７ｂ）に７Ｖまたは１０Ｖ、オペアンプ５３（５３ａ，５３ｂ）に７Ｖまたは１０Ｖを印加した際における制御電圧Ｖ_Ｃと発振周波数ｆとの関係を示している。なお、この図１２において、Ｃ＝Ｃ_１＝Ｃ_２を１０００ｐＦとした場合を示している。

この図１２に示したように、制御電圧Ｖ_Ｃと発振周波数ｆとは、正比例の関係を得ることができる。また、キャパシタ５１（５１ａ，５１ｂ）の静電容量が少ないほど、高い発振周波数を得ることができる。

以上、本発明の実施形態について説明したが、本発明は前記実施形態には限定されない。例えば、本実施形態では、電圧制御発振器２１、電圧制御発振器１および電圧制御発振器４１として説明したが、当該発振器２１、当該発振器１および当該発振器４１を構成する各構成により、電流、電圧を制御することで、発振周波数を制御する方法、すなわち、電圧制御発振方法として捉えることも可能である。この場合、当然のことながら、電圧制御発振器２１、電圧制御発振器１および電圧制御発振器４１と同様の効果を奏する。

本発明の実施形態に係る電圧制御発振器（第一実施形態）の回路図である。 図１に示した電圧制御発振器の概略の動作を示したフローチャートである。 図１に示した電圧制御発振器の動作波形を示した図である。 制御電圧と発振周波数との関係を示した図である。 本発明の実施形態に係る電圧制御発振器（第二実施形態）の回路図である。 図５に示した電圧制御発振器の概略の動作を示したフローチャートである。 図５に示した電圧制御発振器の動作波形を示した図である。 制御電圧と発振周波数との関係を示した図である。 本発明の実施形態に係る電圧制御発振器（第三実施形態）の回路図である。 図９に示した電圧制御発振器の概略の動作を示したフローチャートである。 図９に示した電圧制御発振器の動作波形を示した図である。 制御電圧と発振周波数との関係を示した図である。

符号の説明

１，２１，４１ 電圧制御発振器
２，２２，４２ フリップフロップ
３，３ａ，３ｂ，３ｃ，３ｄ ＮＡＮＤゲート
４，４ａ，４ｂ、２４，２４ａ，２４ｂ、４４，４４ａ，４４ｂ ミラー積分回路
５，５ａ，５ｂ、２５，２５ａ，２５ｂ、４５，４５ａ，４５ｂ ダイオード
７，７ａ，７ｂ、２９，２９ａ，２９ｂ、４９，４９ａ，４９ｂ 抵抗
９，３５，５５ 直流電源部
１１，１１ａ，１１ｂ，３３，３３ａ，３３ｂ，５３，５３ａ，５３ｂ オペアンプ
１３，１３ａ，１３ｂ，３１，３１ａ，３１ｂ，５１，５１ａ，５１ｂ キャパシタ
２３，２３ａ，２３ｂ，４３，４３ａ，４３ｂ，４３ｃ，４３ｄ ＮＯＲゲート
２７，２７ａ，２７ｂ，４７，４７ａ，４７ｂ ＮＯＲゲート（インバータ用）

Claims (9)

1. ＲＳフリップフロップを構成するＮＯＲゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、
   前記ＮＯＲゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、
   前記ミラー積分回路に含まれるキャパシタを充電した後、放電することで、前記ＲＳフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
2. ＲＳフリップフロップを構成する第一ＮＯＲゲートおよび第二ＮＯＲゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一ＮＯＲゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二ＮＯＲゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三ＮＯＲゲートおよび第四ＮＯＲゲートと、を備えた電圧制御発振器であって、
   前記第一ＮＯＲゲートの入力路と前記第二オペアンプの出力端子とを接続し、前記第二ＮＯＲゲートの入力路と前記第一オペアンプの出力端子とを接続し、
   前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、
   前記第一ＮＯＲゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三ＮＯＲゲートを接続し、前記第二ＮＯＲゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四ＮＯＲゲートを接続し、
   前記第一ダイオードは前記第一ＮＯＲゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一ＮＯＲゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二ＮＯＲゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二ＮＯＲゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、
   前記第一キャパシタから放電された結果、第一オペアンプの出力が前記第二ＮＯＲゲートの閾値に達した場合または前記第二キャパシタから放電された結果、第二オペアンプの出力が前記第一ＮＯＲゲートの閾値に達した場合、前記ＲＳフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
3. ＲＳフリップフロップを構成する第一ＮＯＲゲートおよび第二ＮＯＲゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一ＮＯＲゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二ＮＯＲゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三ＮＯＲゲートおよび第四ＮＯＲゲートと、を備え、前記第一ＮＯＲゲートの入力路と前記第二オペアンプの出力端子とを接続し、前記第二ＮＯＲゲートの入力路と前記第一オペアンプの出力端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一ＮＯＲゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三ＮＯＲゲートを接続し、前記第二ＮＯＲゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四ＮＯＲゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、
   前記第一ダイオードによって前記第一ＮＯＲゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一ＮＯＲゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二ＮＯＲゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二ＮＯＲゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチする充電放電ステップと、
   この充電放電ステップにて前記第一キャパシタから放電された結果、前記第二ＮＯＲゲートの閾値に達したか否かまたは前記第二キャパシタから放電された結果、前記第一ＮＯＲゲートの閾値に達したか否かを判定する閾値判定ステップと、
   この閾値判定ステップにて、前記閾値に達したと判定した場合、前記フリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更する発振周波数変更ステップと、
   を含むことを特徴とする電圧制御発振方法。
4. ＲＳフリップフロップを構成するＮＡＮＤゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、
   前記ＮＡＮＤゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、
   前記ミラー積分回路に含まれるキャパシタを充電した後、放電することで、前記ＲＳフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
5. ＲＳフリップフロップを構成する第一ＮＡＮＤゲート、第二ＮＡＮＤゲート、第三ＮＡＮＤゲートおよび第四ＮＡＮＤゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一ＮＡＮＤゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二ＮＡＮＤゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備えた電圧制御発振器であって、
   前記第一ＮＡＮＤゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二ＮＡＮＤゲートの出力路と前記第一オペアンプの非反転端子とを接続し、
   前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、
   前記第一オペアンプの出力路と前記第一ＮＡＮＤゲートの入力路との間に、前記第三ＮＡＮＤゲートを接続し、前記第二オペアンプの出力路と前記第二ＮＡＮＤゲートの入力路との間に前記第四ＮＡＮＤゲートを接続し、
   前記第一ダイオードは前記第一ＮＡＮＤゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一ＮＡＮＤゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二ＮＡＮＤゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二ＮＡＮＤゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、
   前記第一キャパシタから放電された結果、前記第一オペアンプの出力が前記第三ＮＡＮＤゲートの閾値に達した場合または前記第二キャパシタから放電された結果、前記第二オペアンプの出力が前記第四ＮＡＮＤゲートの閾値に達した場合、前記ＲＳフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
6. ＲＳフリップフロップを構成する第一ＮＡＮＤゲート、第二ＮＡＮＤゲート、第三ＮＡＮＤゲートおよび第四ＮＡＮＤゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一ＮＡＮＤゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二ＮＡＮＤゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備え、前記第一ＮＡＮＤゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二ＮＡＮＤゲートの出力路と前記第一オペアンプの非反転端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一オペアンプの出力路と前記第一ＮＡＮＤゲートの入力路との間に、前記第三ＮＡＮＤゲートを接続し、前記第二オペアンプの出力路と前記第二ＮＡＮＤゲートの入力路との間に前記第四ＮＡＮＤゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、
   前記第一ダイオードによって前記第一ＮＡＮＤゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一ＮＡＮＤゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードによって前記第二ＮＡＮＤゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二ＮＡＮＤゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチする充電放電ステップと、
   この充電放電ステップにて前記第一キャパシタから放電された結果、前記第一オペアンプの出力が前記第三ＮＡＮＤゲートの閾値に達したか否かまたは前記第二キャパシタから放電された結果、前記第二オペアンプの出力が前記第四ＮＡＮＤゲートの閾値に達したか否かを判定する閾値判定ステップと、
   この閾値判定ステップにて、前記閾値に達したと判定した場合、前記ＲＳフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更する発振周波数変更ステップと、
   を含むことを特徴とする電圧制御発振方法。
7. ＲＳフリップフロップを構成するＮＯＲゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、
   前記ＮＯＲゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、
   前記ミラー積分回路に含まれるキャパシタを放電した後、充電することで、前記ＲＳフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
8. ＲＳフリップフロップを構成する第一ＮＯＲゲート、第二ＮＯＲゲート、第五ＮＯＲゲートおよび第六ＮＯＲゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一ＮＯＲゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二ＮＯＲゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三ＮＯＲゲートおよび第四ＮＯＲゲートと、を備えた電圧制御発振器であって、
   前記第一ＮＯＲゲートの入力路と前記第一オペアンプの出力端子とを第五ＮＯＲゲートを介して接続し、前記第二ＮＯＲゲートの入力路と前記第二オペアンプの出力端子とを第六ＮＯＲゲートを介して接続し、
   前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、
   前記第一ＮＯＲゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三ＮＯＲゲートを接続し、前記第二ＮＯＲゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四ＮＯＲゲートを接続し、
   前記第一ダイオードは前記第一ＮＯＲゲートの出力がローレベルになった際に前記第一キャパシタを放電させるようにスイッチし、前記第一ＮＯＲゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第一キャパシタが充電するようにスイッチし、前記第二ダイオードは前記第二ＮＯＲゲートの出力がローレベルになった際に前記第二キャパシタを放電させるようにスイッチし、前記第二ＮＯＲゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第二キャパシタが充電するようにスイッチし、
   前記第一キャパシタが充電された結果、第一オペアンプの出力が前記第五ＮＯＲゲートの閾値に達し第一ＮＯＲゲートが反転した場合または前記第二キャパシタが充電された結果、第二オペアンプの出力が前記第六ＮＯＲゲートの閾値に達し第二ＮＯＲゲートが反転した場合、前記ＲＳフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
9. ＲＳフリップフロップを構成する第一ＮＯＲゲート、第二ＮＯＲゲート、第五ＮＯＲゲートおよび第六ＮＯＲゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一ＮＯＲゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二ＮＯＲゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三ＮＯＲゲートおよび第四ＮＯＲゲートと、を備え、前記第一ＮＯＲゲートの入力路と前記第一オペアンプの出力端子とを前記第五ＮＯＲゲートを介して接続し、前記第二ＮＯＲゲートの入力路と前記第二オペアンプの出力端子とを前記第六ＮＯＲゲートを介して接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一ＮＯＲゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三ＮＯＲゲートを接続し、前記第二ＮＯＲゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四ＮＯＲゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、
   前記第一ダイオードによって前記第一ＮＯＲゲートの出力がローレベルになった際に前記第一キャパシタを放電させるようにスイッチし、前記第一ＮＯＲゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第一キャパシタが充電するようにスイッチし、前記第二ダイオードは前記第二ＮＯＲゲートの出力がローレベルになった際に前記第二キャパシタを放電させるようにスイッチし、前記第二ＮＯＲゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第二キャパシタが充電するようにスイッチする放電充電ステップと、
   この放電充電ステップにて前記第一キャパシタが充電された結果、前記第五ＮＯＲゲートの閾値に達したか否かまたは前記第二キャパシタが充電された結果、前記第六ＮＯＲゲートの閾値に達したか否かを判定する閾値判定ステップと、
   この閾値判定ステップにて、前記閾値に達したと判定した場合、前記フリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更する発振周波数変更ステップと、
   を含むことを特徴とする電圧制御発振方法。

Images