KR20060011733A - Method for fabricating gate of mos transistor in semiconductor device - Google Patents
Method for fabricating gate of mos transistor in semiconductor device Download PDFInfo
- Publication number
- KR20060011733A KR20060011733A KR1020040060720A KR20040060720A KR20060011733A KR 20060011733 A KR20060011733 A KR 20060011733A KR 1020040060720 A KR1020040060720 A KR 1020040060720A KR 20040060720 A KR20040060720 A KR 20040060720A KR 20060011733 A KR20060011733 A KR 20060011733A
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- gate
- film
- manufacturing
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 6
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- -1 spacer nitride Chemical class 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000000635 electron micrograph Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 장치를 제조할 때에 제조되는 웨이퍼의 위치에 관계없이 모스트랜지스터의 게이트 스페이서 두께가 일정하게 제조될 수 있는 게이트 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 게이트용 절연막/게이트용 도전막/게이트용 하드마스크막으로 적층된 게이트 패턴을 형성하는 단계; 게이트 패턴을 따라 스페이서용 실리콘막을 형성하는 단계; 산화공정으로 상기 스페이서용 실리콘막을 산화시켜 스페이서용 산화막으로 형성시키는 단계; 및 상기 스페이서용 산화막을 식각하여 스페이서를 형성하는 단계를 포함하는 모스트랜지스터의 게이트 제조방법을 제공한다.SUMMARY OF THE INVENTION The present invention provides a gate manufacturing method in which the gate spacer thickness of a MOS transistor can be made constant regardless of the position of a wafer to be manufactured when a semiconductor device is manufactured. To this end, the present invention provides an insulating film for a gate on a substrate. Forming a gate pattern laminated with a gate conductive film / gate hard mask film; Forming a silicon film for a spacer along the gate pattern; Oxidizing the spacer silicon film to form an oxide film for the spacer by an oxidation process; And forming a spacer by etching the oxide film for the spacer.
반도체, 게이트, 스페이서, 로딩효과, 산화막, 질화막.Semiconductor, gate, spacer, loading effect, oxide film, nitride film.
Description
도1a 내지 도1e는 종래기술에 의한 모스트랜지스터의 게이트 스페이서의 제조방법을 나타내는 도면.1A to 1E illustrate a method of manufacturing a gate spacer of a MOS transistor according to the prior art.
도2는 종래기술에 의해 제조된 게이트 스페이서의 문제점을 나타내는 전자현미경사진Figure 2 is an electron micrograph showing the problem of the gate spacer manufactured by the prior art
도3a 내지 도3g는 본 발명의 바람직한 실시예에 따른 모스트랜지스터의 게이트 스페이서의 제조방법을 나타내는 도면.3A to 3G illustrate a method of manufacturing a gate spacer of a MOS transistor according to a preferred embodiment of the present invention.
도4는 본 발명에 의해 제조된 게이트 스페이서를 나타내는 전자현미경사진.Figure 4 is an electron micrograph showing a gate spacer produced by the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
31 : 기판 31 : 게이트용 절연막31
32,34 : 게이트용 도전막 34 : 게이트용 하드마스크막32,34: gate conductive film 34: gate hard mask film
35 : 스페이서용 제1 버퍼 산화막 36 : 스페이서용 질화막35 first buffer oxide film for
37 : 스페이서용 제2-1 버퍼 산화막 38 : 스페이서용 폴리실리콘막37 2-1 buffer oxide film for spacer 38 polysilicon film for spacer
39 : 스페이서용 제2 버퍼 산화막 40 : 스페이서39: second buffer oxide film for spacer 40: spacer
본 발명은 반도체 장치의 모스트랜지스터 제조방법에 관한 것으로, 특히 모스트랜지스터의 게이트 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a MOS transistor of a semiconductor device, and more particularly to a method of manufacturing a gate of a MOS transistor.
반도체 장치의 모스트랜지스터는 게이트와 게이트의 좌우측의 기판에 형성되는 소스/드레인 영역으로 구성된다.The MOS transistor of the semiconductor device is composed of a gate and a source / drain region formed in the substrates on the left and right sides of the gate.
게이트는 기판상에 절연막/도전막/하드마스크막이 적층된 형태로 구비되며, 게이트의 측벽에는 소스/드레인과 각각 접속하게 될 도전성 콘택플러그와의 절연을 위한 스페이서가 형성된다. 또한, 게이트 스페이서는 LDD(Light Doped Drain)구조를 형성하는데 유용하게 사용되기도 한다.The gate is formed by stacking an insulating film / conductive film / hard mask film on a substrate, and a spacer for insulating the conductive contact plug to be connected to the source / drain is formed on the sidewall of the gate. In addition, the gate spacer may be usefully used to form a light doped drain (LDD) structure.
게이트 스페이서의 두께는 반도체 장치의 모스트랜지스터의 문턱전압(Vt)에 영향을 주는 값이다.The thickness of the gate spacer is a value that affects the threshold voltage Vt of the MOS transistor of the semiconductor device.
따라서 게이트 스페이서의 두께를 웨이퍼 전면에 균일하게 형성하여야 웨이퍼의 위치에 관계없이 제조된 모스트랜지스터가 일정한 문턱전압을 가질 수 있다.Therefore, the thickness of the gate spacer must be uniformly formed on the entire surface of the wafer so that the manufactured MOS transistor can have a constant threshold voltage regardless of the position of the wafer.
도1a 내지 도1e는 종래기술에 의한 모스트랜지스터의 게이트 스페이서의 제조방법을 나타내는 도면이다.1A to 1E illustrate a method of manufacturing a gate spacer of a MOS transistor according to the prior art.
종래기술에 의한 반도체 장치의 실린더형 캐패시터 제조방법은 먼저 도1a에 도시된 바와 같이, 기판상에 게이트용 절연막(11), 게이트용 도전성 폴리실리콘막(12), 게이트용 금속실리사이드막(13), 게이트용 하드마스크막(14)을 순서대로 적 층한 게이트 패턴(11 ~ 14)을 형성한다.In the method of manufacturing a cylindrical capacitor of a semiconductor device according to the prior art, first, as shown in FIG. 1A, a gate
이어서 도1b에 도시된 바와 같이, 게이트의 스페이서용 버퍼 산화막(15)을 게이트 패턴(11 ~ 14)을 따라 형성한다.Subsequently, as shown in FIG. 1B, a
여기서 게이트의 스페이서용 버퍼 산화막(15)은 후속공정에서 형성되는 스페이서용 질화막(16)이 기판과의 직접 접촉시 발생할 수 있는 스트레스를 방지하기 위해 형성되는 막이다.Here, the spacer
이어서 도1c에 도시된 바와 같이, 스페이서용 질화막(16)을 스페이서용 제1 버퍼 산화막(15)상에 형성한다.Subsequently, as shown in FIG. 1C, a
여기서 스페이서용 질화막(16)은 게이트 패턴의 좌우에 형성되는 콘택플러그와 게이트 패턴(11 ~ 14)의 도전막(12,13)과 단락이 일어나는 것을 방지하기 위한 막이다.The
이어서 도1d에 도시된 바와 같이, 스페이서용 제2 버퍼 산화막(17)을 게이트용 질화막(16)상에 형성한다.Subsequently, as shown in FIG. 1D, a second
여기서 스페이서용 제2 버퍼 산화막(17)은 모스트랜지스터의 문턱전압(Vt)를 조절하기 위해 형성되는 막으로서 주로 TEOS(Tetra Ethyl Ortho Silicate) 산화막을 이용하여 형성한다.In this case, the second
이어서, 도1e에 도시된 바와 같이, 에치백등의 공정을 이용하여 게이트의 측벽에 스페이서(15a, 16a,17a)를 형성시킨다.1E,
전술한 바와 같이 게이트 패턴의 스페이서를 제조하게 되면, 스페이서는 질화막/TEOS 산화막이 적층된 형태로 형성되게 된다.As described above, when the spacer of the gate pattern is manufactured, the spacer is formed in a form in which a nitride film / TEOS oxide film is stacked.
그러나, 질화막/TEOS 산화막이 적층된 형태로 스페이서를 제조하게 되면, 제조되는 웨이퍼의 위치에 따라 형성된 두께가 크게 달라지는 문제점이 발생한다. 특히 TEOS 산화막은 그 막의 특성상 SC(Step-coverage), LE(loading effect)불량이 빈번하게 일어난다.However, when the spacer is manufactured in a stacked form of the nitride film / TEOS oxide, a problem arises in that the formed thickness varies greatly depending on the position of the wafer to be manufactured. In particular, the TEOS oxide film has SC (Step-coverage) and LE (loading effect) defects frequently occur due to the characteristics of the film.
웨이퍼의 위치에 따라 스페이서의 두께가 달라지게 되면, 웨이퍼의 위치에 따라 제조된 모스트랜지스터의 문턱전압의 변화가 크게 생기는 문제점이 나타난다.If the thickness of the spacer is changed according to the position of the wafer, there is a problem that a large change in the threshold voltage of the manufactured MOS transistor according to the position of the wafer appears.
도2는 종래기술에 의해 제조된 게이트 스페이서의 문제점을 나타내는 전자현미경사진이다. 특히 도2는 반도체 메모리장치의 경우를 나타낸다.2 is an electron micrograph showing a problem of a gate spacer manufactured by the prior art. 2 shows a case of a semiconductor memory device.
도2를 참조하여 살펴보면, 웨이퍼의 센터부분에서는 스페이서가 셀영역에서 398Å의 두께를, 주변영역에서는 416Å 두께를 나타내는 반면에, 웨이퍼의 가장자리에서는 스페이서가 셀영역에서 508Å, 주변영역에서는 537Å두께를 나타내고 있다.Referring to Fig. 2, in the center portion of the wafer, the spacer has a thickness of 398Å in the cell area and 416Å in the peripheral area, while the spacer shows 508Å in the cell area and 537Å in the peripheral area. have.
따라서 전술한 바와 같이 게이트의 스페이서를 제조하게 되면, 웨이퍼의 위치에 따라 제조된 스페이서의 두께가 크게 달라지고 이로 인해 모스트랜지스터의 문턱전압에 차이가 크게 발생하게 된다.Accordingly, when the spacer of the gate is manufactured as described above, the thickness of the spacer is greatly changed according to the position of the wafer, which causes a large difference in the threshold voltage of the MOS transistor.
모스트랜지스터의 문턱전압에 차이가 생기게 되면, 하나의 웨이퍼에서 동시에 제조된 반도체 장치라도, 그 제조된 위치에 따라 동작하는 것이 각각 달라지며, 동작의 신뢰성을 확보하기가 매우 힘들게 되는 것이다.If the threshold voltage of the MOS transistor is different, even if the semiconductor device is manufactured on one wafer at the same time, the operation varies depending on the manufactured position, and it becomes very difficult to secure the reliability of the operation.
본 발명은 반도체 장치를 제조할 때에 제조되는 웨이퍼의 위치에 관계없이 모스트랜지스터의 게이트 스페이서 두께가 일정하게 제조될 수 있는 게이트 제조방법을 제공함을 목적으로 한다.
It is an object of the present invention to provide a gate manufacturing method in which the gate spacer thickness of a MOS transistor can be made constant regardless of the position of a wafer to be manufactured when manufacturing a semiconductor device.
본 발명은 기판상에 게이트용 절연막/게이트용 도전막/게이트용 하드마스크막으로 적층된 게이트 패턴을 형성하는 단계; 게이트 패턴을 따라 스페이서용 실리콘막을 형성하는 단계; 산화공정으로 상기 스페이서용 실리콘막을 산화시켜 스페이서용 산화막으로 형성시키는 단계; 및 상기 스페이서용 산화막을 식각하여 스페이서를 형성하는 단계를 포함하는 모스트랜지스터의 게이트 제조방법을 제공한다.The present invention provides a method for manufacturing a semiconductor device comprising: forming a gate pattern stacked on a substrate by a gate insulating film, a gate conductive film, and a gate hard mask film; Forming a silicon film for a spacer along the gate pattern; Oxidizing the spacer silicon film to form an oxide film for the spacer by an oxidation process; And forming a spacer by etching the oxide film for the spacer.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도3a 내지 도3f는 본 발명의 바람직한 실시예에 따른 모스트랜지스터의 게이트 스페이서의 제조방법을 나타내는 도면을 나타낸다.3A to 3F illustrate a method of manufacturing a gate spacer of a MOS transistor according to a preferred embodiment of the present invention.
본 실시예에 따른 반도체 장치의 캐패시터 제조방법은 먼저 도3a에 도시된 바와 같이, 기판상에 게이트용 절연막(31), 게이트용 도전성 폴리실리콘막(32), 게이트용 금속실리사이드막(33)(예를 들어 텅스텐 실리사이드막), 게이트용 하드마스크막(34)을 순서대로 적층한 게이트 패턴(31 ~ 34)을 형성한다.In the capacitor manufacturing method of the semiconductor device according to the present embodiment, first, as shown in FIG. 3A, the gate
이어서 도3b에 도시된 바와 같이, 게이트의 스페이서용 버퍼 산화막(35)을 게이트 패턴(31 ~ 34)을 따라 화학기상증착법을 이용하여 50 ~ 150Å범위로 형성한다.Subsequently, as shown in FIG. 3B, a
여기서 게이트의 스페이서용 버퍼 산화막(35)은 후속공정에서 형성되는 스페이서용 질화막(36)이 기판과의 직접 접촉시 발생할 수 있는 스트레스를 방지하기 위해 형성되는 막이다.Here, the spacer
이어서 도3c에 도시된 바와 같이, 스페이서용 질화막(36)을 스페이서용 제1 버퍼 산화막(35)상에 50 ~ 350Å 범위로 형성한다.Subsequently, as shown in FIG. 3C, a
여기서 스페이서용 질화막(36)은 게이트 패턴의 좌우에 형성되는 콘택플러그와 게이트 패턴(31 ~ 34)의 도전막(32,33)과 단락이 일어나는 것을 방지하기 위한 막이다.In this case, the
이어서 도3d에 도시된 바와 같이, 스페이서용 제2-1 버퍼 산화막(37)을 게이트용 질화막(36)상에 화학기상증착법을 이용하여 25 ~ 100Å 범위로 형성한다.Next, as shown in FIG. 3D, the spacer 2-1 buffer oxide film 37 is formed on the
여기서 스페이서용 제2-1 버퍼 산화막(37)은 후속공정에서 형성되는 스페이서용 폴리실리콘막(38)의 산화시 발생되는 스트레스가 하부구조로 전달되어 국부전적으로 크랙을 발생시키거나 하부구조가 깨어지는 것을 방지하기 위한 막이다.Here, the spacer 2-1 buffer oxide film 37 is a stress that is generated during the oxidation of the polysilicon film 38 for spacers formed in a subsequent process is transferred to the substructure to locally crack or break the substructure. It is a film to prevent it.
이어서, 도3e에 도시된 바와 같이, 스페이서용 제2-1 버퍼 산화막(37)상에 스페이서용 폴리실리콘막(38)을 15 ~ 150Å 범위로 형성한다.3E, a spacer polysilicon film 38 is formed on the spacer 2-1 buffer oxide film 37 in a range of 15 to 150 microseconds.
여기서 스페이서용 폴리실리콘막(38) 대신에 비정질의 실리콘을 같은 범위이 두께로 형성할 수도 있다. 결정질 또는 비정질 실리콘의 증착온도는 증착비율을 고 려하여 470 ~ 650℃ 범위에서 공정을 진행한다.In place of the spacer polysilicon film 38, amorphous silicon may be formed in the same thickness. Deposition temperature of crystalline or amorphous silicon is carried out in the range of 470 ~ 650 ℃ considering the deposition rate.
이어서 도3f에 도시된 바와 같이, 산소를 주입하는 산화공정을 진행하여 스페이서용 폴리실리콘막(38)을 스페이서용 제2 버퍼 산화막(39)으로 변화시킨다.Next, as shown in FIG. 3F, an oxidation process for injecting oxygen is performed to change the spacer polysilicon film 38 to the second
여기서 산화공정에서의 공정온도는 폴리실리콘막이 산화막으로 변화시 발생되는 스트레스를 최대한 억제할 수 있는 온도로 설정되면, 바람직하게는 600 ~ 850℃ 범위로 공정을 진행한다.Here, when the process temperature in the oxidation process is set to a temperature capable of suppressing the stress generated when the polysilicon film is changed into the oxide film, the process is preferably performed in the range of 600 to 850 ° C.
산화공정은 로를 이용하여 진행할 수도 있으나, 스트레스 발생억제를 위한 노멀한 로(furnace)를 이용한 산화공정이 아닌 RTO(Rapid Thermal Oxidation)공정으로 진행하는 것이 더 바람직하며, 이 때의 온도는 650 ~ 950℃ 범위로 공정을 진행한다.The oxidation process may be carried out using a furnace, but it is more preferable to proceed with a rapid thermal oxidation (RTO) process instead of an oxidation process using a normal furnace for suppressing stress generation, and the temperature at this time is 650 ~. The process proceeds in the range of 950 ° C.
이어서, 도3g에 도시된 바와 같이, 에치백등의 공정을 이용하여 게이트의 측벽에 스페이서(40,37',35')를 형성시킨다.3G,
전술하 바와 같이 폴리실리콘막을 스페이서 형성시 사용함으로서, 폴리실리콘막은 그 막의 특성상 SC, LE 특성이 매우 좋기 때문에, 웨이퍼의 위치에 관계없이 일정한 두께의 스페이서를 제조할 수 있다.By using the polysilicon film in forming the spacer as described above, the polysilicon film has very good SC and LE characteristics due to the film's characteristics, and thus a spacer having a constant thickness can be produced regardless of the position of the wafer.
웨이퍼의 위치에 관계없이 스페이서의 두께가 일정하게 제조되므로, 제조된 모스트랜지스터의 문턱전압이 웨이퍼의 위치에 관계없이 일정한 값을 가지게 된다.Since the thickness of the spacer is made constant regardless of the position of the wafer, the threshold voltage of the manufactured MOS transistor has a constant value regardless of the position of the wafer.
도4는 본 발명에 의해 제조된 게이트 스페이서를 나타내는 전자현미경사진을 나타낸다.Fig. 4 shows an electron micrograph showing a gate spacer prepared according to the present invention.
도4를 참조하여 살펴보면, 전술한 실시예 대로 제조된 반도체 장치의 게이트 스페이서는 웨이퍼의 센터부분에서는 셀영역에서는 186Å이고, 주변영역에서는 198Å이며, 웨이퍼의 가장자리부분의 셀영역에서는 192Å이고, 주변영역에서는 216Å임을 알수 있다. Referring to FIG. 4, the gate spacer of the semiconductor device manufactured according to the above-described embodiment is 186Å in the cell region, 198Å in the peripheral region, 192Å in the cell region at the edge of the wafer, and peripheral region We can see that it is 216Å.
따라서 종래기술에 의해서는 웨이퍼의 위치에 따라 제조된 스페이서의 두께가 약 80Å정도의 차이가 나던 것을, 본 실시예에 따라 제조된 반도체 장치는 웨이퍼의 위치에 따라 15Å정도밖에 나질 않는다.Therefore, according to the prior art, the thickness of the spacer manufactured according to the position of the wafer is about 80 mm difference. The semiconductor device manufactured according to the present embodiment is only about 15 mm depending on the position of the wafer.
피모스트랜지스터의 경우 스페이서의 두께가 약 80Å정도의 차이가 나면, 문턱전압의 차이가 약 100 ~ 160mV 변화가 생기게 된다. 그러나, 스페이서의 두께가 약 15Å정도의 차이가 나면 문턱전압의 변화가 40mV 정도로 크게 줄어든다.In the case of the PMOS transistor, when the thickness of the spacer is about 80 kV, the threshold voltage difference is about 100 to 160 mV. However, if the thickness of the spacer differs by about 15 mA, the change in the threshold voltage is greatly reduced to about 40 mV.
그러므로 본 실시예에 따른 제조된 반도체 장치는 웨이퍼의 위치에 따라 스페이서의 두께가 일정하므로 문턱전압의 크기가 일정하게 되어, 웨이퍼의 위치에 관계없이 동작상 신뢰성있는 반도체 장치를 제조할 수 있게 되는 것이다.Therefore, in the semiconductor device manufactured according to the present embodiment, the thickness of the spacer is constant according to the position of the wafer, so that the magnitude of the threshold voltage is constant, thereby making it possible to manufacture a semiconductor device that is reliable in operation regardless of the position of the wafer.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명에 의해서 웨이퍼의 위치에 관계없이 스페이서의 두께가 일정한 게이트 패턴을 제조할 수 있게 되었다. 이로 인하여 제조되는 웨이퍼의 위치에 관계없 이 문턱전압이 일정한 반도체 장치를 쉽게 제조할 수 있다.
According to the present invention, a gate pattern having a constant thickness of a spacer can be manufactured regardless of a wafer position. This makes it possible to easily manufacture a semiconductor device having a constant threshold voltage regardless of the position of the wafer to be manufactured.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040060720A KR100609035B1 (en) | 2004-07-31 | 2004-07-31 | Method for fabricating gate of mos transistor in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040060720A KR100609035B1 (en) | 2004-07-31 | 2004-07-31 | Method for fabricating gate of mos transistor in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060011733A true KR20060011733A (en) | 2006-02-03 |
| KR100609035B1 KR100609035B1 (en) | 2006-08-02 |
Family
ID=37121742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040060720A KR100609035B1 (en) | 2004-07-31 | 2004-07-31 | Method for fabricating gate of mos transistor in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100609035B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140107603A (en) * | 2011-12-23 | 2014-09-04 | 도쿄엘렉트론가부시키가이샤 | Highly selective spacer etch process with reduced sidewall spacer slimming |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2979863B2 (en) * | 1992-09-28 | 1999-11-15 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
| JPH06333941A (en) * | 1993-05-19 | 1994-12-02 | Sanyo Electric Co Ltd | Semiconductor device and its manufacture |
| JP2004063648A (en) | 2002-07-26 | 2004-02-26 | Sanyo Electric Co Ltd | Semiconductor device and its manufacturing method |
-
2004
- 2004-07-31 KR KR1020040060720A patent/KR100609035B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140107603A (en) * | 2011-12-23 | 2014-09-04 | 도쿄엘렉트론가부시키가이샤 | Highly selective spacer etch process with reduced sidewall spacer slimming |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100609035B1 (en) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030057889A (en) | Method of manufacturing a transistor in a semiconductor device | |
| KR100576464B1 (en) | A method for forming a metal line of semiconductor device | |
| KR100609035B1 (en) | Method for fabricating gate of mos transistor in semiconductor device | |
| KR20090083654A (en) | Transistor having metal silicide and method of manufacturing the same, method of manufacturing a semiconductor device using the same | |
| KR100668851B1 (en) | Method for fabricating mosfet | |
| KR100617051B1 (en) | method for manufacturing of semiconductor device | |
| KR100355868B1 (en) | manufacturing method of semiconductor device | |
| KR20040007949A (en) | Method of manufacture semiconductor device | |
| KR100713927B1 (en) | Method of manufacturing semiconductor device | |
| KR100680972B1 (en) | Transistor and method for forming thereof | |
| KR100650799B1 (en) | Method of manufacturing in flash memory device | |
| KR20040059931A (en) | Method for fabricating dual gate oxide of semiconductor device | |
| JP2007019206A (en) | Semiconductor device and its manufacturing method | |
| KR20060098646A (en) | Fabrication method of a mos transistor having a spacer | |
| KR20050053249A (en) | Method for forming a transistor in a semiconductor device | |
| KR20050052027A (en) | Semiconductor device having a recessed gate electrode and fabrication method thereof | |
| KR100546059B1 (en) | Method for manufacturing semiconductor | |
| KR100745061B1 (en) | Method for manufacturing a spacer of semiconductor device | |
| KR100443793B1 (en) | Method of manufacturing a semiconductor device | |
| KR20070023384A (en) | Method for forming a transistor | |
| KR20030093445A (en) | Method for forming gate electrode of semiconductor device | |
| KR100876834B1 (en) | Method for manufacturing semiconductor device | |
| KR100474744B1 (en) | Method for fabricating gate spacer of semiconductor device | |
| KR20010026811A (en) | Method of manufacturing a transistor in a semiconductor device | |
| KR20050010673A (en) | Semiconductor device capable of preventing degradation due to hard mask on gate electrode and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |