KR100650799B1 - Method of manufacturing in flash memory device - Google Patents
Method of manufacturing in flash memory device Download PDFInfo
- Publication number
- KR100650799B1 KR100650799B1 KR1020040117047A KR20040117047A KR100650799B1 KR 100650799 B1 KR100650799 B1 KR 100650799B1 KR 1020040117047 A KR1020040117047 A KR 1020040117047A KR 20040117047 A KR20040117047 A KR 20040117047A KR 100650799 B1 KR100650799 B1 KR 100650799B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- film
- gas
- gate electrode
- treatment process
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 206
- 238000010438 heat treatment Methods 0.000 claims abstract description 113
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 238000007667 floating Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 239000012298 atmosphere Substances 0.000 claims description 55
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 52
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 51
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 47
- 239000001301 oxygen Substances 0.000 claims description 47
- 229910052760 oxygen Inorganic materials 0.000 claims description 47
- 239000007789 gas Substances 0.000 claims description 36
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 23
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 22
- 229910001882 dioxygen Inorganic materials 0.000 claims description 22
- 229910052757 nitrogen Inorganic materials 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000012528 membrane Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 172
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 35
- 229920005591 polysilicon Polymers 0.000 description 33
- 238000005530 etching Methods 0.000 description 19
- 239000010410 layer Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000001351 cycling effect Effects 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 플래쉬 메모리소자의 제조방법에 관한 것으로, 본 발명의 사상은 반도체 기판 상에 터널산화막용 절연막, 플로팅 게이트 전극용 제1 실리콘막, ONO막, 콘트롤 게이트 전극용 제2 실리콘막이 순차적으로 형성되는 단계, 상기 제2 실리콘막, 상기 ONO막, 상기 제1 실리콘막, 상기 터널산화막용 절연막을 패터닝하여 게이트 전극 패턴을 형성하는 단계 및 상기 ONO막의 두께가 유지되도록 상기 게이트전극 패턴에 열처리 공정을 수행하는 단계를 포함한다.The present invention relates to a method of manufacturing a flash memory device, and the idea of the present invention is to sequentially form an insulating film for a tunnel oxide film, a first silicon film for a floating gate electrode, an ONO film, and a second silicon film for a control gate electrode on a semiconductor substrate. Forming a gate electrode pattern by patterning the second silicon film, the ONO film, the first silicon film, and the tunnel oxide film; and a heat treatment process on the gate electrode pattern to maintain a thickness of the ONO film. Performing the steps.
ONO막ONO membrane
Description
도 1 및 도 2는 본 발명에 따른 바람직한 제1 실시 예에 따른 플래쉬 메모리소자의 제조방법을 설명하기 위한 단면도들이고, 1 and 2 are cross-sectional views illustrating a method of manufacturing a flash memory device according to a first embodiment of the present invention.
도 3 및 도 4는 본 발명에 따른 바람직한 제2 실시 예에 따른 플래쉬 메모리소자의 제조방법을 설명하기 위한 단면도들이고,3 and 4 are cross-sectional views illustrating a method of manufacturing a flash memory device according to a second embodiment of the present invention.
도 5 및 도 6은 본 발명에 따른 바람직한 제3 실시 예에 따른 플래쉬 메모리소자의 제조방법을 설명하기 위한 단면도들이고, 5 and 6 are cross-sectional views illustrating a method of manufacturing a flash memory device according to a third embodiment of the present invention.
도 7은 종래 기술에 따라 형성된 플래쉬 메모리소자의 프로그램속도와 본 발명에 따라 형성된 플래쉬 메모리소자의 프로그램 속도를 비교한 그래프이고, 7 is a graph comparing a program speed of a flash memory device formed according to the prior art with a program speed of a flash memory device formed according to the present invention;
도 8은 종래 기술에 따라 형성된 플래쉬 메모리소자의 사이클링(cycling) 특성과 본 발명에 따라 형성된 플래쉬 메모리소자의 사이클링(cycling) 특성을 비교한 그래프이다. 8 is a graph comparing cycling characteristics of a flash memory device formed according to the prior art and cycling characteristics of a flash memory device formed according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Explanation of symbols for main parts of drawings *
10: 반도체 기판 10: semiconductor substrate
12:터널 산화막용 절연막12: Tunnel oxide film insulation film
14: 플로팅 게이트 전극용 제1 폴리 실리콘막 14: first polysilicon film for floating gate electrodes
16: 층간절연막16: interlayer insulation film
18: 콘트롤 게이트 전극용 제2 폴리 실리콘막 18: second polysilicon film for control gate electrode
20: 하드 마스크용 절연막 20: insulating film for hard mask
22, 24, 26: 측벽막22, 24, 26: sidewall film
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 플래쉬 메모리소자의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a flash memory device.
플래쉬 메모리소자는 다른 구조에서 볼 수 없는 플로팅 게이트 전극이 형성되어 있다. 이 플로팅 게이트 전극에는 전자의 유무에 따라 셀의 이레이즈상태, 프로그램상태로 구별될 수 있다.The flash memory device is provided with a floating gate electrode which cannot be seen in other structures. The floating gate electrode may be classified into an erased state and a program state of a cell according to the presence or absence of electrons.
상기 프로그램 동작 속도는 콘트롤 게이트 전극의 전압에 대해서 플로팅 게이트 전극 물질위의 절연막인 ONO막의 커플링비에 의해 결정된다. ONO막의 커플링비를 증가시키면 프로그램속도를 향상시킬 수 있다. The program operating speed is determined by the coupling ratio of the ONO film, which is an insulating film on the floating gate electrode material, with respect to the voltage of the control gate electrode. Increasing the coupling ratio of the ONO film can improve the program speed.
그러나, ONO막의 두께 감소는 셀의 신뢰성을 취약하게 만드는 특성을 야기시키기 때문에 제한적인 증착 두께를 갖게 되는 데, 셀 게이트 전극 길이가 감소함에 따라 동일 ONO막을 유지하더라도 ONO막의 커플링비는 인터퍼런스 커패시턴스(interference Capacitance: 인접 셀과의 스페이스에 기인한 기생커패시턴스 형성)의 증가에 의해 감소하게 된다. However, the reduction of the thickness of the ONO film has a limited deposition thickness because it causes the characteristics of the cell to be weak, and as the cell gate electrode length decreases, the coupling ratio of the ONO film is the capacitance of the interference even if the same ONO film is maintained. It decreases due to the increase of (interference capacitance: parasitic capacitance due to space with adjacent cells).
게이트전극 형성을 위한 식각 공정 후 플라즈마에 의해 야기된 게이트전극 물질의 열화를 회복시키기 위해 산화공정을 수반하게 되는 데, 게이트 길이가 작을 경우 이 공정에 의해 폴리 실리콘막과 결합되어 있는 ONO막 중 산화층을 두껍게 형성하는 역할을 하게 되어 ONO 커플링비를 감소시키게 되는 문제점이 있다. After the etching process for forming the gate electrode, an oxidation process is involved to recover the deterioration of the gate electrode material caused by the plasma. When the gate length is small, the oxide layer in the ONO film combined with the polysilicon film by this process is used. There is a problem that serves to form a thick to reduce the ONO coupling ratio.
따라서 게이트 전극 형성을 위한 식각 공정 후 수반되는 게이트전극 물질의 열화를 회복시키기 위한 공정 수행시 ONO막의 커플링비를 향상시킬 수 있는 기술이 요구되고 있다. Therefore, there is a need for a technology that can improve the coupling ratio of the ONO film when performing a process for recovering deterioration of the gate electrode material accompanying the etching process for forming the gate electrode.
상술한 문제점을 해결하기 위한 본 발명의 목적은 게이트 전극 형성을 위한 식각 공정 후 수반되는 게이트전극 물질의 열화를 회복시키기 위한 공정 수행시 ONO막의 커플링비를 향상시킬 수 있도록 하는 플래쉬 메모리소자의 제조방법을 제공함에 있다.
An object of the present invention for solving the above problems is a method of manufacturing a flash memory device to improve the coupling ratio of the ONO film when performing a process for recovering the degradation of the gate electrode material accompanying the etching process for forming the gate electrode In providing.
상술한 목적을 달성하기 위한 본 발명의 사상은 반도체 기판 상에 터널산화막용 절연막, 플로팅 게이트 전극용 제1 실리콘막, ONO막, 콘트롤 게이트 전극용 제2 실리콘막이 순차적으로 형성되는 단계, 상기 제2 실리콘막, 상기 ONO막, 상기 제1 실리콘막, 상기 터널산화막용 절연막을 패터닝하여 게이트 전극 패턴을 형성하는 단계 및 상기 ONO막의 두께가 유지되도록 상기 게이트전극 패턴에 열처리 공정을 수행하는 단계를 포함한다. The idea of the present invention for achieving the above object is the step of sequentially forming an insulating film for a tunnel oxide film, a first silicon film for a floating gate electrode, an ONO film, a second silicon film for a control gate electrode on the semiconductor substrate, the second Patterning a silicon film, the ONO film, the first silicon film, and the tunnel oxide film to form a gate electrode pattern, and performing a heat treatment process on the gate electrode pattern to maintain a thickness of the ONO film. .
상기 열처리 공정은 질소분위기의 열처리 공정과 산소분위기의 열처리 공정이 순차적으로 수행되는 것이 바람직하다. In the heat treatment process, a heat treatment process of a nitrogen atmosphere and a heat treatment process of an oxygen atmosphere are preferably performed sequentially.
상기 질소분위기의 열처리 공정은 질소 분위기 형성을 위해 N2가스, NO가스 및 N2O 가스 중 어느 하나를 사용하거나 질소 가스와 산소 가스의 비율이 1(질소) : 100(산소) 이상의 비율로 사용하여, 290~ 310℃의 온도에서 9~ 11분정도의 시간동안 퍼니스(Furnace)공정으로 진행하거나 RTP(Rapid Thermal Process)공정으로 4~ 6초의 시간동안 진행하는 것이 바람직하다. The heat treatment process of the nitrogen atmosphere uses any one of N 2 gas, NO gas and N 2 O gas to form a nitrogen atmosphere, or the ratio of nitrogen gas and oxygen gas is used in the ratio of 1 (nitrogen): 100 (oxygen) or more. For example, it is preferable to proceed with a furnace (Furnace) process for a time of about 9 to 11 minutes at a temperature of 290 ~ 310 ℃ or RTP (Rapid Thermal Process) process for 4 to 6 seconds.
상기 산소분위기의 열처리 공정은 O2 가스 또는 H2O를 소스로 사용하여, 290~ 310℃의 온도에서 9~ 11분정도의 시간동안 퍼니스(Furnace)공정으로 진행하거나 RTP(Rapid Thermal Process)공정으로 4~ 6초의 시간동안 진행하는 것이 바람직하다. The heat treatment process of the oxygen atmosphere using O 2 gas or H 2 O as a source, proceed to the furnace (Furnace) process for about 9 to 11 minutes at a temperature of 290 ~ 310 ℃ or RTP (Rapid Thermal Process) process It is preferable to proceed for a time of 4-6 seconds.
상기 열처리 공정은 산소분위기의 열처리 공정과 질소분위기의 열처리 공정이 순차적으로 수행되는 것이 바람직하다. In the heat treatment process, a heat treatment process of an oxygen atmosphere and a heat treatment process of a nitrogen atmosphere are preferably performed sequentially.
상기 질소분위기의 열처리 공정은 질소 분위기 형성을 위해 N2가스, NO가스 및 N2O 가스 중 어느 하나를 사용하거나 질소 가스와 산소 가스의 비율이 1(질소) : 100(산소) 이상의 비율로 사용하여, 290~ 310℃의 온도에서 9~ 11분정도의 시간동안 퍼니스(Furnace)공정으로 진행하거나 RTP(Rapid Thermal Process)공정으로 4~ 6초의 시간동안 진행하는 것이 바람직하다. The heat treatment process of the nitrogen atmosphere uses any one of N 2 gas, NO gas and N 2 O gas to form a nitrogen atmosphere, or the ratio of nitrogen gas and oxygen gas is used in the ratio of 1 (nitrogen): 100 (oxygen) or more. For example, it is preferable to proceed with a furnace (Furnace) process for a time of about 9 to 11 minutes at a temperature of 290 ~ 310 ℃ or RTP (Rapid Thermal Process) process for 4 to 6 seconds.
상기 산소분위기의 열처리 공정은 O2 가스 또는 H2O를 소스로 사용하여, 290~ 310℃의 온도에서 9~ 11분정도의 시간동안 퍼니스(Furnace)공정으로 진행하거나 RTP(Rapid Thermal Process)공정으로 4~ 6초정도의 시간동안 진행하는 것이 바람직하다. The heat treatment process of the oxygen atmosphere using O 2 gas or H 2 O as a source, proceed to the furnace (Furnace) process for about 9 to 11 minutes at a temperature of 290 ~ 310 ℃ or RTP (Rapid Thermal Process) process It is preferable to proceed for about 4-6 seconds.
상기 열처리 공정은 산소가스와 질소가스가 혼합된 분위기에서 수행되는 것이 바람직하다. The heat treatment process is preferably carried out in an atmosphere of mixed oxygen gas and nitrogen gas.
상기 산소가스와 질소가스가 혼합된 분위기는 0.1: 99.9~ 99.9: 0.1의 산소가스대 질소가스의 비율로 조성되는 이 바람직하다. The atmosphere in which the oxygen gas and nitrogen gas are mixed is preferably formed at a ratio of oxygen gas to nitrogen gas of 0.1: 99.9 to 99.9: 0.1.
상기 콘트롤 게이트 전극용 제2 실리콘막 상부에 하드마스크용 절연막을 형성하는 단계를 더 포함하는 것이 바람직하다. The method may further include forming an insulating film for a hard mask on the second silicon film for the control gate electrode.
본 발명의 또 다른 사상은 반도체 기판 상에 터널 산화막용 절연막, 플로팅 게이트 전극용 제1 실리콘막, ONO막, 콘트롤 게이트 전극용 제2 실리콘막이 순차적으로 형성되는 단계, 상기 결과물 상에 게이트 전극 형성용 패턴을 형성하는 단계, 상기 게이트 전극 형성용 패턴을 통해 상기 제2 실리콘막, 상기 ONO막을 패터닝하는 단계, 패터닝된 상기 ONO막, 패터닝된 상기 제2 실리콘막이 포함된 결과물 상에 제1 열처리 공정을 수행하는 단계, 상기 게이트 전극 형성용 패턴을 통해 상기 제1 실리콘막 및 상기 터널 산화막용 절연막을 패터닝하여, 게이트 전극 패턴의 형성을 완료하는 단계 및 상기 ONO막의 두께가 유지되도록 상기 게이트전극 패턴에 제2 열처리 공정을 수행하는 단계를 포함한다. Another idea of the present invention is to sequentially form an insulating film for a tunnel oxide film, a first silicon film for floating gate electrodes, an ONO film, and a second silicon film for control gate electrodes on a semiconductor substrate. Forming a pattern, patterning the second silicon film and the ONO film through the gate electrode forming pattern, and performing a first heat treatment process on a resultant including the patterned ONO film and the patterned second silicon film. And forming the gate electrode pattern by patterning the first silicon film and the tunnel oxide film insulating layer through the gate electrode forming pattern, and forming a gate electrode pattern on the gate electrode pattern to maintain a thickness of the ONO film. 2 performing a heat treatment process.
상기 제1 열처리 공정은 질소분위기에서 수행하는 것이 바람직하다.The first heat treatment process is preferably carried out in a nitrogen atmosphere.
상기 제2 열처리 공정은 질소분위기 또는 산소분위기에서 수행하는 것이 바람직하다.The second heat treatment process is preferably carried out in a nitrogen atmosphere or oxygen atmosphere.
상기 질소분위기의 열처리공정은 질소 분위기 형성을 위해 N2가스, NO가스 및 N2O 가스 중 어느 하나를 사용하거나 질소 가스와 산소 가스의 비율이 1(질소) : 100(산소) 이상의 비율로 사용하여, 290~ 310℃의 온도에서 9~ 11분정도의 시간동안 퍼니스(Furnace)공정으로 진행하거나 RTP(Rapid Thermal Process)공정으로 4~ 6초정도의 시간동안 진행하는 것이 바람직하다.The heat treatment process of the nitrogen atmosphere uses any one of N 2 gas, NO gas and N 2 O gas to form a nitrogen atmosphere or the ratio of nitrogen gas and oxygen gas is used in the ratio of 1 (nitrogen): 100 (oxygen) or more. For example, it is preferable to proceed with a furnace (Furnace) process for a time of about 9 to 11 minutes at a temperature of 290 ~ 310 ℃ or RTP (Rapid Thermal Process) process for about 4 to 6 seconds.
상기 산소분위기의 열처리공정은 O2 가스 또는 H2O를 소스로 사용하여, 290~ 310℃의 온도에서 9~ 11분정도의 시간동안 퍼니스(Furnace)공정으로 진행하거나 RTP(Rapid Thermal Process)공정으로 4~ 6초정도의 시간동안 진행하는 것이 바람직하다.The heat treatment process of the oxygen atmosphere using an O 2 gas or H 2 O as a source, proceed to the furnace (Furnace) process for about 9 to 11 minutes at a temperature of 290 ~ 310 ℃ or RTP (Rapid Thermal Process) process It is preferable to proceed for about 4-6 seconds.
본 발명의 또 다른 사상은 반도체 기판 상에 터널 산화막용 절연막, 플로팅 게이트 전극용 제1 실리콘막, ONO막, 콘트롤 게이트 전극용 제2 실리콘막이 순차적으로 형성되는 단계, 상기 결과물 상에 게이트 전극 형성용 패턴을 형성하는 단계, 상기 게이트 전극 형성용 패턴을 통해 상기 제2 실리콘막, 상기 ONO막을 패터닝하는 단계, 패터닝된 상기 ONO막, 패터닝된 상기 제2 실리콘막이 포함된 결과물 상에 상기 ONO막의 두께가 유지되도록 열처리 공정을 수행하는 단계 및 상기 게이트 전극 형성용 패턴을 통해 상기 제1 실리콘막 및 상기 터널 산화막용 절연막을 패터닝하여, 게이트 전극 패턴의 형성을 완료하는 단계를 포함한다. Another idea of the present invention is to sequentially form an insulating film for a tunnel oxide film, a first silicon film for floating gate electrodes, an ONO film, and a second silicon film for control gate electrodes on a semiconductor substrate. Forming a pattern, patterning the second silicon film, the ONO film through the pattern for forming the gate electrode, the thickness of the ONO film on the resulting product comprising the patterned ONO film, the patterned second silicon film Performing a heat treatment process so as to be maintained; and patterning the first silicon film and the tunnel oxide film insulating layer through the gate electrode forming pattern to complete formation of the gate electrode pattern.
상기 열처리 공정은 질소분위기의 열처리 공정 및 산소분위기의 열처리 공정을 순차적으로 수행하는 것이 바람직하다. In the heat treatment process, it is preferable to sequentially perform a heat treatment process of a nitrogen atmosphere and a heat treatment process of an oxygen atmosphere.
상기 질소분위기의 열처리 공정은 질소 분위기 형성을 위해 N2가스, NO가스 및 N2O 가스 중 어느 하나를 사용하거나 질소 가스와 산소 가스의 비율이 1(질소) : 100(산소) 이상의 비율로 사용하여, 290~ 310℃의 온도에서 9~ 11분정도의 시간동안 퍼니스(Furnace)공정으로 진행하거나 RTP(Rapid Thermal Process)공정으로 4~ 6초정도의 시간동안 진행하는 것이 바람직하다.The heat treatment process of the nitrogen atmosphere uses any one of N 2 gas, NO gas and N 2 O gas to form a nitrogen atmosphere, or the ratio of nitrogen gas and oxygen gas is used in the ratio of 1 (nitrogen): 100 (oxygen) or more. For example, it is preferable to proceed with a furnace (Furnace) process for a time of about 9 to 11 minutes at a temperature of 290 ~ 310 ℃ or RTP (Rapid Thermal Process) process for about 4 to 6 seconds.
상기 산소분위기의 열처리공정은 O2 가스 또는 H2O를 소스로 사용하여, 290~ 310℃ 온도에서 9~ 11분정도의 시간동안 퍼니스(Furnace)공정으로 진행하거나 RTP(Rapid Thermal Process)공정으로 4~ 6초정도의 시간동안 진행하는 것이 바람직하다.Heat treatment process of the oxygen atmosphere using O 2 gas or H 2 O as a source, proceed to the furnace (Furnace) process for 9 to 11 minutes at 290 ~ 310 ℃ temperature or RTP (Rapid Thermal Process) process It is advisable to proceed for 4-6 seconds.
상기 열처리 공정을 수행한 후, 산소분위기의 열처리 공정 및 질소분위기의 열처리 공정을 순차적으로 한 번 더 진행하는 단계를 더 포함하는 것이 바람직하다.After performing the heat treatment step, it is preferable to further include a step of sequentially proceeding the heat treatment step of the oxygen atmosphere and the heat treatment step of the nitrogen atmosphere sequentially.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, but the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. In addition, when a film is described as being on or in contact with another film or semiconductor substrate, the film may be in direct contact with the other film or semiconductor substrate, or a third film is interposed therebetween. It may be done.
도 1 및 도 2는 본 발명에 따른 바람직한 제1 실시 예에 따른 플래쉬 메모리소자의 제조방법을 설명하기 위한 단면도들이다. 1 and 2 are cross-sectional views illustrating a method of manufacturing a flash memory device according to a first embodiment of the present invention.
도 1을 참조하면, 반도체 기판(10)상에 터널 산화막용 절연막(12), 플로팅 게이트 전극용 제1 폴리 실리콘막(14), ONO막(16), 콘트롤 게이트 전극용 제2 폴리 실리콘막(18) 및 하드 마스크용 절연막(20)을 순차적으로 형성한다. Referring to FIG. 1, an
상기 터널 산화막용 절연막(12)은 열산화 방식으로 산화막 또는 질화 산화막을 50~ 150Å 정도의 두께로 형성하고, 상기 플로팅 게이트 전극용 제1 폴리 실리콘막(14)은 다결정 실리콘막으로 형성한다. The tunnel
상기 ONO(oxide-nitride-oxide: 16)막은 유전막으로 형성되는 데, 30~ 80Å 정도의 두께를 화학기상 증착법 또는 열산화법으로 형성되는 산화막, 30~ 80Å 정도의 두께를 화학기상 증착법으로 형성되는 질화막, 30~ 100Å 정도의 두께를 화학기상 증착법 또는 열산화법으로 형성되는 산화막으로 구성될 수 있다. 또한, ONO막(16) 대신에 알루미늄 산화막, 하프늄 산화막, 지르코늄 산화막 등 고유전율 박막 혹은 이들의 복합막을 사용할 수도 있다. The ONO (oxide-nitride-oxide: 16) film is formed as a dielectric film, and an oxide film formed by a chemical vapor deposition method or a thermal oxidation method with a thickness of about 30 to 80Å, a nitride film formed by a chemical vapor deposition method with a thickness of about 30 to 80Å The thickness of about 30 ~ 100 ~ may be composed of an oxide film formed by chemical vapor deposition or thermal oxidation. Instead of the ONO
상기 콘트롤 게이트 전극용 제2 폴리 실리콘막(18)은 다결정 실리콘막을 형성하고, 상기 콘트롤 게이트 전극용 제2 폴리 실리콘막 상부에 텅스텐막, 텅스텐 실리사이드막 및 이들 막들의 혼합막중 어느 하나를 사용하여 더 형성할 수 있다. The
상기 하드 마스크용 절연막(20)은 실리콘 산화막, 실리콘 질화막 및 실리콘산화질화막 중 어느 하나로 형성할 수 있다. The hard
상기 하드 마스크용 절연막(20) 상에 게이트 전극용 포토레지스트 패턴(미도시)을 형성하고, 이를 식각마스크로 상기 하드 마스크용 절연막(20)을 식각한다. 상기 게이트 전극용 포토레지스트 패턴(미도시)을 에싱 공정을 통해 제거하고, 패터닝된 하드 마스크용 절연막(20)을 식각 마스크로 콘트롤 게이트 전극용 제2 폴리 실리콘막(18), ONO막(16), 플로팅 게이트 전극용 제1 폴리 실리콘막(14), 터널 산화막용 절연막(12)을 식각하여 패터닝하여, 게이트 전극 패턴을 형성한다. A gate resist photoresist pattern (not shown) is formed on the hard
도 2를 참조하면, 상기 결과물 전면에 열처리 공정을 수행한다. 상기 열처리 공정으로 인해, 플로팅 게이트 전극용 제1 폴리 실리콘막(14) 및 콘트롤 게이트 전극용 제2 폴리 실리콘막(18)의 측벽에 측벽막(22a)을 형성한다. Referring to FIG. 2, a heat treatment process is performed on the entire surface of the resultant product. Due to the heat treatment process,
상기 열처리 공정은 상기 게이트 전극 패턴 형성을 위한 식각 공정시 손상받 은 산화막들을 회복시키기 위해 수행한다. The heat treatment process is performed to recover damaged oxide films during an etching process for forming the gate electrode pattern.
본 발명에 따른 열처리 공정은 질소 분위기의 열처리 공정을 수행한 후 산소분위기의 열처리 공정으로 진행될 수 있다. The heat treatment process according to the present invention may be carried out to the heat treatment process of oxygen atmosphere after performing the heat treatment process of nitrogen atmosphere.
상기 질소분위기의 열처리 공정은 질소 분위기 형성에서 N2, NO, N2O 가스를 사용하거나 질소 가스와 산소 가스의 비율이 1(질소) : 100(산소) 이상의 비율로 사용하여 열처리 공정을 진행 한다. The heat treatment process of the nitrogen atmosphere is carried out by using N 2 , NO, N 2 O gas in the nitrogen atmosphere or the ratio of nitrogen gas and oxygen gas in a ratio of 1 (nitrogen): 100 (oxygen) or more. .
상기 열처리 공정은, 290~ 310℃의 온도 분위기에서 퍼니스(Furnace)공정으로 9~ 11분정도의 열처리 시간이 소요되고, 290~ 310℃의 온도 분위기에서 RTP(Rapid Thermal Process) 공정으로는 4~ 6초정도의 공정 처리 시간이 필요하게 된다.The heat treatment process takes a heat treatment time of about 9 to 11 minutes in a furnace process at a temperature atmosphere of 290 ~ 310 ℃, 4 ~ as a rapid thermal process (RTP) process in a temperature atmosphere of 290 ~ 310 ℃ A processing time of about six seconds is required.
상기 질소 분위기의 열처리 공정의 수행으로 인해, 이후 진행되는 상기 산소분위기의 열처리 공정을 포함하는 산화공정들에 의한 ONO막 중 제1 폴리 실리콘막(14)과 인접한 산화막(이하, '제 1 산화막'이라고 함)의 두께 증가를 방지할 수 있도록 한다. Due to the heat treatment of the nitrogen atmosphere, an oxide film adjacent to the
또한, 본 발명에 따른 열처리 공정은 산소 분위기의 제1 열처리 공정을 수행한 후 질소분위기의 제2 열처리 공정으로 진행될 수 있다. In addition, the heat treatment process according to the present invention may proceed to the second heat treatment process of the nitrogen atmosphere after performing the first heat treatment process of the oxygen atmosphere.
상기 산소분위기의 열처리 공정은 O2를 100 % 사용하지만, H2O를 소스로 사용하기도 한다. The heat treatment process of the oxygen atmosphere uses 100% of O 2 , but also uses H 2 O as a source.
상기 열처리 공정은, 290~ 310℃의 온도 분위기에서 퍼니스(Furnace)공정으로 9~ 11분정도의 열처리 시간이 소요되고, 290~ 310℃의 온도 분위기에서 RTP(Rapid Thermal Process) 공정으로는 4~ 6초정도의 공정 처리 시간이 필요하게 된다.The heat treatment process takes a heat treatment time of about 9 to 11 minutes in a furnace process at a temperature atmosphere of 290 ~ 310 ℃, 4 ~ as a rapid thermal process (RTP) process in a temperature atmosphere of 290 ~ 310 ℃ A processing time of about six seconds is required.
상기 산소 분위기의 열처리 공정을 수행하면, ONO막의 커플링비에 영향을 주지 않는 정도로 상기 ONO막 중 제 1 산화막의 두께를 증가시키게 되고, 이어서 질소분위기의 열처리 공정을 수행하게 되면, 측벽막(22a)이 형성됨으로써 후속 산화공정들에 의해 발생될 수 있는 ONO막 중 제1 산화막 두께 증가를 방지할 수 있다. When the heat treatment process of the oxygen atmosphere is performed, the thickness of the first oxide film in the ONO film is increased to an extent that does not affect the coupling ratio of the ONO film. Then, when the heat treatment process of the nitrogen atmosphere is performed, the
또한, 상기 본 발명에 의한 열처리 공정은 산소가스와 질소가스가 혼합된 분위기에서 진행할 수도 있다. 상기 산소가스와 질소가스가 혼합된 분위기는 0.1: 99.9~ 99.9: 0.1의 산소가스대 질소가스의 비율로 형성된다.In addition, the heat treatment process according to the present invention may be performed in an atmosphere in which oxygen gas and nitrogen gas are mixed. The atmosphere in which the oxygen gas and the nitrogen gas are mixed is formed at a ratio of oxygen gas to nitrogen gas of 0.1: 99.9 to 99.9: 0.1.
상기 질소가스와 산소가스가 혼합된 분위기에서 열처리 공정을 수행할 때, 질소의 양이 산소의 양보다 적으면, 제1 및 제2 폴리 실리콘막 측벽에는 산화막인 측벽막이 형성되고, 산소의 양이 질소의 양보다 적으면, 제1 및 제2 폴리 실리콘막 측벽에는 질화막인 측벽막이 형성된다. When the heat treatment process is performed in a mixed atmosphere of nitrogen gas and oxygen gas, if the amount of nitrogen is less than the amount of oxygen, sidewall films which are oxide films are formed on the sidewalls of the first and second polysilicon films, and the amount of oxygen If less than the amount of nitrogen, sidewall films that are nitride films are formed on the sidewalls of the first and second polysilicon films.
이때, 상기 산소의 양이 많은 혼합가스를 통해 열처리 공정을 진행하면, 상기 열처리공정에는 질소가스가 포함되어져 있기 때문에, 측벽막으로써의 역할을 수행할 수 있는 산화막을 형성할 수 있다. In this case, when the heat treatment process is performed through the mixed gas having a large amount of oxygen, since the nitrogen gas is included in the heat treatment process, an oxide film capable of serving as a sidewall film may be formed.
도 3 및 도 4는 본 발명에 따른 바람직한 제2 실시 예에 따른 플래쉬 메모리소자의 제조방법을 설명하기 위한 단면도들이다. 3 and 4 are cross-sectional views illustrating a method of manufacturing a flash memory device according to a second embodiment of the present invention.
도 3을 참조하면, 반도체 기판(10)상에 터널 산화막용 절연막(12), 플로팅 게이트 전극용 제1 폴리 실리콘막(14), ONO막(16), 콘트롤 게이트 전극용 제2 폴리 실리콘막(18) 및 하드 마스크용 절연막(20)을 순차적으로 형성한다. Referring to FIG. 3, an insulating
상기 하드 마스크용 절연막(20) 상에 게이트 전극용 포토레지스트 패턴(미도시)을 형성하고, 이를 식각 마스크로 상기 하드 마스크용 절연막(20)을 식각하여 패터닝한다. 상기 게이트 전극용 포토레지스트 패턴(미도시)을 에싱 공정을 통해 제거하고, 패터닝된 하드 마스크용 절연막(20)을 식각 마스크로 콘트롤 게이트 전극용 제2 폴리 실리콘막(18), ONO막(16)까지만 식각공정을 수행한다. A gate resist photoresist pattern (not shown) is formed on the hard
이어서, 상기 식각공정이 수행된 결과물 상에 질소분위기의 열처리 공정을 수행하여, 상기 제2 폴리실리콘막(18)의 측벽에 측벽막(24a)을 형성한다. Subsequently, a heat treatment process of a nitrogen atmosphere is performed on the resultant of the etching process to form a
상기 질소 분위기의 열처리 공정은상기 질소분위기의 열처리 공정은 질소 분위기 형성에서 N2, NO, N2O 가스를 사용하거나 질소 가스와 산소 가스의 비율이 1(질소) : 100(산소) 이상의 비율로 사용하여 열처리 공정을 진행 한다. The heat treatment process of the nitrogen atmosphere is the heat treatment process of the nitrogen atmosphere is used in the atmosphere of nitrogen atmosphere N 2 , NO, N 2 O gas or the ratio of nitrogen gas and oxygen gas is 1 (nitrogen): 100 (oxygen) ratio or more. Proceed to the heat treatment process.
상기 열처리 공정은, 290~ 310℃의 온도 분위기에서 퍼니스(Furnace)공정으로 9~ 11분정도의 열처리 시간이 소요되고, 290~ 310℃의 온도 분위기에서 RTP(Rapid Thermal Process) 공정으로는 4~ 6초정도의 공정 처리 시간이 필요하게 된다.The heat treatment process takes a heat treatment time of about 9 to 11 minutes in a furnace process at a temperature atmosphere of 290 ~ 310 ℃, 4 ~ as a rapid thermal process (RTP) process in a temperature atmosphere of 290 ~ 310 ℃ A processing time of about six seconds is required.
상기 질소분위기의 열처리 공정의 수행으로 인해, 이후 진행되는 산화공정들에 의해 상기 패터닝된 ONO막 중 제1 산화막(제1 폴리 실리콘막과 인접한 산화막)의 두께 증가를 방지할 수 있도록 한다.By performing the heat treatment process of the nitrogen atmosphere, it is possible to prevent an increase in the thickness of the first oxide film (the oxide film adjacent to the first polysilicon film) of the patterned ONO film by the subsequent oxidation processes.
도 4를 참조하면, 상기 질소분위기의 열처리공정이 완료된 결과물 상의 패터 닝된 하드 마스크용 절연막, 패터닝된 제2 폴리 실리콘막, 패터닝된 ONO막을 식각마스크로 플로팅 게이트 전극용 제1 폴리 실리콘막(14), 터널 산화막용 절연막(12)을 식각하여 패터닝함으로써, 게이트 전극 패턴의 형성을 완료한다. Referring to FIG. 4, the
이어서, 상기 형성된 게이트 전극 패턴이 형성된 결과물에 질소분위기의 열처리 공정을 한 번 더 수행하여, 상기 플로팅 게이트 전극용 제1 폴리실리콘막 측벽에 질화막인 측벽막(24b)을 형성한다. Subsequently, the heat treatment process of the nitrogen atmosphere is performed once more on the resultant product having the gate electrode pattern formed thereon to form a
상기 질소분위기의 열처리 공정은 질소 분위기 형성에서 N2, NO, N2O 가스를 사용하거나 질소 가스와 산소 가스의 비율이 1(질소) : 100(산소) 이상의 비율로 사용하여 열처리 공정을 진행 한다. The heat treatment process of the nitrogen atmosphere is carried out by using N 2 , NO, N 2 O gas in the nitrogen atmosphere or the ratio of nitrogen gas and oxygen gas in a ratio of 1 (nitrogen): 100 (oxygen) or more. .
상기 열처리 공정은, 290~ 310℃의 온도 분위기에서 퍼니스(Furnace)공정으로 9~ 11분 정도의 열처리 시간이 소요되고, 290~ 310℃의 온도 분위기에서 RTP(Rapid Thermal Process) 공정으로는 4~ 6초정도의 공정 처리 시간이 필요하게 된다.The heat treatment process takes a heat treatment time of about 9 to 11 minutes in a furnace (Furnace) process in a temperature atmosphere of 290 ~ 310 ℃, 4 ~ as a rapid thermal process (RTP) process in a temperature atmosphere of 290 ~ 310 ℃ A processing time of about six seconds is required.
이때, 상기 형성된 게이트 전극 패턴이 형성된 결과물에 질소분위기가 아닌 산소분위기의 열처리 공정을 수행하여, 제1 폴리 실리콘막 측벽에 산화막인 측벽막(24a)을 형성할 수도 있다. At this time, the
상기 산소분위기의 열처리 공정은 O2를 100 % 사용하지만, H2O를 소스로 사용하기도 한다. The heat treatment process of the oxygen atmosphere uses 100% of O 2 , but also uses H 2 O as a source.
상기 열처리 공정은, 290~ 310℃의 온도 분위기에서 퍼니스(Furnace)공정으 로 9~ 11분의 열처리 시간이 소요되고, 290~ 310℃의 온도 분위기에서 RTP(Rapid Thermal Process) 공정으로는 4~ 6초정도의 공정 처리 시간이 필요하게 된다.The heat treatment process takes a heat treatment time of 9 to 11 minutes in a furnace (Furnace) process in a temperature atmosphere of 290 ~ 310 ℃, 4 ~ as a rapid thermal process (RTP) process in a temperature atmosphere of 290 ~ 310 ℃ A processing time of about six seconds is required.
상기 산소분위기의 열처리 공정시 에도 상기 질소분위기의 열처리 공정이 수행되었기 때문에 ONO막 중 상기 제1 산화막의 두께 증가를 방지할 수 있다. Since the heat treatment process of the nitrogen atmosphere was performed even during the heat treatment process of the oxygen atmosphere, an increase in the thickness of the first oxide film in the ONO film may be prevented.
도 5 및 도 6은 본 발명에 따른 바람직한 제3 실시 예에 따른 플래쉬 메모리소자의 제조방법을 설명하기 위한 단면도이다. 5 and 6 are cross-sectional views illustrating a method of manufacturing a flash memory device according to a third embodiment of the present invention.
도 5를 참조하면, 반도체 기판(10)상에 터널 산화막용 절연막(12), 플로팅 게이트 전극용 제1 폴리 실리콘막(14), ONO막(16), 콘트롤 게이트 전극용 제2 폴리 실리콘막(18) 및 하드 마스크용 절연막(20)을 순차적으로 형성한다. Referring to FIG. 5, an insulating
상기 하드 마스크용 절연막(20) 상에 게이트 전극용 포토레지스트 패턴(미도시)을 형성하고, 이를 식각 마스크로 상기 하드 마스크용 절연막(20)을 식각하여 패터닝한다. 상기 게이트 전극용 포토레지스트 패턴(미도시)을 에싱 공정을 통해 제거하고, 패터닝된 하드 마스크용 절연막(20)을 식각 마스크로 콘트롤 게이트 전극용 제2 폴리 실리콘막(18), ONO막(16)까지만 식각공정을 수행한다.A gate resist photoresist pattern (not shown) is formed on the hard
이어서, 상기 식각공정이 완료된 결과물 상에 질소분위기의 열처리공정 및 산소분위기의 열처리공정을 순차적으로 수행하여, 상기 제2 폴리 실리콘막(18)의 측벽에 측벽막(26a)을 형성한다. Subsequently, a heat treatment process of a nitrogen atmosphere and a heat treatment process of an oxygen atmosphere are sequentially performed on the resultant of the etching process, thereby forming a
한편, 상기 질소분위기의 열처리 공정 및 산소분위기의 열처리공정을 순차적으로 수행한 후, 산소분위기의 열처리 공정 및 질소분위기의 열처리 공정을 더 진행할 수도 있다. On the other hand, after the heat treatment step of the nitrogen atmosphere and the heat treatment step of the oxygen atmosphere is sequentially performed, the heat treatment step of the oxygen atmosphere and the heat treatment step of the nitrogen atmosphere may be further proceeded.
상기 질소 분위기의 열처리 공정은상기 질소분위기의 열처리 공정은 질소 분위기 형성에서 N2, NO, N2O 가스를 사용하거나 질소 가스와 산소 가스의 비율이 1(질소) : 100(산소) 이상의 비율로 사용하여 열처리 공정을 진행 한다. The heat treatment process of the nitrogen atmosphere is the heat treatment process of the nitrogen atmosphere is used in the atmosphere of nitrogen atmosphere N 2 , NO, N 2 O gas or the ratio of nitrogen gas and oxygen gas is 1 (nitrogen): 100 (oxygen) ratio or more. Proceed to the heat treatment process.
상기 열처리 공정은, 290~ 310℃의 온도 분위기에서 퍼니스(Furnace)공정으로 9~ 11분 이상의 열처리 시간이 소요되고, 290~ 310℃의 온도 분위기에서 RTP(Rapid Thermal Process) 공정으로는 4~ 6초정도의 공정 처리 시간이 필요하게 된다.The heat treatment process is a heat treatment time of 9 ~ 11 minutes or more in a furnace (Furnace) process at a temperature atmosphere of 290 ~ 310 ℃, 4 ~ 6 as a rapid thermal process (RTP) process in a temperature atmosphere of 290 ~ 310 ℃ It requires about a second of processing time.
상기 산소분위기의 열처리 공정은 O2를 100 % 사용하지만, H2O를 소스로 사용하기도 한다. The heat treatment process of the oxygen atmosphere uses 100% of O 2 , but also uses H 2 O as a source.
상기 열처리 공정은, 290~ 310℃의 온도 분위기에서 퍼니스(Furnace)공정으로 9~ 11분 이상의 열처리 시간이 소요되고, 290~ 310℃의 온도 분위기에서 RTP(Rapid Thermal Process) 공정으로는 4~ 6초정도의 공정 처리 시간이 필요하게 된다.The heat treatment process is a heat treatment time of 9 ~ 11 minutes or more in a furnace (Furnace) process at a temperature atmosphere of 290 ~ 310 ℃, 4 ~ 6 as a rapid thermal process (RTP) process in a temperature atmosphere of 290 ~ 310 ℃ It requires about a second of processing time.
상기 질소 분위기의 열처리 공정의 수행으로 인해, 이후 진행되는 산소분위기의 열처리 공정을 포함하는 산화공정들에 의한 ONO막 중 제1 폴리 실리콘막과 인접한 제1 산화막의 두께 증가를 방지할 수 있도록 한다. By performing the heat treatment process of the nitrogen atmosphere, it is possible to prevent an increase in the thickness of the first oxide film adjacent to the first polysilicon film of the ONO film by the oxidation processes including the heat treatment process of the oxygen atmosphere which is subsequently performed.
도 6을 참조하면, 상기 열처리공정이 완료된 결과물 상의 패터닝된 하드마스크용 절연막, 패터닝된 제2 폴리실리콘막, 패터닝된 ONO막을 식각마스크로 플로팅 게이트 전극용 제1 폴리 실리콘막(14), 터널 산화막용 절연막(12)을 식각하여 패터 닝함으로써, 게이트 전극 패턴의 형성을 완료한다. Referring to FIG. 6, the
도 7은 종래 기술에 따라 형성된 플래쉬 메모리소자의 프로그램속도와 본 발명에 따라 형성된 플래쉬 메모리소자의 프로그램 속도를 비교한 그래프로써, 이를 참조하면, 본 발명의 프로그램속도는 종래 기술의 프로그램속도보다 0.5V 정도 빠른 것을 알 수 있다. 7 is a graph comparing a program speed of a flash memory device formed according to the prior art and a program speed of a flash memory device formed according to the present invention. Referring to this, the program speed of the present invention is 0.5V higher than the program speed of the prior art. It's fast enough.
도 8은 종래 기술에 따라 형성된 플래쉬 메모리소자의 사이클링(cycling) 특성과 본 발명에 따라 형성된 플래쉬 메모리소자의 사이클링(cycling) 특성을 비교한 그래프로써, 이를 참조하면, 본 발명의 사이클링(cycling) 특성과 종래 기술의 사이클링(cycling) 특성은 동일하게 유지되고 있음을 알 수 있다. 8 is a graph comparing cycling characteristics of a flash memory device formed according to the prior art and cycling characteristics of a flash memory device formed according to the present invention. Referring to this, the cycling characteristics of the present invention. It can be seen that and the cycling characteristics of the prior art are kept the same.
본 발명에 의하면, 상기 질소 분위기의 열처리 공정의 수행으로 인해, 이후 진행되는 산소분위기의 열처리 공정을 포함하는 산화공정들에 의한 ONO막 중 제1 폴리 실리콘막과 인접한 제1 산화막의 두께 증가를 방지할 수 있도록 하여, 게이트 전극 형성을 위한 식각 공정 후 수반되는 게이트전극 물질의 열화를 회복시키기 위한 공정 수행시 ONO막의 커플링비를 향상시킬 수 있도록 한다. According to the present invention, the increase in the thickness of the first oxide film adjacent to the first polysilicon film of the ONO film by the oxidation processes including the heat treatment process of the oxygen atmosphere which is subsequently performed by the heat treatment process of the nitrogen atmosphere is prevented. It is possible to improve the coupling ratio of the ONO film during the process for recovering the deterioration of the gate electrode material accompanying the etching process for forming the gate electrode.
이상에서 살펴본 바와 같이 본 발명에 의하면, 상기 질소 분위기의 열처리 공정의 수행으로 인해, 이후 진행되는 산소분위기의 열처리 공정을 포함하는 산화공정들에 의한 ONO막 중 제1 폴리 실리콘막과 인접한 제1 산화막의 두께 증가를 방지할 수 있도록 하여, 게이트 전극 형성을 위한 식각 공정 후 수반되는 게이트전 극 물질의 열화를 회복시키기 위한 공정 수행시 ONO막의 커플링비를 향상시킬 수 있도록 하는 효과가 있다. As described above, according to the present invention, the first oxide film adjacent to the first polysilicon film of the ONO film by the oxidation processes including the heat treatment of the oxygen atmosphere, which is subsequently performed due to the heat treatment of the nitrogen atmosphere. In order to prevent an increase in the thickness of the electrode, there is an effect of improving the coupling ratio of the ONO film during the process of recovering the deterioration of the gate electrode material that is involved after the etching process for forming the gate electrode.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.Although the present invention has been described in detail only with respect to specific embodiments, it is apparent to those skilled in the art that modifications or changes can be made within the scope of the technical idea of the present invention, and such modifications or changes belong to the claims of the present invention. something to do.
Claims (19)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117047A KR100650799B1 (en) | 2004-12-30 | 2004-12-30 | Method of manufacturing in flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117047A KR100650799B1 (en) | 2004-12-30 | 2004-12-30 | Method of manufacturing in flash memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060079287A KR20060079287A (en) | 2006-07-06 |
| KR100650799B1 true KR100650799B1 (en) | 2006-11-27 |
Family
ID=37170941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040117047A KR100650799B1 (en) | 2004-12-30 | 2004-12-30 | Method of manufacturing in flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100650799B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100814418B1 (en) * | 2006-10-12 | 2008-03-18 | 삼성전자주식회사 | Method of manufacturing a non-volatile memory device |
| KR101683072B1 (en) | 2010-09-13 | 2016-12-21 | 삼성전자 주식회사 | Method Of Forming Semiconductor Device |
-
2004
- 2004-12-30 KR KR1020040117047A patent/KR100650799B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060079287A (en) | 2006-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006203120A (en) | Method for manufacturing semiconductor apparatus | |
| JP2009016823A (en) | Method of fabricating nonvolatile memory device having charge trapping layer | |
| KR20060100092A (en) | Method for manufacturing a semiconductor device | |
| KR100539213B1 (en) | Method of forming a composite dielectric layer and method of manufacturing a semiconductor device using the same | |
| KR20090096875A (en) | Semiconductor device and method for manufacturing the same | |
| US8569173B2 (en) | Methods of protecting elevated polysilicon structures during etching processes | |
| JP4445403B2 (en) | Manufacturing method of semiconductor device | |
| JP2008244108A (en) | Semiconductor device and method of manufacturing the same | |
| KR100650799B1 (en) | Method of manufacturing in flash memory device | |
| KR20070018223A (en) | Method of manufacturing a semiconductor device | |
| US20100093142A1 (en) | Method of fabricating device | |
| CN107706153B (en) | Method for forming semiconductor device | |
| KR20090045750A (en) | Method for forming radical oxide and method for forming dual gate oxide using the same | |
| US20230036029A1 (en) | Manufacturing method of non-volatile memory device having uniform dielectric film profile | |
| KR100661216B1 (en) | Fabrication method for flash memory device | |
| KR100609035B1 (en) | Method for fabricating gate of mos transistor in semiconductor device | |
| KR100933812B1 (en) | Manufacturing method of semiconductor device | |
| KR20060029383A (en) | Method of manufacturing in non volatile memory device | |
| KR20080028162A (en) | Method of forming gate pattern of semiconductor device | |
| TWI635599B (en) | Method of manufacturing memory device | |
| TW556324B (en) | Manufactring method to form control gate and peripheral transistor of flash memory simultaneously | |
| KR101006512B1 (en) | Method for manufacturing meel device | |
| JP5931611B2 (en) | Manufacturing method of semiconductor device | |
| KR100685626B1 (en) | Method for fabricating flash memory device | |
| KR100523652B1 (en) | Method for manufacturing flash memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |