KR100685626B1 - Method for fabricating flash memory device - Google Patents
Method for fabricating flash memory device Download PDFInfo
- Publication number
- KR100685626B1 KR100685626B1 KR1020040109320A KR20040109320A KR100685626B1 KR 100685626 B1 KR100685626 B1 KR 100685626B1 KR 1020040109320 A KR1020040109320 A KR 1020040109320A KR 20040109320 A KR20040109320 A KR 20040109320A KR 100685626 B1 KR100685626 B1 KR 100685626B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- flash memory
- memory device
- gate
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 7
- 238000010405 reoxidation reaction Methods 0.000 claims description 6
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 claims description 6
- 230000005641 tunneling Effects 0.000 claims description 6
- JUJWROOIHBZHMG-UHFFFAOYSA-N Pyridine Chemical compound C1=CC=NC=C1 JUJWROOIHBZHMG-UHFFFAOYSA-N 0.000 claims 2
- UMJSCPRVCHMLSP-UHFFFAOYSA-N pyridine Natural products COC1=CC=CN=C1 UMJSCPRVCHMLSP-UHFFFAOYSA-N 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 66
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000005001 laminate film Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- BXEMXLDMNMKWPV-UHFFFAOYSA-N pyridine Chemical compound C1=CC=NC=C1.C1=CC=NC=C1 BXEMXLDMNMKWPV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 플래쉬 메모리 소자의 게이트 식각 공정에서의 손상을 완화하기 위하여 행하는 고온 산화 공정을 진행하기 전에 반도체 기판상에 원자층 산화막을 형성하고, 원자층 산화막에 의해 게이트가 쉘딩(shielding)된 상태에서 고온 산화 공정을 진행시킴으로써, 낮은 온도에서 게이트 절연막을 형성함과 동시에 고온 산화 공정의 높은 온도가 게이트의 ONO막에 미치는 영향을 줄여 ONO막의 스마일링(smiling)을 방지할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a flash memory device, wherein an atomic layer oxide film is formed on a semiconductor substrate before the high temperature oxidation process is performed to mitigate damage in the gate etching process of the flash memory device. The high temperature oxidation process is performed while the gate is shielded, thereby forming a gate insulating film at a low temperature and simultaneously reducing the effect of the high temperature of the high temperature oxidation process on the ONO film of the gate. Can be prevented.
따라서, 플래쉬 메모리 소자의 누선 전류 특성을 개선할 수 있고 일정한 커플링비(Coupling ratio)를 유지하여 안정적인 디바이스(device)를 구현할 수 있다.
Therefore, the leakage current characteristics of the flash memory device can be improved, and a stable device can be implemented by maintaining a constant coupling ratio.
ONO막, 스마일링(smiling), 커플링비, 원자층 산화막ONO film, smileing, coupling ratio, atomic layer oxide film
Description
도 1a 내지 도 1c는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도1A to 1C are cross-sectional views illustrating a manufacturing process of a flash memory device according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11 : 반도체 기판 12 : 터널링 산화막11
13 : 제 1 폴리실리콘막 14 : ONO막13: 1st polysilicon film 14: ONO film
15 : 제 2 폴리실리콘막 16 : 금속막15
17 : 하드마스크막 18 : 원자층 산화막17: hard mask film 18: atomic layer oxide film
19 : 게이트 측벽 산화막 20 : 스택 게이트
19: gate sidewall oxide film 20: stack gate
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히 ONO막의 전기적 두께를 일정하게 유지함으로써 커플링 비(coupling ratio)를 목표 수준으로 유지하고 플래쉬 메모리 소자의 전하 누설(charge leakage) 특성 및 기억력 (retention) 특성을 향상시키기에 적합한 플래쉬 메모리 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a flash memory device, and in particular, by maintaining a constant electrical thickness of an ONO film to maintain a coupling ratio at a target level, and a charge leakage characteristic and a memory capacity of the flash memory device ( A method of manufacturing a flash memory device suitable for improving the retention characteristics.
플래쉬 메모리 소자는 한 개의 트랜지스터로서 한 비트의 저장 상태를 실현하며, 전기적으로 프로그램(program)과 이래이즈(erase)를 할 수 있는 기억 소자이다. A flash memory device realizes a bit storage state as one transistor, and is a memory device that can be electrically programmed and erased.
플래쉬 메모리 소자의 프로그램과 이래이즈는 12V/ 5V 겸용 전원을 사용하며, 프로그램은 외부의 고전압에 의한 열전자(hot electron)를 이용하고, 이래이즈는 F-N(Fowler-Nordheim) 터널링을 이용하여 동작한다. The program and erase of the flash memory device uses a 12V / 5V power supply, the program uses hot electrons caused by an external high voltage, and the erase is operated by using a Fowler-Nordheim (F-N) tunneling.
이러한 플래쉬 메모리 소자는 일반적으로 실리콘 기판 상부에 박막의 터널 산화막과, 그 상부에 폴리실리 콘으로 이루어진 플로팅(floating) 게이트와, ONO(Oxide Nitride Oxide)막으로 된 게이트 전극간 절연막과, 소정의 전압을 인가받는 컨트롤(control) 게이트를 구비한다.Such flash memory devices generally include a tunnel oxide film of a thin film on a silicon substrate, a floating gate made of polysilicon thereon, an inter-gate insulating film made of an oxide Nitride Oxide (ONO) film, and a predetermined voltage. It has a control gate that is applied to.
상기한 플래쉬 메모리 소자의 게이트 제조시 터널링 산화막과, 플로팅 게이트용 전극막과, ONO(Oxide Nitride Oxide)막, 컨트롤 게이트용 전극막을 차례로 증착하여 적층막을 형성하고 포토 및 식각 공정으로 상기 적층막을 식각하여 게이트를 형성한 다음, 상기 게이트 식각 공정에서의 손상을 완화시키기 위한 게이트 측벽 절연막을 형성하기 위하여 재산화(Reoxidation) 공정을 진행하게 된다.When manufacturing the gate of the flash memory device, a tunneling oxide film, a floating gate electrode film, an ONO (Oxide Nitride Oxide) film, and a control gate electrode film are sequentially deposited to form a laminate film, and the laminate film is etched by photo and etching processes. After the gate is formed, a reoxidation process is performed to form a gate sidewall insulating film for alleviating damage in the gate etching process.
그러나, 상기 재산화 공정시 상기 ONO막과 접해 있는 전극막의 폴리실리콘도 함께 산화되어 ONO막의 두께가 증가되게 된다(ONO smiling).However, during the reoxidation process, the polysilicon of the electrode film in contact with the ONO film is also oxidized to increase the thickness of the ONO film (ONO smiling).
이 같은 ONO막의 두께 증가는 전기적 두께 증가를 야기하고 그 결과 ONO 캐 패시턴스(capacitance)값이 감소하여 플래쉬 메모리 소자에서 매우 중요한 인자인 커플링 비(coupling ratio)의 감소를 가져오며 결국, 프로그램 스피드(program speed) 저하를 유발시킨다.This increase in thickness of the ONO film results in an increase in electrical thickness, resulting in a decrease in the ONO capacitance value, resulting in a reduction in the coupling ratio, which is a very important factor in flash memory devices, resulting in program speed. (program speed) decreases.
한편, ONO막의 전기적 두께는 플래쉬 메모리 소자의 전하 누설(charge leakage) 및 기억력(retention) 특성에 절대적인 영향을 미치는데, ONO막의 두께 증가로 전기적 두께를 안정적으로 확보할 수 없음에 따라서 플래쉬 메모리 소자의 프로그램/소거/리드 동작 특성이 저하되게 된다.
On the other hand, the electrical thickness of the ONO film has an absolute effect on the charge leakage and retention characteristics of the flash memory device, and as the thickness of the ONO film increases, the electrical thickness cannot be secured stably. Program / erase / lead operation characteristics are deteriorated.
따라서, 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써, 게이트 측벽 절연막 형성 공정시 ONO막의 두께가 증가되는 것을 방지할 수 있는 플래쉬 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a flash memory device capable of preventing an increase in the thickness of an ONO film during the gate sidewall insulating film forming process, which is devised to solve the above-described problems of the prior art. .
본 발명의 다른 목적은 커플링비를 향상시킬 수 있는 플래쉬 메모리 소자의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a flash memory device capable of improving a coupling ratio.
본 발명의 또 다른 목적은 소자의 동작 특성을 개선할 수 있는 플래쉬 메모리 소자의 제조방법을 제공하는데 있다.
Another object of the present invention is to provide a method of manufacturing a flash memory device that can improve the operating characteristics of the device.
본 발명에 따른 플래쉬 메모리 소자의 제조방법은 반도체 기판상에 터널링 산화막, 플로팅 게이트, ONO막, 제어 게이트를 적층하여 스택 게이트를 형성하는 단계와, 상기 ONO막이 스마일링되지 않는 저온에서 상기 스택 게이트를 포함한 반도체 기판 표면상에 원자층 산화막을 증착하는 단계와, 고온의 산화 공정을 실시하여 상기 원자층 산화막을 경화시킴과 동시에 상기 스택 게이트의 측면과 원자층 산화막의 계면에 게이트 측벽 산화막을 형성하는 단계를 포함한다.A method of manufacturing a flash memory device according to the present invention includes forming a stack gate by stacking a tunneling oxide film, a floating gate, an ONO film, and a control gate on a semiconductor substrate, and forming the stack gate at a low temperature where the ONO film is not smiled. Depositing an atomic layer oxide film on the surface of the semiconductor substrate, and performing a high temperature oxidation process to cure the atomic layer oxide film and to form a gate sidewall oxide film at an interface between the side of the stack gate and the atomic layer oxide film. It includes.
바람직하게, 상기 원자층 산화막 증착시 온도는 100 내지 200℃이고, 압력은 1 내지 5 Torr인 것을 특징으로 한다.Preferably, the atomic layer oxide film deposition temperature is 100 to 200 ℃, the pressure is characterized in that 1 to 5 Torr.
바람직하게, 상기 원자층 산화막 증착시 소스로는 HCD(HexaChloroDisilane) 및 H2O를 사용하고, 촉매로는 H2O와 1:1로 희석된 피리딘(Pyridine)을 사용하는 것을 특징으로 한다.A preferably, in the atomic layer deposited oxide film, a source is using a HCD (HexaChloroDisilane) and H 2 O, the catalyst H 2 O and 1: characterized by using a pyridine (Pyridine) diluted to 1.
바람직하게, 상기 고온의 산화 공정은 700 내지 900℃의 온도에서 실시하는 것을 특징으로 한다.Preferably, the high temperature oxidation process is characterized in that carried out at a temperature of 700 to 900 ℃.
바람직하게, 상기 컨트롤 게이트 전극은 폴리실리콘막과 W의 적층막을 사용하여 형성하고, 상기 고온의 산화 공정으로는 RTP(Rapid Thermal Process) 장비를 이용하여 O2와 H2의 혼합 가스 분위기에서 실시하는 선택적 산화 공정(Selective Oxidation)을 이용하는 것을 특징으로 한다.Preferably, the control gate electrode is formed using a polysilicon film and a laminated film of W, and the high temperature oxidation process is performed in a mixed gas atmosphere of O 2 and H 2 using a rapid thermal process (RTP) equipment. It is characterized by using a selective oxidation process (Selective Oxidation).
바람직하게, 상기 컨트롤 게이트 전극은 폴리실리콘막과 WSix의 적층막 사용하여 형성하고, 상기 고온의 산화 공정으로는 노(Furnace)를 이용하여 O2 분위기에서 실시하는 재산화(Re-Oxidation) 공정을 이용하거나, RTP(Rapid Thermal Process) 장비를 이용하여 O2 분위기에서 실시하는 급속 열산화 공정(RTO: Rapid Thermal Oxidation)을 이용하는 것을 특징으로 한다.Preferably, the control gate electrode is formed by using a polysilicon film and a laminated film of WSi x , and a reoxidation process performed in an O 2 atmosphere using a furnace as the high temperature oxidation process. Or using a rapid thermal oxidation (RTO: Rapid Thermal Oxidation) carried out in an O 2 atmosphere using a rapid thermal process (RTP) equipment.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도이다.1A to 1C are cross-sectional views illustrating a manufacturing process of a flash memory device according to an exemplary embodiment of the present invention.
본 발명에 따른 플래쉬 메모리 소자를 제조하기 위해서는 먼저, 도 1a에 도시하는 바와 같이 반도체 기판(11)상에 터널링 산화막(12)과, 플로팅 게이트용 제 1 폴리실리콘막(13)과, ONO막(14)과, 컨트롤 게이트용 제 2 폴리실리콘막(15)을 차례로 형성하고, 컨트롤 게이트의 접촉저항을 줄이기 위하여 상기 제 2 폴리실리콘막(15)상에 텅스텐막(W) 또는 텅스텐 실리콘막(WSix) 중 어느 하나를 이용하여 금속막(16)을 증착한 다음, 상기 금속막(16)상에 하드 마스크(Hard Mask)막(17)을 형성한다.In order to manufacture a flash memory device according to the present invention, first, as shown in FIG. 1A, a
그리고, 도 1b에 도시하는 바와 같이 포토 및 식각 공정으로 상기 하드 마스크막(17)을 패터닝하고, 패터닝된 하드 마스크막(17)을 마스크로 상기 금속막(16), 제 2 폴리실리콘막(15), ONO막(14), 제 1 폴리실리콘막(13)을 식각하여 스택 게이트(stacked gate)(20)를 형성한다.As shown in FIG. 1B, the
이후, 상기 하드 마스크막(17)을 제거하여도 무방하나 하드 마스크막(17) 제거시에 스택 게이트(20)가 손상되는 문제가 발생될 수 있으므로, 하드 마스크(17)를 제거하지 않는 것이 바람직하다. Thereafter, although the
하드 마스크막(17)을 제거할 경우 스택 게이트(20)와 하드 마스크막(17) 사이에 완충 역할을 할 수 있는 절연막을 증착하는 것이 바람직하다.When the
이어서, 상기 ONO막(14)이 스마일링(smiling)되지 않게 저온에서 원자층 증착법(Atomic Layer Deposition)으로 상기 스택 게이트(20) 포함한 반도체 기판(11) 표면상에 원자층 산화막(18)을 증착한다.Subsequently, the atomic
상기 원자층 산화막(18) 증착시 소스 물질로는 HCD(HexaChloroDisilane) 및 H2O를 사용하고, 촉매 물질로는 H2O와 1:1로 희석된 피리딘(Pyridine)을 사용한다.
In the atomic
그리고, 원자층 산화막(18) 증착시 온도는 100 내지 200℃이고, 압력은 1 내지 5 Torr로 한다.The deposition temperature of the atomic
이어, 도 1c에 도시하는 바와 같이 700 내지 900℃의 고온에서 산화 공정을 실시하여 상기 원자층 산화막(18)을 경화시키고 동시에 상기 스택 게이트(20) 식각에 의한 손상을 완화하기 위하여 상기 스택 게이트(20)의 측면과 원자층 산화막(18)의 계면에 게이트 측벽 산화막(19)을 형성한다.Subsequently, as illustrated in FIG. 1C, an oxidation process may be performed at a high temperature of 700 to 900 ° C. to cure the atomic
이때, 700 내지 900℃의 고온에서 공정을 진행하더라도 스택 게이트(20)는 원자층 산화막(18)에 의해 쉘딩(shielding)된 상태이므로 실제 ONO막(14)에 가해지는 열은 낮아지게 된다. 따라서, 상기 ONO막(14)의 스마일링(smiling)을 방지할 수 있다.In this case, even when the process is performed at a high temperature of 700 to 900 ° C., since the
여기서, 상기 금속막(17)이 WSix인 경우에는 상기 고온의 산화 공정으로는 노(Furnace)를 이용하여 O2 분위기에서 실시하는 재산화(Re-Oxidation) 공정을 이용하거나, RTP(Rapid Thermal Process) 장비를 이용하여 O2 분위기에서 실시하는 급속 열산화 공정(RTO: Rapid Thermal Oxidation)을 이용한다.In the case where the
한편, 상기 금속막(17)이 W인 경우에는 WSix에 비하여 고온에 취약하므로 재산화 공정이나 급속 열산화 공정 대신 선택적 산화 공정(Selective Oxidation)을 이용하는 것이 바람직하다.Meanwhile, when the
상기, 선택적 산화 공정은 RTP(Rapid Thermal Process) 장비를 이용하여 O2와 H2의 혼합 가스 분위기에서 실시한다.The selective oxidation process is performed in a mixed gas atmosphere of O 2 and H 2 using RTP (Rapid Thermal Process) equipment.
이상으로 본 발명에 따른 플래쉬 메모리 소자 제조를 완료한다.
This completes the manufacture of the flash memory device according to the present invention.
상술한 바와 같이, 본 발명은 게이트 측벽 절연막 형성시에 게이트 사이에 위치되는 ONO막의 스마일링을 방지할 수 있으므로, ONO막 두께 증가로 인한 커플링비 감소를 방지할 수 있다. 따라서, 플래쉬 메모리 소자의 프로그램 속도를 개선할 수 있는 효과가 있다. As described above, the present invention can prevent the smiling of the ONO film positioned between the gates when forming the gate sidewall insulating film, thereby preventing the reduction of the coupling ratio due to the increase in the thickness of the ONO film. Therefore, the program speed of the flash memory device can be improved.
또한, ONO막 스마일링을 예방하여 ONO막의 전기적 두께를 안정적으로 확보할 수 있으므로 플래쉬 메모리 소자의 전하 누설 특성 및 기억력 특성을 향상시킬 수 있다.In addition, since the electrical thickness of the ONO film can be stably secured by preventing ONO film smiling, the charge leakage and memory characteristics of the flash memory device can be improved.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040109320A KR100685626B1 (en) | 2004-12-21 | 2004-12-21 | Method for fabricating flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040109320A KR100685626B1 (en) | 2004-12-21 | 2004-12-21 | Method for fabricating flash memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060070733A KR20060070733A (en) | 2006-06-26 |
| KR100685626B1 true KR100685626B1 (en) | 2007-02-22 |
Family
ID=37164321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040109320A KR100685626B1 (en) | 2004-12-21 | 2004-12-21 | Method for fabricating flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100685626B1 (en) |
-
2004
- 2004-12-21 KR KR1020040109320A patent/KR100685626B1/en not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| 국내 공개특허공보 제1997-54252호 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060070733A (en) | 2006-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772637B2 (en) | Semiconductor devices including gate structures and leakage barrier oxides | |
| JP4296128B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| US9236391B2 (en) | Method of forming split-gate cell for non-volative memory devices | |
| US8319273B2 (en) | Self-aligned charge storage region formation for semiconductor device | |
| JP2009016823A (en) | Method of fabricating nonvolatile memory device having charge trapping layer | |
| US6900099B2 (en) | Flash memory cell and method for fabricating the same | |
| US20090096012A1 (en) | Flash memory device and method of fabricating the same | |
| KR100953050B1 (en) | Nonvolatile memory device and method of manufacturing the same | |
| KR20010004263A (en) | Method of forming a gate in a stack gate flash EEPROM cell | |
| US20080085584A1 (en) | Oxidation/heat treatment methods of manufacturing non-volatile memory devices | |
| US7829412B2 (en) | Method of manufacturing flash memory device | |
| KR100606928B1 (en) | Non-volatile memory device and fabricating method for the same | |
| JP5044443B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008244108A (en) | Semiconductor device and method of manufacturing the same | |
| KR100685626B1 (en) | Method for fabricating flash memory device | |
| US20090163013A1 (en) | Method for Forming Gate of Non-Volatile Memory Device | |
| US20080157178A1 (en) | Flash memory device and method for manufacturing thereof | |
| KR100791333B1 (en) | Method for fabricating nonvolatible memory device and nonvolatible memory device fabricated thereby | |
| KR100905276B1 (en) | Flash memory device including multylayer tunnel insulator and method of fabricating the same | |
| KR100343137B1 (en) | Nonvolatile memory device and method for manufacturing the same | |
| US8486781B2 (en) | Method of manufacturing flash memory device | |
| KR100650799B1 (en) | Method of manufacturing in flash memory device | |
| TW200410403A (en) | Manufacturing method of flash memory | |
| JP5931611B2 (en) | Manufacturing method of semiconductor device | |
| KR100253582B1 (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |