KR20060009370A - 저항성 메모리의 집적형 전하 센싱 구조 - Google Patents

저항성 메모리의 집적형 전하 센싱 구조 Download PDF

Info

Publication number
KR20060009370A
KR20060009370A KR1020057022548A KR20057022548A KR20060009370A KR 20060009370 A KR20060009370 A KR 20060009370A KR 1020057022548 A KR1020057022548 A KR 1020057022548A KR 20057022548 A KR20057022548 A KR 20057022548A KR 20060009370 A KR20060009370 A KR 20060009370A
Authority
KR
South Korea
Prior art keywords
capacitor
state
comparator
voltage
digit line
Prior art date
Application number
KR1020057022548A
Other languages
English (en)
Other versions
KR100747734B1 (ko
Inventor
알. 제이콥 베이커
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20060009370A publication Critical patent/KR20060009370A/ko
Application granted granted Critical
Publication of KR100747734B1 publication Critical patent/KR100747734B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/066—Frequency reading type sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

저항성 메모리(30) 엘리먼트의 저항을 센싱하는 집적형 전하 센싱 구조를 개시한다. 디지트 라인에 접속된 커패시터(75)를 충전하는데 저항성 메모리 셀(30)을 통해 흐르는 전류가 사용된다. 디지트 라인의 전압에 해당하는 커패시터(75)의 전압은 비교기(40)의 일측 입력단에 인가된다. 비트 라인의 전압이 옵셋보다 낮은, 비교기(40)의 제2 입력단에 인가된 소정의 고정 전압을 초과할 때 비교기(40)가 논리 상태를 전환하고, 전하가 커패시터(75)로부터 방출되고, 커패시터(75)가 다시 충전한다. 커패시터(75)를 충전하고 방전하는 프로세스는 소정의 기간 동안에 발생하고, 커패시터(75)가 상기 기간 동안에 전환하는 회수는 메모리 엘리먼트(30)의 저항을 나타낸다.
저항성 메모리, 집적형 전하 센싱 구조, 커패시터, 비교기, 디지트 라인, 충전, 방전

Description

저항성 메모리의 집적형 전하 센싱 구조{INTEGRATED CHARGE SENSING SCHEME FOR RESISTIVE MEMORIES}
본 발명은 메모리 소자에 관한 것으로, 더욱 상세하게는 저항성 메모리의 집적형 전하 센싱 구조(scheme)에 관한 것이다.
디지털 메모리는 컴퓨터, 컴퓨터 시스템 컴포넌트(component) 및 컴퓨터 프로세싱 시스템에 폭넓게 사용된다. 저항성 메모리는 메모리 엘리먼트(element) 또는 셀(cell)의 저항을 기반으로 하는 "0" 또는 "1"로서 비트(bit) 또는 바이너리 디지트(binary digit) 형태로 디지털 정보를 저장한다.
저항성 메모리 소자는 저항성 엘리먼트 또는 셀이 로라인(row line)(워드라인(word line))과 컬럼라인(column line)(디지트 라인(digit line) 또는 비트라인(bit line))의 교차점에 위치하는 어레이들(arrays)로 구성된다. 메모리 셀의 상태(state)를 리드(read) 또는 센싱하기 위해서는, 원하는(desired) 메모리 엘리먼트에서 교차하는 컬럼라인과 로라인을 선택함으로써 원하는 메모리 셀을 먼저 선택하는 것이 필요하다. 상기 원하는 메모리 엘리먼트가 격리되면, 그 다음에, 상기 셀 에 리드(read) 전압을 인가함으로써 상기 메모리 셀은 리드(read)된다.
본 발명은 저항성 메모리 엘리먼트의 저항을 센싱하기 위한 집적형 전하 센싱 구조에 관한 것이다. 본 발명의 실시예에 따라, 저항성 메모리 엘리먼트의 누설전류는 디지트 또는 비트 라인에 접속된 커패시터를 충전하는데 사용된다. 디지트 라인의 전압에 해당하는 상기 커패시터의 전압은 클럭형 비교기의 제1 입력단에 인가된다. 디지트 라인의 전압이 소정의 값(비교기의 제2 입력단에 인가된 고정 전압과, 비교기 내의 설정된 옵셋(offset)에 의해 결정됨)을 초과하고, 클럭신호의 리딩 에지(leading edge)가 입력할 때, 상기 비교기가 하이(high) 상태로 전환하고 그 다음에 제1 입력단의 전압이 제2 입력단의 전압 아래로 낮아지거나 상기 클럭신호의 하강(falling) 에지에서 발생할 때까지 전하가 상기 커패시터로부터 방출된다. 이때, 상기 비교기가 로우(low) 상태로 전환하고 상기 커패시터의 전압이 다시 상승하기 시작한다. 그 다음 클럭의 리딩 에지에서 상기 제1 입력단의 전압이 또다시 상기 제2 입력단의 전압을 초과하면, 상기 비교기는 또다시 하이 상태가 된다. 반면에, 상기 제1 입력단의 전압이 상기 제2 입력단의 전압보다 낮으면, 상기 클럭형 비교기는 로우 상태의 출력을 유지한다. 상기 메모리 엘리먼트의 누설전류 나아가 저항의 표시를 제공하기 위해, 상기 클럭형 비교기는 일정한 기간에 걸쳐 하이상태로 전환하는 회수를 계수할 수가 있다.
본 발명의 다른 특징 및 이점은 이하의 설명을 첨부된 도면을 참조하여 읽을 때 명백해질 것이다.
도 1은 저항성 메모리 셀의 어레이에 접속된 본 발명의 실시예의 집적형 전하 센싱 회로를 나타낸 개략도이다.
도 2는 본 발명에 사용된 비중첩형(non-overlapping) 클럭 발생 회로의 바람직한 블록도이다.
도 3은 도 1의 집적형 전하 센싱 회로의 동작에 대한 타이밍도이다.
도 4는 본 발명의 집적형 전하 센싱 회로를 포함한 저항성 메모리 소자를 사용하는 바람직한 컴퓨터 시스템도이다.
도 1은 컬럼(column) 라인들(디지트 라인들)과 로(row) 라인들(워드 라인들)의 교차점에 배열된 저항성 메모리 셀들의 어레이에 접속된 본 발명의 실시예의 집적형 전하 센싱 회로를 도시하고 있다. 2개의 실시예인 메모리 셀(10A),(10B)이 도시되어 있다. 메모리 셀(10A)은 로 라인(15B)과 디지트 라인(20B)에 의해 어드레스 된다. 메모리 셀(20B)은 로 라인(15C)과 디지트 라인(20B)에 의해 어드레스 된다. 메모리 셀(10A),(10B) 각각은 억세스(access) 트랜지스터(25)와, Vcc/2의 전압 원에 접속된 프로그램가능형 저항 엘리먼트(30)를 포함한다. 이하의 설명에서, 본 발명의 회로를 실시예 메모리 셀(10A)을 참조하여 설명하기로 한다. 비록 저항성 메 모리 셀, 예를 들어 억세스 트랜지스터(25)로 억세스되는 저항성 엘리먼트(30)에 대하여 본 발명을 후술하더라도, 본 발명은 또한 선택한 메모리 엘리먼트를 통하여 커패시터(75)에 전류가 공급되는 한, 메모리 셀을 억세스하기 위한 다른 기술에 작동되도록 변경할 수도 있다.
본 발명에 따라, 디지트 라인(20A),(20B),(20C),(20D) 각각은, 20B-1과 같이 해당하는 컬럼 선택 트랜지스터들을 통하여 디지트 라인(20B)에 연결된 상태로 도시된 것과 같은 해당하는 집적형 전하 센싱 회로(35)에 연결된다. 측정 회로(35)는 디지트 라인 커패시터(75)에 저장된, 메모리 셀(10a)을 통하여 누설되는 전류를 측정하기 위한 클럭형 비교기(40)를 포함하는 피드백 루프(feedback loop)로 형성된다. 커패시터(75)는 비교기(40)의 제1 입력단에 접속된다. 비교기(40)는 기준전압(Vcc/2)을 받는 자신의 제2 입력단에서 내부 오프셋전압(Vos)을 공급받는다. 본 발명의 회로의 동작에 따라, 비교기(40)는 클럭신호(Φ1)(도 3에 도시됨)가 하이상태로 될 때마다 비교를 실행한다. 이때, 비교기(40)는 디지트 라인(20B)의 전압과 기준 입력전압((Vcc/2)-Vos)을 비교한다. 디지트 라인(20B)의 전압이 (Vcc/2)-Vos를 초과할 때, 클럭형 비교기(40)의 출력은 하이상태로 전환한다. 비교기(40)의 하이상태 출력은 스위치(42)를 폐쇄(close)하여, 상기 디지트 라인의 커패시터(75)에 저장된 전하를 또 다른 커패시터(45)로 방출/전송시킨다. 비교기(40)의 하이상태 출력은 또한 스위치(60)를 개방(open)한다. 상기 디지트 라인의 전압이 (Vcc/2)-Vos 미만으로 낮아지거나, 클럭신호(Φ1)가 로우상태가 될 때, 비교기(40)의 출력은 로우상태가 됨으로써 스위치(42)를 개방하고 스위치(60)를 폐쇄하여 커패시터(445)의 어떠한 전하이든지 접지로 방출한다. 클럭신호(Φ1)가 하이상태가 될 때마다 또다른 비교가 실행된다. 비교 때 커패시터(75)의 전압이 비교기(40)의 제2 입력단의 전압보다 낮으면, 비교기(40)의 출력은 그 다음에 로우상태를 유지한다. 커패시터(75)의 방전 및 재충전의 프로세스(process)는 소정의 기간 동안 지속한다. 상기 소정의 기간 동안 카운터(65)는 인에이블(enable) 상태가 되어 비교기(40)의 로우상태에서 하이상태로의 천이 모두를 계수한다. 소정의 기간 동안 비교기가 로우상태에서 하이상태로 천이하는 회수는 메모리 엘리먼트(30) 또는 셀(10A)의 저항을 나타낸다.
디지트 라인들이 기생 커패시턴스를 갖고 있으며, 메모리 셀을 통하여 전도되는 전류에 의해 충전될 수 있고, 따라서 커패시터(75)는 디스크리트(discrete) 커패시터, 디지트 라인의 기생 커패시턴스 또는 이들 둘의 조합임을 주목하여야 한다. 메모리 셀과 비교기의 Vcc/2는 물리적으로 함께 연결됨을 또한 주목하여야 한다. 주목하는 바와 같이, 스위치(60)는, 비교기(40)의 출력이 로우상태가 되어 커패시터(45)의 전하를 접지로 방출할 때 동작되고, 스위치(42)가 폐쇄될 때 커패시터(45)는 커패시터(75)로부터 또다시 전하를 충전할 수 있게 해준다. 다른 실시예에서, 스위치(60)는 리드(read)되는 클럭신호(Φ1)(도 3에 도시됨)의 상보적인(complementary) 비중첩형 클럭신호(Φ2)(도 3에 도시됨)에 의해 동작할 수 있다.
커패시터(75)의 충전 및 방전과 커패시터(45)의 선택적 방전은, 비교기(40) 의 출력 상태 또는 스위치(60)를 제어하는데 사용된다면 비중첩형 클럭신호(Φ2)의 상태에 따라, 도 1에 도시된 바와 같이 함께 동작하여 디지트 라인에 또는 반대로 접지에 커패시터(45)를 연결하는 스위치(42),(60)로 구현된다. 당업자는 본 발명의 상세한 설명의 이점에 있어서, 상기 전환 기능을, 예를 들어 스위치(42),(60)를 위한 트랜지스터를 사용한 여러 가지 상이한 회로에서 구현할 수 있고, 상기 도시된 2개의 스위치에 한정하지 아니 함을 알 것이다.
본 발명의 회로는, 리드(read) 기간 동안 인에이블(EN) 신호에 의해 제어되고, 비교기(40)가 소정의 기간에 로우상태에서 하이상태로 천이하는 회수(N)를 계수하는 계수기(65)를 더 포함한다. 상기 계수(N)는 메모리 셀(10A)의 전류 나아가 저항에 반비례한다.
디지털 값 비교 장치(70)에 의해 계수기(65)에 저장된 값(N)에서 디지털 값 비교는 실행되어 상기 값(N) 나아가 메모리 셀(10a)의 저항이 논리 1 또는 논리 0 상태를 나타내는 소정의 값 이상 또는 미만인지를 결정하는 문턱값의 이상 또는 미만인지를 소정의 리드(read) 기간의 종료시점에서 결정한다.
본 발명의 바람직한 실시예에서, 디지털값 비교 장치는 후술하는 방법으로 계수(N)를 평가하도록 동작할 수 있다. 저항성 메모리 셀의 고 저항값과 저 저항값은 공지되어 있다. 그러므로, 예를 들어, 고 저항값은 10의 계수(N값)로 나타내고, 저 저항값은 20의 계수로 나타낼 수 있다. 따라서, 센싱한 메모리 셀의 논리 상태를 결정하기 위해 15의 문턱 값이 비교 장치(70)에 의해 사용할 수 있다.
도 2는 상보형이고 비중첩형인 클럭신호들인 Φ1 및 Φ2의 클럭신호들을 발생하기 위해 본 발명에서 사용되는 비중첩형 클럭 발생기의 바람직한 블록도이다.
발진기 클럭 출력단(513)은 낸드게이트(500)의 일측 단자에 접속된다. 발진기 클럭 출력 신호(513)는 또한 논리 반전기(502)를 통하여 반전되며 낸드게이트(501)의 일측 단자에 연결된다. 낸드게이트(500),(501)의 출력 각각은 반전기(503, 505), (504,506)를 통하여 이중 반전된다. 이중 반전기(503, 505), (504,506)의 출력(511),(512)은 각각 해당하는 반전기(507),(508)에 접속되고, 또한 낸드게이트(501),(500)의 제2 단자에 각각 피드백된다. 반전기(507),(508)는 각각 비중첩형 신호(Φ1),(Φ2)(도 3에 도시됨)를 출력한다.
도 3은 도 1의 집적형 전하 센싱 회로의 동작을 위한 타이밍도이고, Φ1,Φ2(도 3에 도시됨)는 예를 들어, 도 2의 회로에 의해 발생된 2개의 상보형이고 비중첩형인 클럭신호들이다.
도 3에 3개의 구별되는 회로 동작 예가 도시되어 있다. 최하 예에서, 메모리 셀의 저항은 작다. 이 경우, 디지트 라인(20B)(굵은 선)은 디지트 라인이 커패시터(75)를 빠르게 충전하는 정도를 제한하는 매우 작은 저항이 있기 때문에 Vcc/2로 급격히 끌어올린다. 이는 비교기(40)의 출력(COMP OUT)을 고주파로 진행시켜, 디지트 라인의 커패시터(75)가 디지트 라인(20B)을 로우상태(접지)로 끌어내리는 결과를 가져온다. 그러므로, 상기 비교기의 출력(COMP OUT)은 Φ1와 유사하다. 상기 저 항이 매우 작으면, 너무 낮아서 디지트 라인(20B)을 결코 Vcc/2-Vos 문턱 이하로 끌어내릴 수가 없고 그 다음에 비교기(40)의 출력은 상기 비교기가 클럭할 때마다 하이상태가 될 것이다. 이 경우, 효과는 상기 비트 라인으로부터 전하를 지속적으로 끌어내는 것이다.
중간 예에서, 메모리 셀의 저항은 매우 크다. 이 경우, 디지트 라인(20B)은 Vcc/2-Vos 미만으로 급격히 끌어내려진다. 고 저항 때문에, 상기 디지트 라인은 Vcc/2로 느리게 다시 충전하는데, 이는 대부분의 기간 동안 비교기 출력(COMP OUT)을 로우상태로 유지시킨다.
최상 예에서, 메모리 셀의 저항은 중간 범위에 위치한다. 비교기(40)는 Φ1의 상승(rising) 에지에서 작동개시(fire) 하여 디지트 라인(20B)과 Vcc/2-Vos의 비교를 실행한다. 디지트 라인(20B)의 전압이 Vcc/2-Vos보다 높으면, 비교기(40)의 출력(COMP OUT)은 하이상태가 된다. 디지트 라인(20B)의 전압이 Vcc/2-Vos보다 낮으면, 비교기(40)의 출력(COMP OUT)은 로우상태를 유지한다. 비교기(40)의 출력은 클럭형 계수기(65)에 공급한다. 비교기(40)는 도 3의 Φ1의 상승 에지에서 점선으로 표시된 바와 같이 Φ1의 상승 에지에서 작동개시(fire) 한다. 즉, Φ1의 처음의 3개 펄스의 상승 에지에서 비교가 실행되고, 디지트 라인은 Vcc/2-Vos보다 높다. 각 Φ1 펄스의 상승 에지에서 또다른 비교가 실행된다. 상기 처음의 3개 출력(COMP OUT) 펄스 후에, 그 다음의 3개 Φ1 펄스 동안, 비교기(40)의 제1 입력단의 전압이 기준(Vcc/2-Vos) 보다 낮아서 상기 출력(COMP OUT)은 상기 기간 동안에 로우상태를 유지한다. 마지막으로, 7번째의 Φ1 펄스에서 커패시터(75)의 비트 라인 전압이 기준(Vcc/2-Vos) 보다 높고 또다른 펄스가 출력(COMP OUT)에서 발생한다.
모든 경우에서, 1개/하이상태의 비교기 출력은 디지트 라인의 커패시턴스(75)를 방전시켜 전압강하를 초래한다는 것을 주목해야 한다. 메모리 셀의 저항은 그 다음에 디지트 라인의 전압을 Vcc/2로 다시 끌어올린다. 최하 예/트레이스(trace)에서, 전압은 Vcc/2-Vos 이상으로 급격히 다시 끌어 올려진다. 중간 예/트레이스에서, 저항이 매우 커서 전압을 문턱 레벨/값 이상으로 끌어올리는데 장시간이 소요된다. 모든 예에서, 계수기(65)는 메모리 셀(30)의 저항을 나타내는 값을 w저장하기 위해 소정의 리드(read) 기간 동안 COMP OUT 펄스의 리딩(leading) 에지에서 계수한다.
도 3이 비록 3개의 바람직한 저항값에 대한 도 1의 회로 동작을 도시하더라도, 대부분의 디지털 회로에서 단지 2개의 저항 상태가 메모리 셀에 저장된다.
도 4는 도 1 내지 도 3과 연관하여 상술한 본 발명의 실시예에 따라 집적형 전하 센싱 회로를 포함하는 저항성 메모리 소자를 사용하는 바람직한 프로세싱 시스템을 도시하고 있다. 프로세싱 시스템(400)은 로컬 버스(local bus)(404)에 접속된 1개 이상의 프로세서(401)를 포함한다. 메모리 콘트롤러(402)와 제1 버스 브릿지(403)는 또한 로컬 버스(404)에 접속된다. 프로세싱 시스템(400)은 다중 메모리 콘트롤러(402) 및/또는 다중 제1 버스 브릿지(403)를 포함할 수 있다. 메모리 콘트 롤러(402)와 제1 버스 브릿지(403)는 단일 소자(406)로서 집적화될 수 있다.
메모리 콘트롤러(402)는 또한 1개 이상의 메모리 버스(407)에 접속된다. 각각의 메모리 버스는 본 발명의 집적형 전하 센싱 회로를 사용한 1개 이상의 회로를 포함하는 저항성 메모리 소자(408)와 같은 회로를 허용한다. 저항성 메모리 소자(408)는 메모리 카드 또는 메모리 모듈 및 씨피유(CPU)와 함께 집적화될 수 있다. 메모리 모듈의 예는, 싱글 인라인 메모리 모듈(single inline memory module: SIMM)과 듀얼 인라인 메모리 모듈(dual inline memory module: DIMM)을 포함한다. 메모리 콘트롤러(402)는 또한 캐시 메모리(cache memory)(405)에 접속될 수 있다. 캐시 메모리(405)는 상기 프로세싱 시스템의 캐시 메모리뿐이어도 좋다. 반면에, 다른 소자, 예를 들어 프로세서(401)는 또한 캐시 메모리(405)와 캐시 계층(cache hierarchy)을 형성할 수 있는 캐시 메모리들을 포함할 수 있다. 프로세싱 시스템(400)이 버스 마스터(bus master)이거나 다이렉트 메모리 억세스(direct memory access: DMA)를 지원하는, 주변장치(peripheral) 또는 콘트롤러를 포함하면, 메모리 콘트롤러(402)는 캐시 일관성 프로토콜(cache coherency protocol)을 구현할 수 있다. 메모리 콘트롤러(402)가 복수개의 메모리 버스(407)에 접속되면, 각 메모리 버스(407)는 병렬 동작될 수 있거나, 상이한 어드레스 범위는 상이한 메모리 버스(407)에 맵(map) 될 수 있다.
제1 버스 브릿지(403)는 1개 이상의 페리퍼럴(peripheral) 버스(410)에 접속된다. 주변장치 또는 추가 버스 브릿지와 같은 여러 가지 장치들은 페리퍼럴(peripheral) 버스(410)에 접속될 수 있다. 상기 장치들은 스토리지 콘트롤러 (411), 여러 가지 입/출력(I/O) 장치(414), 제2 버스 브릿지(415), 멀티미디어 프로세서(418) 및 레거시 장치 인터페이스(legacy device interface)(420)를 포함할 수 있다. 제1 버스 브릿지(403)는 또한 1개 이상의 전용 고속 포트(422)에 접속될 수 있다. 개인용 컴퓨터에서, 예를 들어, 전용 포트는 프로세싱 시스템(400)에 고성능 비디오 카드를 접속하는데 사용되는 가속 그래픽 포트(accelerated graphics port: AGP) 이어도 좋다.
스토리지 콘트롤러(411)는 스토리지 버스(412)를 거쳐 페리퍼럴 버스(410)에 1개 이상의 스토리지 장치(413)를 접속한다. 예를 들면, 스토리지 콘트롤러(411)는 에스시에스아이(SCSI) 콘트롤러이어도 좋고, 스토리지 장치(413)는 SCSI 디스크이어도 좋다. 입출력(I/O) 장치(414)는 어떠한 형태의 주변장치이든지 좋다. 예를 들면, 입출력(I/O) 장치(414)는 이더넷 카드(Ethernet card)와 같은 로컬 에어리어 네트워크 인터페이스(local area network interface)이어도 좋다. 제2 버스 브릿지(415)는 또다른 버스를 거쳐 상기 프로세싱 시스템에 추가 장치를 인터페이스하는데 사용될 수 있다. 예를 들면, 제2 버스 브릿지(415)는 프로세싱 시스템(400)에 유니버설 시리얼 버스(universal serial bus: USB) 장치(417)를 접속하는데 사용되는 유니버설 시리얼 포트(USB) 콘트롤러이어도 좋다. 멀티미디어 프로세서(418)는 스피커(419)와 같은 1개의 추가 장치에 또한 접속될 수 있는, 사운드 카드, 비디오 캡처 카드, 또는 어떠한 다른 형태의 미디어 인터페이스이어도 좋다. 레거시 장치 인터페이스(420)는 프로세싱 시스템(400)에 레거시 장치(421), 예를 들어, 구형(older styled) 키보드와 마우스를 접속하는데 사용된다.
도 4에 도시된 프로세싱 시스템(400)은 단지 본 발명에서 사용되는 바람직한 프로세싱 시스템일 뿐이다. 도 4는 개인용 컴퓨터 또는 워크스테이션과 같은 범용 컴퓨터에 특히 적합한 프로세싱 아키텍처(architecture)를 나타내고 있더라도, 프로세서 시스템(400)을 여러 가지 응용(application)에 사용하는데 더 적합해지도록 구성하는 공지된 변형을 할 수 있음을 알아야만 한다. 예를 들면, 프로세싱을 필요로 하는 많은 전자 장치를, 저항성 메모리 소자(408) 및/또는 메모리 버퍼 장치(404)에 접속된 CPU(401)에 의존하는 더 단순한 아키텍처를 사용하여 구현할 수 가 있다.
본 발명을, 구체적이고도 바람직한 실시예를 참조하여 설명하고 도시하였더라도, 본 발명의 사상과 범위를 벗어남 없이 여러 가지 변형 및 치환을 할 수 있음을 알아야 한다. 따라서, 본 발명은 상술한 설명에 의해 한정되지 아니 하고 첨부된 청구범위의 범위에 의해 한정되어야만 한다.

Claims (48)

  1. 제1 커패시터에 접속된 디지트 라인;
    상기 디지트 라인에 접속되어, 상기 디지트 라인의 전압이 소정의 문턱전압 레벨을 초과하였는지 여부를 결정하는 비교기로서, 상기 제1 커패시터의 상기 전압이 상기 소정의 문턱전압 레벨을 초과할 때의 제1 상태와, 상기 제1 커패시터의 상기 전압이 상기 소정의 문턱전압 레벨보다 낮을 때의 제2 상태를 전환하는 출력을 갖는 비교기;
    상기 비교기의 상기 출력을 기반으로 하여 상기 디지트 라인과 교대로 연결되고 차단되는 제2 커패시터로서, 상기 비교기의 상기 출력이 상기 제1 상태일 때 상기 디지트 라인과 연결되고, 상기 비교기의 상기 출력이 제2 상태일 때 상기 디지트 라인과 차단되는 제2 커패시터; 및
    상기 비교기가 상기 제1 상태로 전환하는 회수를 계수하는 계수기를 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  2. 제1항에 있어서, 상기 계수기의 상기 계수를 소정의 값과 비교하는 디지털 비교 회로를 더 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  3. 제1항에 있어서, 상기 소정의 문턱전압 레벨은 대략 Vcc/2-Vos 이고, 여기서, 상기 Vcc는 공급전압이고, 상기 Vos는 상기 비교기의 기준전압 입력단의 옵셋(offset)전압인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  4. 제1항에 있어서, 상기 비교기의 상기 출력을 기반으로 하여 상기 디지트 라인을 상기 제2 커패시터와 교대로 연결하고 차단하는 제1 스위치를 더 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  5. 제1항에 있어서, 상기 제2 커패시터가 상기 디지트 라인과 차단될 때 상기 제2 커패시터를 방전시키는 제2 스위치를 더 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  6. 제1항에 있어서, 상기 비교기는 클럭형이고, 상기 클럭신호의 천이에 따라 비교를 실행하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  7. 제1항에 있어서, 상기 제1 커패시터는 디스크리트(discrete) 커패시터인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  8. 제1항에 있어서, 상기 제1 커패시터는 상기 디지트 라인의 기생 커패시턴스인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  9. 제1항에 있어서, 상기 제1 커패시터는 디스크리트 커패시터이면서도 상기 디지트 라인의 기생 커패시턴스인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  10. 제1항에 있어서, 상기 비교기의 상기 출력은 제1 클럭신호 천이의 발생 때 기준전압 입력보다 더 높아지는 제1 입력에 따라 상기 제1 상태에 있고, 상기 비교기의 상기 출력은 상기 제1 클럭신호 천이의 발생 때 상기 기준전압 입력보다 낮아지는 상기 제1 입력에 따라 상기 제2 상태에 있는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  11. 제10항에 있어서, 상기 비교기의 상기 출력은 제2 클럭신호 천이에 따라 상기 제2 상태에 있는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  12. 제1항에 있어서, 공급전압이 상기 저항성 메모리 소자의 메모리 셀에 인가되고, 상기 공급전압은 상기 비교기의 기준전압 입력단에 더 인가되는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  13. 제1항에 있어서, 상기 메모리 소자는 억세스(access) 트랜지스터에 연결된 메모리 셀을 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  14. 동작 중에 저항성 메모리 셀을 통하여 누설되는 전류에 의해 충전되는 제1 커패시터를 포함하는 디지트 라인;
    상기 제1 커패시터의 전압을 측정하고, 상기 디지트 라인 커패시터의 상기 전압이 소정의 문턱전압 레벨을 초과할 때의 제1 상태와, 상기 제1 커패시터의 상 기 전압이 상기 소정의 문턱전압 레벨보다 낮을 때의 제2 상태를 전환하는 제1 회로; 및
    상기 제1 회로가 소정의 기간 내에 상기 제1 상태와 상기 제2 상태 중 어느 하나로 되는 회수를 계수하는 계수기를 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  15. 제14항에 있어서, 상기 메모리 셀의 논리 상태를 결정하기 위해 상기 계수기의 계수를 소정의 값과 비교하는 디지털 비교 회로를 더 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  16. 제14항에 있어서, 상기 제1 회로는 상기 제1 커패시터의 전압을 상기 소정의 문턱전압 레벨과 비교하는 비교기를 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  17. 제16항에 있어서, 상기 소정의 문턱전압 레벨은 대략 Vcc/2-Vos 이고, 여기서, 상기 Vcc는 공급전압이고, 상기 Vos는 상기 비교기의 기준전압 입력단의 옵셋(offset)전압인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  18. 제16항에 있어서, 상기 비교기의 출력을 기반으로 하여 상기 제1 커패시터를 방전시키기 위한 상기 디지트 라인에 상기 제2 커패시터를 교대로 연결하고 차단하는 제1 스위치와, 상기 제2 커패시터가 상기 디지트 라인과 차단될 때 상기 제2 커패시터를 방전시키는 제2 스위치를 더 포함하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  19. 제16항에 있어서, 상기 비교기는 클럭형이고, 클럭신호가 제1 상태로 천이함에 따라 비교를 실행하는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  20. 제14항에 있어서, 상기 제1 커패시터는 디스크리트(discrete) 커패시터인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  21. 제14항에 있어서, 상기 제1 커패시터는 상기 디지트 라인의 기생 커패시턴스인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  22. 제14항에 있어서, 상기 제1 커패시터는 디스크리트 커패시터이면서도 상기 디지트 라인의 기생 커패시턴스인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  23. 제19항에 있어서, 상기 비교기의 상기 출력은 상기 클럭신호가 상기 제1 상태로 천이할 때 기준전압 입력보다 더 높아지는 제1 입력에 따라 하이상태이고, 상기 비교기의 상기 출력은 상기 클럭신호가 상기 제1 상태로 천이할 때 상기 기준전압 입력보다 더 낮아지는 제1 입력에 따라 로우상태인 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  24. 제23항에 있어서, 상기 비교기의 상기 출력은 상기 클럭신호가 제2 상태로 천이할 때 로우상태가 되는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  25. 제14항에 있어서, 공급전압이 상기 저항성 메모리 소자의 메모리 셀에 인가 되고, 상기 공급전압은 상기 비교기의 기준전압 입력단에 더 인가되는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  26. 제14항에 있어서, 상기 저항성 메모리 셀은 억세스(access) 트랜지스터에 의해 워드(word) 라인과 컬럼(column) 라인에 접속되는 것을 특징으로 하는 저항성 메모리 소자의 집적형 전하 센싱 회로.
  27. 저항성 메모리 셀의 저항 결정 방법에 있어서,
    a) 상기 저항성 메모리 셀을 통하여 전도되는 전류로 제1 커패시터를 충전하는 단계;
    b) 상기 제1 커패시터의 전압을 소정의 문턱전압 레벨과 비교하는 단계;
    c) 상기 제1 커패시터의 전압이 상기 소정의 문턱전압 레벨에 대해 소정의 관계를 가지면 상기 제1 커패시터를 방전하는 단계;
    d) 상기 제1 커패시터의 상기 방전 단계를 중단하는 단계;
    e) 소정의 기간 동안 a)단계 내지 d)단계를 반복하는 단계; 및
    f) 상기 저항성 메모리 셀의 저항을 결정하기 위해, 상기 제1 커패시터의 전압이 상기 a)단계 내지 c)단계의 반복 동안에 상기 문턱전압 레벨에 대해 상기 소정의 관계를 갖는 회수를 계수하는 단계를 포함하는 것을 특징으로 하는 저항성 메 모리 셀의 저항 결정 방법.
  28. 제27항에 있어서, 상기 소정의 문턱전압은 대략 Vcc/2-Vos 이고, 여기서, 상기 Vcc는 공급전압이고, 상기 Vos는 비교기의 기준전압 입력단의 옵셋(offset)전압인 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  29. 제27항에 있어서, 상기 방전 단계는, 스위치를 폐쇄(closing)함으로써 달성되는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  30. 제27항에 있어서, 상기 방전 단계는, 상기 제1 커패시터에 제2 커패시터를 접속하는 단계를 포함하는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  31. 제30항에 있어서, 상기 제1 커패시터가 충전되는 시간 동안에 상기 제2 커패시터를 방전하는 단계를 더 포함하는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  32. 제27항에 있어서, 상기 비교는, 클럭신호가 소정의 상태로 천이함에 따라 실행되는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  33. 제27항에 있어서, 상기 제1 커패시터는 디스크리트(discrete) 커패시터인 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  34. 제27항에 있어서, 상기 제1 커패시터는 디지트 라인의 기생 커패시턴스인 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  35. 제27항에 있어서, 상기 제1 커패시터는 디스크리트 커패시터이면서도 상기 디지트 라인의 기생 커패시턴스인 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  36. 제27항에 있어서, 상기 비교의 결과는 상기 제1 커패시터 전압이 상기 문턱 전압 레벨보다 높을 때의 일측 논리 상태이고, 상기 비교의 결과는 상기 제1 커패시터 전압이 상기 문턱전압 레벨보다 낮을 때의 타측 논리 상태인 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  37. 제36항에 있어서, 상기 비교는 클럭신호가 소정의 상태로 천이함에 따라 실행되는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  38. 프로세서; 및
    메모리 셀과 상기 메모리 셀을 위한 집적형 전하 센싱 회로를 포함하고, 버스를 통하여 상기 프로세서에 접속된 저항성 메모리 소자를 포함하며,
    상기 집적형 전하 센싱 회로는,
    리드(read) 동작 동안 상기 저항성 메모리 셀을 통하여 흐르는 전류에 의해 충전되는 제1 커패시터를 포함하는 디지트 라인;
    상기 제1 커패시터의 전압을 측정하고, 상기 제1 커패시터의 상기 전압이 소정의 문턱전압 레벨을 초과할 때의 제1 상태와, 상기 제1 커패시터의 상기 전압이 상기 소정의 문턱전압 레벨보다 낮을 때의 제2 상태를 전환하는 회로; 및
    상기 회로가 소정의 기간 내에 상기 제1 상태와 상기 제2 상태 중 어느 하나로 되는 회수를 계수하는 계수기를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  39. 집적형 전하 센싱 회로를 포함하는 저항성 메모리 소자에 있어서,
    상기 집적형 전하 센싱 회로는,
    리드(read) 동작 동안 저항성 메모리 셀을 통하여 흐르는 전류에 의해 충전되는 제1 커패시터를 포함하는 디지트 라인;
    상기 제1 커패시터의 전압을 측정하고, 상기 제1 커패시터의 상기 전압이 소정의 문턱전압 레벨을 초과할 때의 제1 상태와, 상기 제1 커패시터의 상기 전압이 상기 소정의 문턱전압 레벨보다 낮을 때의 제2 상태를 전환하는 회로; 및
    상기 회로가 소정의 기간 내에 상기 제1 상태와 상기 제2 상태 중 어느 하나로 되는 회수를 계수하는 계수기를 포함하는 것을 특징으로 하는 저항성 메모리 소자.
  40. 저항성 메모리 셀의 저항 결정 방법에 있어서,
    상기 저항성 메모리 셀을 통하여 전도되는 전류로 디지트 라인에 접속된 제1 커패시터를 충전하는 단계;
    상기 디지트 라인의 전압을 소정의 문턱전압 레벨과 비교하는 단계;
    상기 디지트 라인의 상기 전압이 상기 소정의 문턱전압 레벨 이상이면 상기 제1 커패시터로부터 제2 커패시터에 전하를 전송하는 단계;
    상기 디지트 라인의 전압이 상기 소정의 문턱전압 레벨 이하로 낮아질 때 상기 제1 커패시터로부터 상기 전하를 전송하는 단계를 중단하는 단계;
    소정의 기간 동안 상기 충전단계, 비교단계, 전송단계 및 중단 단계를 반복하는 단계; 및
    상기 소정의 기간 동안에 상기 디지트 라인의 상기 전압이 상기 소정의 문턱전압 레벨을 초과하는 회수를 계수하는 단계를 포함하는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  41. 제40항에 있어서, 상기 소정의 문턱전압은 대략 Vcc/2-Vos 이고, 여기서, 상기 Vcc는 공급전압이고, 상기 Vos는 비교기의 기준전압 입력단의 옵셋(offset)전압인 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  42. 제40항에 있어서, 상기 전하 전송 단계는 상기 디지트 라인에 연결된 제2 커패시터에 전하를 전송하는 단계를 포함하는 저항성 메모리 셀의 저항 결정 방법.
  43. 제40항에 있어서, 상기 제1 커패시터로부터의 전하 전송이 중단될 때 상기 제2 커패시터를 방전하는 단계를 더 포함하는 것을 특징으로 하는 저항성 메모리 셀의 저항 결정 방법.
  44. 저항성 메모리 셀을 리딩(reading)하기 위한 리드(read) 회로에 있어서,
    상기 회로는,
    리드(read) 동작 동안에 상기 메모리 셀을 통하여 디지트 라인으로 전류를 흐르게 하는 억세스(access) 트랜지스터;
    상기 디지트 라인에 접속되어, 상기 전류에 따라 상기 디지트 라인의 전압을 충전하는 제1 커패시터;
    상기 디지트 라인에 접속된 제1 입력단과, 기준전압을 입력하는 제2 입력단을 갖는 클럭형 비교기로서, 제1 클럭신호의 제1 상태에 따라 상기 제1, 2 입력단의 전압 레벨을 비교하여, 상기 디지트 라인의 전압이 상기 기준전압보다 높으면 제1 출력 상태를, 상기 기준전압이 상기 디지트 라인의 전압보다 낮으면 제2 출력 상태를 제공하는 클럭형 비교기;
    제2 커패시터; 및
    상기 디지트 라인의 전압을 감소시키기 위해 상기 비교기의 상기 제1 상태에 따라 상기 제2 커패시터를 상기 디지트 라인에 접속하고, 상기 비교기의 상기 제2 상태에 따라 상기 제2 커패시터를 상기 디지트 라인과 차단하는 제1 스위치 엘리먼트(element)를 포함하는 것을 특징으로 하는 저항성 메모리 셀을 리딩(reading)하는 리드(read) 회로.
  45. 제44항에 있어서, 상기 비교기 회로가 소정의 기간 동안에 상기 제1 상태와 제2 상태 중 어느 하나로 되는 회수를 계수하는 계수기를 더 포함하는 것을 특징으로 하는 저항성 메모리 셀을 리딩하는 리드 회로.
  46. 제44항에 있어서, 상기 비교기는 상기 제1 클럭신호의 제2 상태에 따라 상기 제2 출력 상태로 천이하는 것을 특징으로 하는 저항성 메모리 셀을 리딩하는 리드 회로.
  47. 제44항에 있어서, 상기 제2 스위치는 상기 비교기의 출력 상태에 의해 제어되는 것을 특징으로 하는 저항성 메모리 셀을 리딩하는 리드 회로.
  48. 제44항에 있어서, 상기 제2 스위치는 제2 클럭신호의 제1 상태에 의해 제어되고, 상기 제2 클럭신호는 상기 제1 클럭신호의 펄스들에 대해 시간상 끼워져있는(interleaved) 펄스들을 갖는 것을 특징으로 하는 저항성 메모리 셀을 리딩하는 리드 회로.
KR1020057022548A 2003-05-28 2004-05-21 저항성 메모리의 집적형 전하 센싱 구조 KR100747734B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/445,940 US6870784B2 (en) 2003-05-28 2003-05-28 Integrated charge sensing scheme for resistive memories
US10/445,940 2003-05-28

Publications (2)

Publication Number Publication Date
KR20060009370A true KR20060009370A (ko) 2006-01-31
KR100747734B1 KR100747734B1 (ko) 2007-08-09

Family

ID=33450956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022548A KR100747734B1 (ko) 2003-05-28 2004-05-21 저항성 메모리의 집적형 전하 센싱 구조

Country Status (9)

Country Link
US (3) US6870784B2 (ko)
EP (1) EP1629503B1 (ko)
JP (1) JP2007504600A (ko)
KR (1) KR100747734B1 (ko)
CN (1) CN1830036B (ko)
AT (1) ATE371249T1 (ko)
DE (1) DE602004008456T2 (ko)
TW (1) TWI236677B (ko)
WO (1) WO2004107349A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2846776A1 (fr) * 2002-10-30 2004-05-07 St Microelectronics Sa Cellule memoire a trois etats
US6985375B2 (en) * 2003-06-11 2006-01-10 Micron Technology, Inc. Adjusting the frequency of an oscillator for use in a resistive sense amp
US7042783B2 (en) * 2003-06-18 2006-05-09 Hewlett-Packard Development Company, L.P. Magnetic memory
EP1881503A1 (de) * 2006-07-21 2008-01-23 Qimonda AG Verfahren und Speicherschaltung zum Betreiben einer Widerstandsspeicherzelle
US7428163B2 (en) * 2006-07-21 2008-09-23 Infineon Technologies Ag Method and memory circuit for operating a resistive memory cell
US7397689B2 (en) * 2006-08-09 2008-07-08 Micron Technology, Inc. Resistive memory device
US7869253B2 (en) * 2006-08-21 2011-01-11 Qimonda Ag Method of determining a memory state of a resistive memory cell and device measuring the memory state of a resistive memory cell
US9135962B2 (en) 2007-06-15 2015-09-15 Micron Technology, Inc. Comparators for delta-sigma modulators
US7817073B2 (en) * 2007-06-15 2010-10-19 Micron Technology, Inc. Integrators for delta-sigma modulators
US7768868B2 (en) * 2007-06-15 2010-08-03 Micron Technology, Inc. Digital filters for semiconductor devices
US7733262B2 (en) * 2007-06-15 2010-06-08 Micron Technology, Inc. Quantizing circuits with variable reference signals
US8117520B2 (en) * 2007-06-15 2012-02-14 Micron Technology, Inc. Error detection for multi-bit memory
US7538702B2 (en) * 2007-06-15 2009-05-26 Micron Technology, Inc. Quantizing circuits with variable parameters
US7830729B2 (en) 2007-06-15 2010-11-09 Micron Technology, Inc. Digital filters with memory
US8068367B2 (en) 2007-06-15 2011-11-29 Micron Technology, Inc. Reference current sources
US7818638B2 (en) * 2007-06-15 2010-10-19 Micron Technology, Inc. Systems and devices including memory with built-in self test and methods of making and using the same
US7969783B2 (en) 2007-06-15 2011-06-28 Micron Technology, Inc. Memory with correlated resistance
US7839703B2 (en) 2007-06-15 2010-11-23 Micron Technology, Inc. Subtraction circuits and digital-to-analog converters for semiconductor devices
US7667632B2 (en) * 2007-06-15 2010-02-23 Micron Technology, Inc. Quantizing circuits for semiconductor devices
US7864609B2 (en) * 2008-06-30 2011-01-04 Micron Technology, Inc. Methods for determining resistance of phase change memory elements
CN101441890B (zh) * 2008-12-18 2011-11-30 中国科学院微电子研究所 电阻转变型存储器及其驱动装置和方法
US8264895B2 (en) * 2009-11-30 2012-09-11 Qualcomm Incorporated Resistance based memory circuit with digital sensing
US20140153318A1 (en) * 2011-07-22 2014-06-05 Frederick Perner Circuit and method for reading a resistive switching device in an array
US8953362B2 (en) * 2012-05-11 2015-02-10 Adesto Technologies Corporation Resistive devices and methods of operation thereof
JP5924173B2 (ja) * 2012-07-20 2016-05-25 富士通株式会社 電源選択回路を有する半導体装置、及び電源選択方法
CN104756191A (zh) * 2012-09-11 2015-07-01 Adesto技术公司 阻性器件及其操作方法
US9047945B2 (en) * 2012-10-15 2015-06-02 Marvell World Trade Ltd. Systems and methods for reading resistive random access memory (RRAM) cells
KR102231945B1 (ko) 2014-08-22 2021-03-25 삼성전자주식회사 커플링 노이즈가 감소된 비휘발성 메모리 장치 및 그 구동 방법
US9281041B1 (en) * 2014-12-16 2016-03-08 Honeywell International Inc. Delay-based read system for a magnetoresistive random access memory (MRAM) bit
CN104993534B (zh) * 2015-07-02 2017-11-10 Tcl移动通信科技（宁波）有限公司 一种移动终端及其充电控制方法
US9530513B1 (en) 2015-11-25 2016-12-27 Intel Corporation Methods and apparatus to read memory cells based on clock pulse counts
US9508399B1 (en) * 2016-05-03 2016-11-29 HGST Netherlands B.V. Residual capacitance performance booster
CN107806931A (zh) * 2017-09-30 2018-03-16 东南大学 门控互补型光子计数系统
US10714185B2 (en) 2018-10-24 2020-07-14 Micron Technology, Inc. Event counters for memory operations
CN109785889B (zh) * 2018-12-29 2021-08-17 长江存储科技有限责任公司 一种自适应的充放电电路、方法以及设备
US11646079B2 (en) * 2020-08-26 2023-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell including programmable resistors with transistor components
CN113077836B (zh) * 2021-04-28 2022-05-31 长江存储科技有限责任公司 三维非易失性存储器及字线漏电的检测方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1379856A (en) 1972-02-22 1975-01-08 Akad Wissenschaften Ddr Circuit arrangement for linear voltage-frequency or current-frequency conversion
US5953276A (en) 1997-12-18 1999-09-14 Micron Technology, Inc. Fully-differential amplifier
US6259644B1 (en) 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
JP3348432B2 (ja) * 1999-09-14 2002-11-20 日本電気株式会社 半導体装置および半導体記憶装置
US6584589B1 (en) * 2000-02-04 2003-06-24 Hewlett-Packard Development Company, L.P. Self-testing of magneto-resistive memory arrays
JP3985432B2 (ja) 2000-06-19 2007-10-03 日本電気株式会社 磁気ランダムアクセスメモリ
DE10204652B4 (de) 2002-02-05 2004-07-22 Infineon Technologies Ag Schaltkreis-Anordnung, elektrochemischer Sensor, Sensor-Anordnung und Verfahren zum Verarbeiten eines über eine Sensor-Elektrode bereitgestellten Stromsignals
US6791885B2 (en) * 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US6674679B1 (en) * 2002-10-01 2004-01-06 Hewlett-Packard Development Company, L.P. Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having equi-potential isolation

Also Published As

Publication number Publication date
US20060062062A1 (en) 2006-03-23
US7151698B2 (en) 2006-12-19
JP2007504600A (ja) 2007-03-01
DE602004008456D1 (de) 2007-10-04
TWI236677B (en) 2005-07-21
KR100747734B1 (ko) 2007-08-09
US20040240294A1 (en) 2004-12-02
US20050018512A1 (en) 2005-01-27
CN1830036B (zh) 2010-10-06
EP1629503A1 (en) 2006-03-01
ATE371249T1 (de) 2007-09-15
WO2004107349A1 (en) 2004-12-09
EP1629503B1 (en) 2007-08-22
DE602004008456T2 (de) 2008-05-15
US6901020B2 (en) 2005-05-31
US6870784B2 (en) 2005-03-22
CN1830036A (zh) 2006-09-06
TW200502956A (en) 2005-01-16

Similar Documents

Publication Publication Date Title
KR100747734B1 (ko) 저항성 메모리의 집적형 전하 센싱 구조
US11379366B2 (en) Memory devices having selectively-activated termination devices
KR101031028B1 (ko) 저항성 메모리 센싱 시 전력소비를 감소시키는 방법
US7151689B2 (en) Adjusting the frequency of an oscillator for use in a resistive sense amp
US7016245B2 (en) Tracking circuit enabling quick/accurate retrieval of data stored in a memory array
EP2026353A2 (en) AC sensing for a resistive memory
JPH0642313B2 (ja) 半導体メモリ
US9378808B2 (en) Pulse width modulation device
US7012846B2 (en) Sense amplifier for a memory array
KR0169604B1 (ko) 반도체 메모리 소자의 데이터 출력 버퍼 선택 장치
CN118155699A (zh) 存储器装置及其控制方法、存储器系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 12