KR20060008035A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20060008035A
KR20060008035A KR1020040057688A KR20040057688A KR20060008035A KR 20060008035 A KR20060008035 A KR 20060008035A KR 1020040057688 A KR1020040057688 A KR 1020040057688A KR 20040057688 A KR20040057688 A KR 20040057688A KR 20060008035 A KR20060008035 A KR 20060008035A
Authority
KR
South Korea
Prior art keywords
film
wiring
interlayer insulating
metal film
metal
Prior art date
Application number
KR1020040057688A
Other languages
English (en)
Inventor
천성일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040057688A priority Critical patent/KR20060008035A/ko
Publication of KR20060008035A publication Critical patent/KR20060008035A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선 간에 발생하는 쇼트(Short)를 방지하여 소자의 성능을 개선할 수 있는 반도체 소자의 금속배선 형성방법을 개시한다. 개시된 본 발명은, 하부금속배선이 구비된 반도체 기판을 제공하는 단계; 상기 기판 상에 제1층간절연막 및 제2층간절연막을 차례로 형성하는 단계; 상기 하부금속배선이 노출되도록 상기 제2층간절연막과 제1층간절연막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀이 매립되도록 콘택홀 표면에 베리어 금속막 및 배선용 금속막을 차례로 증착하는 단계; 상기 배선용 금속막 상에 제1 및 제2층간절연막의 평탄화를 위해 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용하여 상기 하부금속배선 상에 형성된 배선용 금속막이 노출되도록 배선용 금속막을 식각하는 단계; 및 상기 제2층간절연막이 노출되도록 상기 배선용 금속막 및 베리어 금속막을 에치백하는 단계를 포함한다.

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL INTERCONNECTION LINE OF SEMICONDUCTOR DEVICE}
도 1a 내지 1d는 종래 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
도 2a 내지 2d는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체 기판 22 : 하부금속배선
23 : 제1층간절연막 24 : 제2층간절연막
25 : 제1감광막패턴 26 : 콘택홀
27 : 베리어 금속막 28 : 배선용 금속막
29 : 제2감광막 패턴 30 : 금속배선
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 금속배선 간에 발생하는 쇼트(Short)를 방지하여 소자의 성능을 개선할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 하나의 웨이퍼에 반도체 소자를 제조함에 있어 동일 공정으로 다수의 콘택홀을 형성하고, 다수의 콘택홀에 콘택 플러그를 형성하는 경우가 있다. 예를 들어, 플래쉬 메모리 소자의 소오스 라인 콘택홀과 고립 형태의 드레인 라인 콘택홀과 같이 콘택홀 라인 형태와 홀 형태가 공존하면서 식각 면적 및 패턴 현상이 다른 다수의 콘택홀에 콘택 플러그를 형성하는 경우이다.
최근, 0.18㎛ 공정을 사용한 64M 플래쉬 메모리 개발에 있어서, 금속배선을 형성할 때, 디램과 달리 전력배선(Power Line)을 소오스 콘택(Source Contact), 게이트 콘택(Gate Contact), 드레인 콘택(Drain Contact)을 노출시키고, 이에 대한 각 콘택들 상에 선택적으로 DLM(Double Layer Metalization) 및 TLM(Triple Layer Metalization)로 각 콘택홀을 연결하여 소자의 각 단위 셀 및 트랜지스터에 전력을 공급하게 된다.
그러나, 플래쉬 메모리는 콘택홀 형성 공정에서 소오스 콘택홀과 게이트 콘택홀을 동시에 형성하며, 특히, 소오스 콘택홀은 라인 형태로 형성한다. 또한, 상기 게이트 콘택홀의 스텝 커버리지(Step Coverage)를 개선하기 위해 기존의 방법과 동일하게 텅스텐(W)을 증착한 후에 텅스텐을 에치백(Etch Back) 및 리세스(Recess) 공정으로 식각하여 콘택홀을 매립하여 콘택플러그를 형성한다.
도 1a 내지 도 1d는 종래 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 1a에 도시된 바와 같이, 하부금속배선(2)이 형성된 반도체 기판(1) 상에 HSQ 산화막으로 이루어지는 제1층간절연막(3)을 형성한다. 그 다음, 상기 제1층간절연막(3) 상에 SROX막으로 이루어지는 제2층간절연막(4)을 형성한다. 이어서, 상기 제2층간절연막(4) 상에 콘택홀 형성 영역을 한정하는 감광막 패턴(5)을 형성한다.
도 1b에 도시된 바와 같이, 상기 감광막 패턴(5)을 이용하여 상기 하부금속배선(2)이 노출되도록 상기 제2층간절연막(4)과 제1층간절연막(3)을 식각하여 콘택홀(6)을 형성한다.
도 1c에 도시된 바와 같이, 상기 콘택홀(6)이 매립되도록 콘택홀 표면에 베리어 금속막(7)을 증착한 후에 상기 베리어 금속막(7) 상에 배선용 금속막(8)을 증착한다. 이때, 배선용 금속막(8)은 텅스텐으로 증착한다.
도 1d에 도시된 바와 같이, 상기 제2층간절연막(4)이 노출되도록 상기 배선용 금속막(8) 및 베리어 금속막(7)에 에치백을 실시하여 상부금속배선(9)를 형성한다.
그러나, 도 1a에 도시된 바와 같이, TLM 공정시 상기 하부금속배선의 높이로 인하여 층간절연막의 평탄화가 제대로 이루어지지 않게 된다. 또한, 도 1d에 도시된 바와 같이, 상기 텅스텐 증착시 키홀(Key Hole : A)이 발생되며, 상기 층간절연막 상에 텅스텐의 잔여물(B)이 남아 있게 되어 후속의 공정에서 형성되는 상부금속배선 간에 쇼트(Short)를 유발하게 된다. 여기에서, 텅스텐의 잔여물(B)을 제거하기 위해 추가로 에치백을 진행하는 경우에는 추가 식각으로 인한 데미지(Damage)에 기인하여 상기 상부금속배선의 하부(C)에 함몰이 발생할 수 있다. 따라서, 상부금 속배선 간에 쇼트 및 상부금속배선이 함몰되는 등의 결함으로 인해 소자의 성능을 저하시키게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 금속배선 간에 쇼트를 방지하여 소자의 성능을 개선할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 하부금속배선이 구비된 반도체 기판을 제공하는 단계; 상기 기판 상에 제1층간절연막 및 제2층간절연막을 차례로 형성하는 단계; 상기 하부금속배선이 노출되도록 상기 제2층간절연막과 제1층간절연막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀이 매립되도록 콘택홀 표면에 베리어 금속막 및 배선용 금속막을 차례로 증착하는 단계; 상기 배선용 금속막 상에 제1 및 제2층간절연막의 평탄화를 위해 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용하여 상기 하부금속배선 상에 형성된 배선용 금속막이 노출되도록 배선용 금속막을 식각하는 단계; 및 상기 제2층간절연막이 노출되도록 상기 배선용 금속막 및 베리어 금속막을 에치백하는 단계를 포함한다.
여기에서, 상기 제1 및 제2층간절연막은 각각 HSQ 산화막과 SROX막으로 형성한다.
상기 배선용 금속막을 식각하는 단계는 상기 배선용 금속막을 3000∼4000Å 정도 제거한다.
(실시예)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.
도 2a 내지 2d는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a에 도시된 바와 같이, 하부금속배선(22)이 형성된 반도체 기판(21) 상에 제1층간절연막(23) 및 제2층간절연막(24)을 차례로 형성한다. 이때, 상기 제1층간절연막(23)은 HSQ 산화막을 5000Å의 두께로, 제2층간절연막(24)은 SROX막을 4000Å의 두께로 형성한다. 이어서, 상기 제2층간절연막(24) 상에 콘택홀 형성 영역을 한정하는 제1감광막 패턴(25)을 형성한다.
도 2b에 도시된 바와 같이, 상기 제1감광막 패턴(25)을 이용하여 상기 하부금속배선(22)이 노출되도록 상기 제2층간절연막(24)과 제1층간절연막(23)을 식각하여 콘택홀(26)을 형성한다. 그 다음, 상기 콘택홀(26)이 매립되도록 콘택홀 표면에 베리어 금속막(27)을 증착한 후에 상기 베리어 금속막(27) 상에 배선용 금속막(28)을 증착한다. 이때, 상기 베리어 금속막(27)은 티타늄/티타늄질화막(Ti/TiN)으로 형성하며, 배선용 금속막(28)은 텅스텐으로 증착한다. 이어서, 상기 배선용 금속막(28) 상에 제2감광막 패턴(29)을 형성한다. 이때, 상기 제2감광막 패턴(29)은 콘택홀 형성시 사용된 레티클(Reticle)을 사용하여 형성된 것이다.
도 2c에 도시된 바와 같이, 상기 제2감광막 패턴(29)을 이용하여 상기 하부금속배선 상에 형성된 배선용 금속막(28)이 노출되도록 배선용 금속막(28)을 식각 한다. 이때, 상기 배선용 금속막(28)이 3000∼4000Å 정도 제거되도록 식각한다. 여기에서, 상기 제2감광막 패턴(29)을 제거하게 되면, 베리어 금속막(27) 상에 텅스텐 잔여물이 조금 남게된다.
도 2d에 도시된 바와 같이, 상기 제2층간절연막(24)이 노출되도록 상기 배선용 금속막(28) 및 베리어 금속막(27)에 에치백을 실시하여 상부금속배선(30)을 형성한다. 여기에서, 에치백을 실시할 때에 베리어 금속막 상에 남아있는 텅스텐 잔여물이 함께 제거되어 상부금속배선 간에 발생하는 쇼트를 방지할 수 있다.
전술한 바와 같이, 본 발명은 층간절연막에 평탄화가 제대로 되지 않아 금속배선을 형성하는 후속의 공정에서 금속배선 간에 쇼트가 발생하는 종래 공정과 달리, 상기 배선용 금속막 상에 감광막 패턴을 형성한 후에 상기 감광막 패턴을 이용하여 배선용 금속막을 식각함으로써 층간절연막을 평탄화시킬 수 있다. 이로 인해, 층간절연막 상에 배선용 금속막의 잔여물이 남게되는 것을 방지할 수 있으므로, 금속배선 간에 발생하는 쇼트를 방지할 수 있다.
이상, 본 발명은 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 수 있을 것이다.
이상에서와 같이, 본 발명에 의하면, 배선용 금속막 상에 감광막 패턴을 형성한 후에 상기 감광막 패턴을 이용하여 배선용 금속막을 식각함으로써 층간절연막 을 평탄화시킬 수 있다. 이로 인해, 층간절연막 상에 배선용 금속막의 잔여물이 남게되는 것을 방지할 수 있으므로, 금속배선 간에 발생하는 쇼트를 방지할 수 있다.
또한, 배선용 금속막의 잔여물을 제거하기 위한 추가의 식각 공정을 진행하지 않아도 되며, 콘택홀을 형성시 사용되는 레티클을 사용하여 감광막 패턴을 형성하므로, 별도의 마스크 공정이 필요하지 않아 추가비용 부담이 최소화 되는 장점을 가지고 있다.

Claims (3)

  1. 하부금속배선이 구비된 반도체 기판을 제공하는 단계;
    상기 기판 상에 제1층간절연막 및 제2층간절연막을 차례로 형성하는 단계;
    상기 하부금속배선이 노출되도록 상기 제2층간절연막과 제1층간절연막을 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀이 매립되도록 콘택홀 표면에 베리어 금속막 및 배선용 금속막을 차례로 증착하는 단계;
    상기 배선용 금속막 상에 제1 및 제2층간절연막의 평탄화를 위해 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 이용하여 상기 하부금속배선 상에 형성된 배선용 금속막이 노출되도록 배선용 금속막을 식각하는 단계; 및
    상기 제2층간절연막이 노출되도록 상기 배선용 금속막 및 베리어 금속막을 에치백하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 제1 및 제2층간절연막은 각각 HSQ 산화막과 SROX막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서, 상기 배선용 금속막을 식각하는 단계는 상기 배선용 금속 막을 3000∼4000Å 정도 제거하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020040057688A 2004-07-23 2004-07-23 반도체 소자의 금속배선 형성방법 KR20060008035A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057688A KR20060008035A (ko) 2004-07-23 2004-07-23 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057688A KR20060008035A (ko) 2004-07-23 2004-07-23 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20060008035A true KR20060008035A (ko) 2006-01-26

Family

ID=37119187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057688A KR20060008035A (ko) 2004-07-23 2004-07-23 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20060008035A (ko)

Similar Documents

Publication Publication Date Title
KR100641502B1 (ko) 반도체 소자 제조시 듀얼 다마신 공정을 이용한 콘텍형성방법
KR100799021B1 (ko) 낸드 플래시 메모리의 소오스 콘택 형성 방법
US7078332B2 (en) Method for manufacturing semiconductor device
US6465343B1 (en) Method for forming backend interconnect with copper etching and ultra low-k dielectric materials
US20070145517A1 (en) Method of manufacturing a semiconductor device
KR20060008035A (ko) 반도체 소자의 금속배선 형성방법
KR100315039B1 (ko) 반도체 소자의 금속배선 형성방법
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
US7799676B2 (en) Method of manufacturing a contact structure to avoid open issue
KR100548527B1 (ko) 금속배선 형성방법
KR20080002487A (ko) 반도체 소자의 랜딩 플러그 형성방법
KR100835779B1 (ko) 반도체 소자의 제조 방법
KR100866121B1 (ko) 반도체 소자의 금속배선 형성방법
KR100307561B1 (ko) 반도체소자의 금속배선 형성방법_
KR100546205B1 (ko) 반도체 소자의 제조 방법
KR100431815B1 (ko) 반도체소자의 제조방법
KR100639216B1 (ko) 반도체 소자의 제조방법
US20070010089A1 (en) Method of forming bit line of semiconductor device
KR20060135242A (ko) 반도체 소자의 트렌치 형성 방법
KR100447325B1 (ko) 반도체 소자의 금속배선 형성 방법
KR101055754B1 (ko) 반도체 메모리 소자의 금속배선 형성방법
KR100861305B1 (ko) 반도체 소자의 제조방법
KR20050108144A (ko) 반도체 소자의 금속배선 형성 방법
KR20060099609A (ko) 반도체메모리소자의 커패시터 하부전극 노드분리방법
KR20030094453A (ko) 듀얼 다마신 공정을 이용한 반도체소자 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination