KR20060007406A - 감소된 전력 소비 ａｄｃ 변환을 위한 방법 및 장치 - Google Patents

Abstract

아날로그 대 디지털 변환(ADC)을 위한 방법은, 컨버터의 양자화 레벨들과 입력 신호 사이의 관계가 입력 신호의 크기의 비선형 함수로써 변화하도록 비선형 전달 함수를 입력 신호에 적용시키는 것을 특징으로 한다. 비선형 전달 함수는 보다 큰 컨버터의 양자화 빈들이 보다 작은 입력 신호의 확률값들에 대응하도록 상기 입력 신호의 확률 밀도 함수 'p(x)'의 적어도 근사치 측정에 관련된다. 이러한 관계는 상기 양자화 레벨들을 업데이트시킴으로써 반복적으로 업데이트된다.

아날로그 대 디지털 변환, 비선형 전달 함수, 양자화 레벨, 빈, 직교 주파수 분할 다중, 가우시안형 입력 분포

Description

감소된 전력 소비 ＡＤＣ 변환을 위한 방법 및 장치{Method and apparatus for reduced power consumption ＡＤＣ conversion}

본 발명은 아날로그와 디지털 신호들 사이의 변환에 관한 것이다.

무선 로컬 영역 네트워크들(WLANs)은 가까운 미래에 데이터를 전달하는 주요한 방법이 될 것으로 기대된다. 그러나, GPRS 또는 UMTS와 같은 현재 또는 미래의 통화구역 방식(cellular system)들을 갖는 서비스의 연계성을 제공하기 위해, WLAN과 통화구역 방식들을 결합하는 것이 필요할 것이다.

이중 WLAN/셀룰러 터미널들(dual WLAN/cellular terminals)에서 예측되는 하나의 중요한 문제는 전력 소비이다. 통상적인 이동식 터미널 내의 다양한 컴포넌트들 중에서 상당한 양의 전력을 소비하는 것은 아날로그 대 디지털 컨버터(ADC)이다.

IEEE802.11a 또는 BRAN HIPERLAN/2 WLAN의 통상적인 구현에서, 두 개의 ADC들이 개별적인 동상(in-phase) 및 직각 위상(quadrature-phase)(I/Q) 경로들용으로 요구된다.

예를 들면, 아날로그 장치들은 그 명세사항이 8비트 해상도에서 20 M샘플/초를 제공하는 AD775 ADC를 제조하고, 명세서에서 "매우 낮음"으로 기재된 60 mW의 전력을 요구한다.

전술한 WLAN 구조들(frameworks) 내에서, 이는 120 mW의 전체 ADC 전력 소비와 동일하다.

이러한 수준의 전력 소비는 셀룰러 네트워크에만 접속된 유사한 터미널에 비해 터미널 내에서의 배터리의 수명을 감소시킬 것이다. 가능한 해결책들은 크고 무거운 터미널을 야기하는 더 큰 배터리를 이용하는 것, 또는 이중 WLAN/셀룰러 터미널의 전력 소비를 감소시킬 수단을 찾는 것을 포함한다.

보다 일반적으로는, ADC들 내에서의 그리고 더 작은 크기의 디지털 대 아날로그 컨버터들(DACs)에 대한 보다 낮은 전력 소비는 음성 레코더들, 휴대용 스테레오들 및 송수신기(transceiver)와 같은 많은 휴대용 장치들에서 바람직하다.

본 발명은 ADC/DAC 전력 소비를 감소시키는 상술한 문제를 다룬다.

본 발명은 첨부된 청구범위들에서 설명되는 바와 같이 아날로그 대 디지털 변환을 위한 방법 및 장치를 제공한다.

도 1은 아날로그와 디지털 신호들 사이의 예시적인 변환 방법의 블록도.

도 2는 비선형 전달 함수(non-linear transfer function)와 그의 가우시안형 구배(Gaussian-like gradient)를 도시하는 도면.

도 3은 컨버터 내에서 활용되는 바와 같은 양자화 레벨들(quantisation levels)과 빈(bin)들을 도시하는 도면.

도 4는 본 발명의 실시예에 따른 아날로그와 디지털 신호들 사이의 변환 방법의 블록도.

상세한 설명

통상적인 ADC들에서, 전력 소비는 유입하는 신호의 양자화를 위해 이용되는 비트수에 비례한다. 패트릭 로우모(Patrick Loumeau)와 장-프랑스와 내보네(Jean-Francois Navoner)의 "

,

,

"(Formation Continue,

(ENST) Paris, 2002)에서, 경험적인 전력 소비 법칙이 통상적인 ADC 장치들에 대하여 이하와 같이 주어진다.

여기서, P는 전력 소비(예를 들어, mW)이고, C는 상수이고, F_data는 데이터 출력 비율(예를 들어, Mwords/s)이고, ENOB는 양자화 비트의 유효수이다.

이러한 ADC (및 역으로, 디지털 대 아날로그 컨버터, 또는 DAC)의 목적은 가능한 한 정확하게 유입하는 신호의 값들을 나타내기 위한 것이다. 이 정확도는 식 1에서 나타낸 전력 소비의 결과로서 일어나는 변화를 갖는, 가능한 값의 범위를 양 자화하기 위해 이용되는 비트수를 통해 달성된다.

따라서, 가능한 한 정확한 표시를 달성하기 위해, ADC들은 통상적으로 선형 양자화를 이용하고; 즉, 이들은 2^ENOB로 규정된 이용가능한 값들에 균등하게 걸친 값의 범위로 분할된다. 따라서, 예를 들면, 8 비트가 이용되면, 이후 가능한 값의 범위는 256개의 동일한 빈(bin)들로 분할된다. 주어진 빈의 서브-범위 내에 들어있는 입력 값들은 일반적으로 빈의 서브-범위의 중앙값인 양자화 레벨 또는 값이 할당된다.

이에 반해, 다수의 데이터 통신 (소스 코딩) 프로토콜들 내에서, 양자화의 목적은 전송에 이용되는 비트수를 압축하는 것이고, 그 결과, 신호의 무결성(integrity)은 약간의 손실을 받는다. 통상적으로, 이용되는 양자화 프로세스는 바이네이 애넌트 베이샘페이얀(Vinay Anant Vaishampayan)에 의한 "다중 디스크립션 스칼라 양자화들의 설계(Design of Multiple Description Scalar Quantizers)"(IEEE Transactions on Information Theory, 1993) 또는 에이 게르쇼(A. Gersho) 및 알. 엠. 그레이(R. M. Gray)에 의한 "벡터 양자화 및 신호 압축(Vector Quantization and Signal Compression)"(Kluwer Academic Publishers, Norwell, Massachusetts, USA, 1992)에 개시된 바와 같이 고차 비선형(highly non-linear)이다.

그러나, 본 발명의 발명자들은 예를 들어, 직교 주파수 분할 다중(OFDM) 신호들과 같은 비균등 확률 밀도 분포(PDD)를 갖는 신호 공급원용으로 이를 인식했 고, 그럼에도 불구하고 ADC는 압축 때문에 신호 무결성의 관련된 손실이 가장 낮은 확률 입력값 범위들 내에 집중되도록 양자화 프로세스 내의 비선형성을 채용할 수 있다.

특히, 본 발명은 이러한 이점이 변화하는 입력 상태들에서 유지되도록 (비선형) 양자화를 항상 적응하게 하는 수단을 제공한다.

이는 비선형 ADC 프로세스가 선형 ADC 프로세스의 것과 실질적으로 유사한 최종 해석된 신호의 비트 에러율(BER)을 달성하기 위해 적어도 하나의 보다 덜 효율적인 비트수를 이용하도록 할 수 있다. 그 결과는 이용되는 ADC용의 전력 소비를 대략 반감시킨다.

역으로, 전력 소비의 문제가 배터리 기술의 진보들에 의해 완화되면, 본 발명은 현재의 ADC들에 관련하는 주어진 수의 양자화 비트들용으로 BER을 개선시킬 것이다. 주어진 수의 비트를 위한 개선된 BER은 예를 들어, 가능한 비트수가 ADC에 결합될 수 있는 다른 기술에 의해 제한되는 경우 유리하다.

도 1 및 도 2를 참조하면, 예를 들어, 적절하게 적용된 다이오드인 비선형 전달 함수(126, 210)를 갖는 아날로그 장치(120)를 통과한 입력 신호를 고려한다.

아날로그 장치의 비선형 전달 함수는 S자형 함수(sigmoid-like function)(126, 210)로써 미리 한정되고, 그의 구배는 입력 신호들에 대하여 추정된 가우시안 확률 밀도(PDD)(220)의 함수이다. 따라서, 비선형 전달 함수는 가우시안 PDD(222)의 평균에서 실질적으로 최대 구배를 갖고, 가우시안 PDD 값들에 대하여 0으로 근접하는 구배는 0에 근접한다.

그 영향은 도 2에 도시되고, 입력값 간격들(δ_in1, δ_in2)은 동일하지만, 출력값 간격(δ_out1)은 압축되고 반면에 출력값(δ_out2)은 확장된다.

따라서 비선형 전달 함수의 효과는 이들의 발생 확률에 비례하여 값 간격들을 확장하거나 압축하는 것이다.

이후 아날로그 장치의 비선형 출력은 선형 ADC(130)를 이용하여 양자화되고, 비교 가능한 종래의 시스템의 ADC에서 발견될 수 있는 바와 같이 선형 ADC는 적어도 1 미만의 비트 양자화 정확도(적어도 두 배의 빈)를 갖는다. 이는 식 1에 따라서 대략 50%의 전력 소비의 절약을 제공한다.

확률 입력값 간격들이 비선형성에 의해 확장됨에 따라, 입력의 선형 버전이 보다 작은 양자화기 빈들에 맞춰지는 정도로 이들은 보다 큰 양자화기(quantiser) 빈들에 맞춰진다. 압축된, 보다 적은 확률값들에 대해서, 양자화기 빈은 비례하여 커지지만, 최종 해석된 비트 에러율에 대한 이러한 양자화 에러들의 낮은 중요성에 의해 OFDM 형 전송들의 경우, 및 발생의 저주파에 의해 임의의 결과물 부정확성은 완화된다.

출력의 아날로그 장치의 역 전달 함수를 실질적으로 실시하는 함수를 계산함으로써, 또는 미리 규정된 값들의 검색표에 출력을 관련시킴으로써, ADC의 비선형의 양자화된 출력은 이후 선형화된다(140).

이후 선형화된 출력은 표준 선형 ADC(150)의 출력으로써 처리된다.

예를 들면, 본 발명이 이미 존재하는 시스템들 내에서 선형 ADC들로 직접 대 용하는 것으로 이용되지 않기 때문에, 출력이 표준 선형 ADC의 출력으로써 처리될 필요가 없으면, 후속하는 프로세스들이 비선형 출력을 이용하도록 설계될 수 있기 때문에, 이후 선형화 수단(140)은 선택적이다.

명백하게는, 전술한 비선형 전달 함수에 대한 근사치들은 아날로그 컴포넌트들 사이에서 변화할 것이다.

그러나, 상술한 기술의 주요한 단점은 아날로그 장치의 비선형 전달 함수가 입력의 현재 확률 밀도 함수에 대한 단지 대략적인 근사값일 수 있다는 것이다.

이제 도 4를 참조하면, 비선형 컨버터의 예가 논의된다.

일반적으로, 예를 들어, 전화 응용들의 구조(대화 양자화(speech quantisation), 예로서, "시몬 해이킨:통신 시스템(Simon Haykin: Communication system), 4^th edition, Wiley & Sons, 2001, chapter 3" 참조)에서 비선형 양자화가 이용된다. 여기에서, 비선형 압축/압축 해제 장치가 선형 ADC와 조합하여 이용된다. 이 비선형 장치들은 주로 매우 단순하고 매우 좁은 대역의 응용예들(즉, 대화 코딩(speech coding))에 적용된다.

이러한 응용예들의 문제점은 (임의의 비선형 장치들이 그렇듯이) 비선형 압축 요소가 신호의 대역폭을 증가시킨다는 것이다. 그러나, ADC는 일반적으로 고유의 로우 패스 필터(low-pass filter)를 갖고, 따라서 신호는 ADC 장치에 의해 왜곡된다. 따라서, 제안된 해결책은 양자화 장치를 신호 왜곡에 대해 적용시키는 것이다.

본 발명의 발명자들은 비선형 ADC들이 입력 범위 내에서 다양한 크기의 양자화 빈들을 갖고 제조될 수 있는 것을 가정한다.

입력 신호는 양자화 빈들이 다음의 프로세스에 따라 이격되는 비선형 ADC로 통과된다.

도 3을 참조하면, b_i들이 양자화기 빈들의 경계값들(bounded values)이고, a_i들이 양자화기 레벨들(통상적으로 각각의 빈 범위의 중앙값들)이면, 양자화 빈들의 최적 간격은 모든 개별적인 빈들에 걸친 양자화기 레벨들의 글로벌 평균 제곱 양자화 에러(MSE)를 최소화함로써 달성된다.

모든 빈들에 걸쳐 글로벌 최소치 MSE에 도달될 때까지, 확률이 없는(improbable) 값의 빈들을 크게 만드는 비용으로, 글로벌 MSE의 최소화는 b_i < x ≤ b_i+1일 때 입력 x의 확률값들에 대하여 (x-a_i)²을 최소화하게 하는 요소이다. 입력 x의 값들의 확률은 예를 들면, 변이 σ² _g를 갖는 가우시안 함수에 기초하여 확률 밀도 함수 p(x)에 의해 규정된다.

에러 함수(J)는 다음과 같이 규정된다:

여기서,

이고,

를 선택한다.

따라서, 양자화기 빈 폭들 b_i, b_i+1의 조정과 양자화기 레벨들 a_i들의 조절은 상호 독립적이라는 것을 주의하라. 식 2의 확장은 다음과 같이 하나의 양자화 빈에 걸친 결과물 에러를 부여한다.

여기서, exp()는 지수 함수

이고, erf()는 에러 함수

이다.

그 다음에 (-∞의 하부 입력값 경계를 갖는) 비속박된(unbounded) a_-1을 제외하고, 유사하게는 a_N이 +∞의 상부 입력값 경계를 갖는, N 양자화 레벨들(a₀,...a_N-1)에서, 경계 레벨들에 대한 글로벌 MSE는,

이다.

의 글로벌 최소치에 대응하는 양자화 레벨들의 세트

은 이용되는 양자화 방식을 결정한다.

글로벌 최소치는 다항 수열로써 제 1 근사되는 해결책을 탐색하는 수치 다차원 최적화 방법들, 또는 해당 기술 분야에 공지된 글로벌 MSE를 최적화하는 다른 방법들에 의해 발견될 수 있다.

유사하게는, p(x)가 신호 형식에 대한 지식/추정들에 따라 또는 경험적인 데이터를 이용함으로써 선택될 수 있다.

전술한 기술이 종래의 아날로그 데이터에 대해 우수한 비선형 전달 함수를 제공하지만, 이는 입력 특성이 변화하는 경우에 p(x)의 연속적으로 또는 주기적인 재평가를 위한 수단을 제공하지 못한다.

바람직한 실시예

도 4를 다시 참조하면, 본 발명의 바람직한 실시예는 임의의 또는 전체의 양자화 빈들을 동적으로 크기 재조정할 수 있는 프로그램 가능한 비선형 ADC들을 활용한다. 이는 예를 들면, 입력 신호가 시간에 걸쳐 입력 신호의 확률 밀도 함수를 잠재적으로 변경시킬 수 있는 자동 이득 제어(AGC)를 이미 통과했을 때, 입력 전력이 변화하는 특정값이다.

이 실시예에서, 반복적인 구배 강하 프로세스는 양자화 레벨들을 업데이트하 는데 이용된다. 양자화 레벨들의 초기 추정

이 선택된다. 일반적으로,

은 미리 유도된 것과 같은 저장된 값들로부터 취해지거나, 또는 이전의 업데이트 히스토리에 기초하여 또는 몇 개의 다른 추정 수단에 의한, 대부분의 경우들에서 발생하는 것과 같이 유입하는 신호의 분포에 적합한 최적 세트이다.

반복 카운터 k는 0으로 설정된다.

미리 규정된 비용 함수(J)를 취하여,

, i=0,...,N-1의 수식 내에서, exp 및 erf 함수들은 a_i =a_i ^(k)인 지점(즉, a_i의 현재값)에 대해 이들의 테일러 급수의 수식으로 대치되고, 임의의 차수에서의 일치 절단(consistent truncation)이 실행 가능함에도 불구하고, 바람직하게는 복잡성을 최소화하기 위해 테일러 급수의 1차 항들만을 취한다.

이들 항들은 미리 계산된 검색표에 의해, 또는 "아라모비츠와 스테건: 수학적인 함수들 입문서(Abramowitz and Stegun : Handbook of mathematical functions, Dover publications), 뉴욕, 1972"에 의해 주어진 예와 같은 접근법을 이용하여 직접적으로 계산되거나 발견될 수 있다.

대체 수식은

로써 주어진다.

양자화 레벨들은 다음과 같이 업데이트된다.

N 선형 방정식들

, i=0,...N-1은 식들 내의 모든 잔여 a_i를 추정치 a_i ^(k)로 대체함으로써 독립적으로 해결되어, 이하에 주어진 바와 같이, a₀ ^(k+1)과 a_n-1 ^(k+1) 특정한 경우들을 포함하여 업데이트된 양자화 레벨들(a_i ^(k+1))이 된다.

및

에서,

잔여 에러

가 임계치

미만이면,

, i=0, 1, ...N-1로 설정된다. 이와 달리, K=K+1로 설정되고, 양자화 업데이트 레벨들의 업데이트를 반복한다.

반복적인 최적화 프로세스는 진행중으로 방치하거나, 주기적으로 재시작되거나 또는 초기화 기간 동안 이용될 수 있다.

상술한 실시예는 직교 주파수 분할 다중(Orthogonal Frequency Division Multiplexed ; OFDM)의 경우에서 특정 대상의 것이고, 보다 일반적으로는 이들이 본 실시예들에서 적용된 입력 확률 분포들을 통상적으로 나타내는 것과 같이 평균 전력 비율(PAPR)에 대해 높은 피크를 갖는 시스템들 내에 있다.

본원에서 설명한 비선형 전달 함수와 이에 기초하여 미리 규정되고 반복하는 적용들이 임의의 가우시안형 입력 분포에 적용 가능하고, 가우시안 근사치가 선형의 것보다 우수함에도 불구하고 다수의 비-가우시안 입력 분포들에 대하여 선형 컨버터들에 관련하여 이점을 제공할 것이라는 것은 해당 기술 분야의 종사자들에게 명백할 것이다.

Claims (19)

1. 아날로그 대 디지털 변환(ADC)을 위한 방법에 있어서,

   컨버터의 양자화 레벨들과 입력 신호 사이의 관계가 상기 입력 신호의 크기의 비선형 함수로서 변화하도록 비선형 전달 함수를 상기 입력 신호에 적용시키고,

   상기 비선형 전달 함수는, 보다 큰 상기 컨버터의 양자화 빈들이 더 작은 상기 입력 신호의 확률값들에 대응되도록, 상기 입력 신호의 확률 밀도 함수 'p(x)'의 적어도 근사치 측정에 관련되고,

   상기 관계는 양자화 레벨들을 업데이팅시킴으로써 반복적으로 업데이트되는 것을 특징으로 하는, 아날로그 대 디지털 변환 방법.
2. 프로그램 가능한 비선형 ADC의 제 1 항에 따른 방법에 있어서,

   상기 반복 관계는 진행중이거나, 주기적으로 재시작되거나 또는 초기화 기간 동안 한번 이용되는, 아날로그 대 디지털 변환 방법.
3. 제 1 항 또는 제 2 항에 있어서, 상기 비선형 전달 함수는,

   상기 비선형 전달 함수를 활용하는 최적화 프로세스에 따라 양자화 레벨들을 미리 규정함으로써 적용되는, 아날로그 대 디지털 변환 방법.
4. 제 3 항에 있어서,

   프로그램 가능한 비선형 ADC들을 위해, 양자화 레벨들을 미리 규정하기 위한 상기 최적화 프로세스는 입력값 확률 밀도 함수 p(x)와 대응하는 양자화 빈{b_i, b_i+1}의 주어진 양자화 레벨 a_i의 상기 양자화 에러의 함수인 상기 프로세스용 비용 함수 J에 의해 결정된 글로벌 평균 제곱 양자화 에러(global mean squared quantisation error)를 감소시키고, N 양자화 레벨들

   

   은 글로벌 비용 J_tot을 감소시키도록 업데이트되고, 상기 글로벌 비용은 N 선택된 양자화 빈들 상의 J의 합이고, N 양자화 레벨들

   

   은 상기 글로벌 비용 J_tot이 주어진 문턱치 이하일 때 상기 ADC 또는 DAC 양자화 배열을 규정하도록 취해지는, 아날로그 대 디지털 변환 방법.
5. 제 4 항에 있어서,

   변이 σ_g ²를 갖는 가우시안 함수는 입력값 확률 밀도 함수용 근사치로서 이용되는, 아날로그 대 디지털 변환 방법.
6. 제 5 항에 있어서, 단일 양자화 빈에 대한 상기 비용 함수 J는,

   

   과 실질적으로 동일하고,

   상기 글로벌 평균 제곱 에러는,

   

   과 실질적으로 동일한, 아날로그 대 디지털 변환 방법.
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 프로그램 가능한 비선형 ADC들에 대하여, 양자화 레벨들은 입력값 확률 밀도 함수 p(x)의 함수와 대응하는 양자화 빈{b_i, b_i+1}의 주어진 양자화 레벨 a_i에 대한 양자화 에러의 함수인 비용 함수 J를 활용하고, 상기 비용 함수 J의 구배의 계산은 현재의 양자화 레벨값들에 대한 지수와 에러 함수들의 테일러 급수 전개의 적어도 1 차항들을 활용하는, 아날로그 대 디지털 변환 방법.
8. 제 7 항에 있어서, 상기 테일러 급수 전개들의 항들의 값들은 검색표에 의해 제공되는, 아날로그 대 디지털 변환 방법.
9. 제 7 항에 있어서, 상기 테일러 급수 전개들의 항들의 값들은 근사 함수에 의해 제공되는, 아날로그 대 디지털 변환 방법.
10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서, 변이 σ_g ²를 갖는 가우시안 함수는 입력값 확률 밀도 함수로 이용되는, 아날로그 대 디지털 변환 방법.
11. 제 10 항에 있어서, 반복 단계 k에서, 상기 제 1 경계 양자화 레벨 a₀ ^(k)은,

    

    과 같이 업데이트되고,

    최종 경계 양자화 레벨 a_{N -1} ^(k)은

    

    과 같이 업데이트되고,

    개재하는 양자화 레벨들 a_i ^(k)은,

    

    과 같이 업데이트되고, 여기서,

    

    이고,

    

    이고 모든 항들은 여기에 정의된 바와 같은, 아날로그 대 디지털 변환 방법.
12. 제 7 항에 있어서, 상기 반복 구배 감소 프로세스의 수렴은 초기 위상 동안에만 발견되는, 아날로그 대 디지털 변환 방법.
13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,

    상기 컨버터의 출력은 상기 입력 신호들에 적용된 상기 비선형 전달 함수의 실질적으로 역함수인 비선형 전달 함수의 적용에 의해 선형화되는, 아날로그 대 디지털 변환 방법.
14. 제 1 항 내지 제 13 항 중 어느 한 항의 방법에 따라 아날로그와 디지털 신호들 간을 변환하는 장치에 있어서,

    상기 컨버터의 상기 양자화 레벨들과 상기 입력 신호 사이의 관계가 상기 입력 신호의 크기의 비선형 함수로서 변화하도록 비선형 전달 함수를 입력 신호에 적용하는 비선형 전달 함수 수단으로서,

    상기 비선형 전달 함수 수단은 보다 큰 상기 컨버터의 양자화 빈들이 보다 작은 입력 신호의 확률값들에 대응하도록 상기 비선형 전달 함수에 대한 상기 입력 신호의 확률 밀도 함수 'p(x)'의 적어도 근사치 측정과 관련되어 동작가능하고,

    상기 관계는 양자화 레벨들을 업데이트함으로써 반복적으로 업데이트되는 것을 특징으로 하는, 아날로그 대 디지털 변환 장치.
15. 제 14 항에 있어서, 통신 시스템을 포함하는, 아날로그 대 디지털 변환 장치.
16. 제 14 항에 있어서, 높은 피크-대-평균-파워 비율(PAPR) 진폭들을 갖는 신호들이 발생되는 통신 시스템을 포함하는, 아날로그 대 디지털 변환 장치.
17. 제 14 항에 있어서, 다중 캐리어 변조 구조를 활용하는 통신 시스템을 포함하는, 아날로그 대 디지털 변환 장치.
18. 제 14 항에 있어서, 직교 주파수 분할 다중을 활용하는 통신 시스템을 포함하는, 아날로그 대 디지털 변환 장치.
19. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서, 이동국을 포함하는, 아날로그 대 디지털 변환 장치.

Images