CN115632920B - 两点调制增益和线性度校正装置、方法及集成芯片 - Google Patents

两点调制增益和线性度校正装置、方法及集成芯片 Download PDF

Info

Publication number
CN115632920B
CN115632920B CN202211609104.3A CN202211609104A CN115632920B CN 115632920 B CN115632920 B CN 115632920B CN 202211609104 A CN202211609104 A CN 202211609104A CN 115632920 B CN115632920 B CN 115632920B
Authority
CN
China
Prior art keywords
error
modulation signal
value
lookup table
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211609104.3A
Other languages
English (en)
Other versions
CN115632920A (zh
Inventor
周亚运
卢方明
潘攀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Zhenghe Microchip Technology Co ltd
Original Assignee
Zhuhai Zhenghe Microchip Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Zhenghe Microchip Technology Co ltd filed Critical Zhuhai Zhenghe Microchip Technology Co ltd
Priority to CN202211609104.3A priority Critical patent/CN115632920B/zh
Publication of CN115632920A publication Critical patent/CN115632920A/zh
Application granted granted Critical
Publication of CN115632920B publication Critical patent/CN115632920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请涉及通信技术领域，为了提高校正效率，提供了两点调制增益和线性度校正装置，包括第一调制信号输入端，第二调制信号输入端，锁相环，误差预测模块、误差查找表及加法器。两点调制增益和线性度校正方法，包括：1、初始化误差查找表；2、输入调制信号；3、根据第二调制信号获取误差补偿值；4、将误差补偿值和第二调制信号相加后再送至振荡器；5、锁相环工作；6、误差预测模块生成误差预测值；7、更新误差查找表；8、重复步骤3‑7，直至误差预测值的绝对值小于预设定值；9、改变第二调制信号输入范围以更新所有误差补偿值。集成芯片，包括两点调制增益和线性度校正装置。采用上述方式提高了校正效率。

Description

两点调制增益和线性度校正装置、方法及集成芯片
技术领域
本发明涉及无线技术领域，具体是一种两点调制增益和线性度校正装置、方法及集成芯片。
背景技术
FMCW雷达收发机的扫频速度是一项重要性能指标。快速扫频可提高回波信号的中频频率，远离1/f噪声转角频率，从而获得更好的接收机性能。与此同时，快速扫频意味着单次扫频所耗时间更少，减少了雷达开机时间，节省功耗；然而快速扫频往往受限于锁相环带宽。为了克服带宽限制，可采用两点调制方式进行扫频。锁相环的两点调制方式已被广泛地应用在通信系统中以获得较大的信号调制速度，但通信系统的信号带宽通常较窄，只有数十MHz，两点调制的非线性特性不明显，一般只需校正增益即可。而FMCW雷达收发机的信号带宽较宽，通常在几个GHz的宽度，采用两点调制除了需解决增益校正外，还提出了对线性度的校正要求。因此，FMCW雷达收发机中的锁相环两点调制需要对增益和线性度进行校正，且校正过程不能显著延长雷达收发机的开机时间，以节省功耗。
目前业内有几种常见的两点调制误差校正做法，一种方法是，先固定环路分频比，接着在高通通路的数模转换器端输入一个数字信号，然后观测振荡器的输出频率或压控振荡器的输入电压范围，根据观测结果来更新数模转换器的输入，通过不断搜索迭代来完成校正，收敛方法可采用二分法。采用这种方式由于每次搜索操作中锁相环环路都需要重新建立，且搜索次数较多，校正时间较长。
另一种方法是基于符号最小二乘法的自适应增益校正算法：当两通路存在增益误差时，鉴频鉴相器的输入就会存在相位误差，符号最小二乘法校正就是通过测量此误差信号的极性来调节增益，从而逐渐减小该相位误差。该方法同样存在收敛速度慢、收敛时间与收敛精度强相关的缺点。
发明内容
为了提高校正效率，本申请提供了一种两点调制增益和线性度校正装置、方法及集成芯片。
本发明解决上述问题所采用的技术方案是：
两点调制增益和线性度校正装置，包括第一调制信号输入端，第二调制信号输入端，用于构成锁相环的分频器、误差检测器、参考时钟输入端、滤波器及振荡器，第一调制信号输入端与分频器连接，还包括：误差预测模块、误差查找表及加法器；所述第二调制信号输入端分别与误差查找表及加法器连接，所述误差查找表的输出端与加法器连接，所述加法器与振荡器连接；
所述误差预测模块用于根据滤波器的输出生成误差预测值e；
所述误差查找表中根据第二调制信号的输入范围分段设置有误差补偿值，当输入第二调制信号时，误差查找表输出对应的误差补偿值；误差查找表根据误差预测值e更新误差查找表。
进一步地，所述振荡器内置有两组电容，第一组电容与滤波器的输出端连接，第二组电容与加法器的输出端连接，第一组电容与第二组电容的尺寸比为K1:K2。
当锁相环为模拟锁相环时，该装置还包括模数转换器及数模转换器，所述滤波器通过模数转换器与误差预测模块连接，所述加法器通过数模转换器与振荡器连接。
为了提高有效位数，还包括差分积分调制器，当存在数模转换器时，所述加法器通过差分积分调制器与数模转换器连接，否则加法器通过差分积分调制器与振荡器连接。
两点调制增益和线性度校正方法，应用于两点调制增益和线性度校正装置，包括：
步骤1、初始化误差查找表；
步骤2、输入第一调制信号及第二调制信号；
步骤3、根据第二调制信号在误差查找表中获取对应的误差补偿值；
步骤4、将获取的误差补偿值和第二调制信号相加后再送至振荡器；
步骤5、锁相环开始工作，完成锁定；
步骤6、误差预测模块根据滤波器的输出生成误差预测值e；
步骤7、根据误差预测值e更新误差查找表；
步骤8、重复步骤3-7，迭代更新当前误差补偿值，直至误差预测值e的绝对值小于预设定值；
步骤9、改变第二调制信号输入范围以更新误差查找表中所有误差补偿值。
进一步地，误差预测值e的计算方式为：，其中，当锁相环为模拟锁相环时，D为模数转换器的量化结果，d为滤波器的理想预期输出值，k为增益系数，，LSBdac和LSBadc分别为数模转换器和模数转换器的最小分辨精度；当锁相环为全数字锁相环时，k=K1/K2，其中D为滤波器实际输出值，d为滤波器的理想预期输出值。
进一步地，所述步骤7具体为：采用误差预测值e乘以缩放系数u得到收敛步长，收敛步长再与此时对应的误差补偿值相加得到新误差补偿值，采用新误差补偿值更新误差查找表。
进一步地，所述步骤3具体为：
步骤31、根据第二调制信号输入范围确定索引号；
步骤32、根据索引号确定当前第二调制信号对应的误差补偿值。
一种集成芯片，包括两点调制增益和线性度校正装置。
本发明相比于现有技术具有的有益效果是：
采用误差预测模块+误差查找表的方式完成两点调制的增益和线性度快速校正，通过误差预测模块对两点调制误差进行了精准预测，并将其用于误差补偿值的收敛，克服了常规LMS校正算法收敛精度和收敛速度相互制约的问题。
采用基于误差预测的LMS校正算法+分段误差补偿，而非直接计算增益误差，放宽了对模数转换器的位数和噪声要求，同时除了可对增益进行校正外，还可校正两点调制的线性度，适用于宽工作频段收发机。
基于误差预测的LMS校正算法不同于主流的基于符号的LMS校正算法，由于误差预测的存在，每次的收敛步长都接近于最优收敛步长，因此可以在不牺牲系统收敛误差和稳定性的基础上，实现增益误差和线性度的快速收敛。
附图说明
图1为两点调制增益和线性度校正装置结构示意图；
图2为振荡器结构图示意图；
图3为误差预测模块结构示意图；
图4为误差查找表结构示意图；
图5为实施例对应的两点调制增益和线性度校正装置结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
如图1所示，两点调制增益和线性度校正装置，包括第一调制信号输入端，第二调制信号输入端，用于构成锁相环的分频器、误差检测器、参考时钟输入端、滤波器及振荡器，第一调制信号输入端与分频器连接，还包括：误差预测模块、误差查找表及加法器；所述第二调制信号输入端分别与误差查找表及加法器连接，所述误差查找表的输出端与加法器连接，所述加法器与振荡器连接；
所述误差预测模块用于根据滤波器的输出生成误差预测值e；
所述误差查找表中根据第二调制信号的输入范围分段设置有误差补偿值，当输入第二调制信号时，误差查找表输出对应的误差补偿值；误差查找表根据误差预测值e更新误差查找表。
此时的锁相环为纯数字锁相环，振荡器为数控振荡器，为了提高数控振荡器的有效位数，还包括差分积分调制器，加法器通过差分积分调制器与振荡器连接。
当锁相环为模拟锁相环时，该装置还包括模数转换器及数模转换器，所述滤波器通过模数转换器与误差预测模块连接，所述加法器通过数模转换器与振荡器连接。
为了提高数模转化器的有效位数，也可以设置差分积分调制器，所述加法器通过差分积分调制器与数模转换器连接后，再与振荡器连接。
进一步地，如图2所示，所述振荡器内置有两组电容，第一组电容与滤波器的输出连接，第二组电容与加法器、差分积分调制器或数模转换器连接，第一组电容与第二组电容的尺寸比为K1:K2。对应的，振荡器可以是LC振荡器，也可以是RC振荡器，接入的电容可以是压控可变电容也可以是开关电容。
两点调制增益和线性度校正方法，应用于两点调制增益和线性度校正装置，包括：
步骤1、初始化误差查找表；
步骤2、输入第一调制信号及第二调制信号；
步骤3、根据第二调制信号在误差查找表中获取对应的误差补偿值；
步骤4、将获取的误差补偿值和第二调制信号相加后再送至振荡器；
步骤5、锁相环开始工作，完成锁定；
步骤6、误差预测模块根据滤波器的输出生成误差预测值e；
步骤7、根据误差预测值e更新误差查找表；
步骤8、重复步骤3-7，迭代更新当前误差补偿值，直至误差预测值e的绝对值小于预设定值；
步骤9、改变第二调制信号输入范围以更新误差查找表中所有误差补偿值。
进一步地，误差预测值e的计算方式为：，其中，当锁相环为模拟锁相环时，D为模数转换器的量化结果，d为滤波器的理想预期输出值，k为增益系数，，LSBdac和LSBadc分别为数模转换器和模数转换器的最小分辨精度；当锁相环为全数字锁相环时，k=K1/K2，其中D为滤波器实际输出值，d为滤波器的理想预期输出值。
进一步地，所述步骤6具体为：采用误差预测值e乘以缩放系数u得到收敛步长，收敛步长再与此时对应的误差补偿值相加得到新误差补偿值，采用新误差补偿值更新误差查找表。
进一步地，所述步骤3具体为：
步骤31、根据第二调制信号输入范围确定索引号；
步骤32、根据索引号确定当前第二调制信号对应的误差补偿值。
一种集成芯片，包括两点调制增益和线性度校正装置。
实施例
如图5所示，本实施例采用模拟锁相环，振荡器的输出端分别与分频器及信号发射通道连接，在分频器端输入第一调制信号，在数模转换器端输入第二调制信号，锁相环开始工作。当两个调制通道存在增益失配时，误差检测器将调制误差转换成滤波器的输出电压，模数转换器对该电压进行量化，误差预测模块根据量化结果可预测当前调制误差，即误差预测值e，误差查找表依据误差预测值e更新误差补偿值。误差查找表结构如图4所示。
将第二调制信号按输入范围等区间分为N段，每段区间与误差查找表中的误差补偿值一一对应。第二调制信号通过译码生成查找表的索引号，然后再与当前选中的误差补偿值相加，相加的结果送到差分积分调制器，差分积分调制器的输出送至数模转换器，数模转换器的输出送至振荡器。
每次误差量化结束后，误差预测模块输出的误差预测值乘上缩放系数u得到收敛步长，收敛步长再与查找表中选中的误差补偿值相加，相加后的结果用于更新该误差补偿值。在某些实施例中，缩放系数u可等于1，即不进行缩放，此时有最快收敛速度。
几次迭代后可完成当前区间的调制误差的LMS自适应校正。改变调制信号输入，遍历索引号，完成误差查找表中的所有误差补偿值的校正。
通过上述方式，误差查找表利用分段补偿实现对两点调制增益和线性度同时进行校正。
本发明中的振荡器内置有两组压控可变电容，其控制电压分别来自滤波器和数模转换器，且这两组压控可变电容的尺寸比设计成K1:K2，其中K1和K2为正整数，版图上做好匹配，则有振荡器的两个输入的转换增益Kvco1:Kvco2 = K1:K2。
误差预测模块如图3所示，模数转换器的量化结果先减去偏移量d，其中d为滤波器的预期输出值所对应的量化结果，相减后的结果再与增益系数k相乘，得到最终的误差预测值，其中，LSBdac和LSBadc分别为数模转换器和模数转换器的最小分辨精度。增益系数k用于实现误差量化结果到误差补偿值的换算，在不考虑缩放系数u的情况下，保证了数模转换器输入的误差补偿量等于模数转换器量化得到的误差量。
在本发明中利用了模数转换器对调制误差进行精确量化，根据误差量化节点和误差补偿节点的增益换算关系，可很好地预测误差补偿量并实施精确的误差补偿，每次收敛都接近最优收敛步长，从而实现了误差的LMS快速收敛。
区别于常规LMS算法，收敛步长一般取固定步长或者人为动态改变，实际应用中很难预判最优收敛过程。本发明中的收敛步长直接来源于对残余误差的量化，并通过特定的装置保证补偿过程的准确性，从而在不牺牲收敛精度下获得快速收敛。

Claims (9)

1.两点调制增益和线性度校正方法，其特征在于，包括：
步骤1、初始化误差查找表；
步骤2、输入第一调制信号及第二调制信号；
步骤3、根据第二调制信号在误差查找表中获取对应的误差补偿值；
步骤4、将获取的误差补偿值和第二调制信号相加后再送至振荡器；
步骤5、锁相环开始工作，完成锁定；
步骤6、误差预测模块根据滤波器的输出生成误差预测值e；
步骤7、根据误差预测值e更新误差查找表；
步骤8、重复步骤3-7，迭代更新当前误差补偿值，直至误差预测值e的绝对值小于预设定值；
步骤9、改变第二调制信号输入范围以更新误差查找表中所有误差补偿值。
2.根据权利要求1所述的两点调制增益和线性度校正方法，其特征在于，误差预测值e的计算方式为：e＝(D-d)×k，其中，当锁相环为模拟锁相环时，D为模数转换器的量化结果，d为滤波器的理想预期输出值，k为增益系数，
Figure FDA0004112250640000011
LSBdac和LSBadc分别为数模转换器和模数转换器的最小分辨精度，K1:K2为振荡器内置的两组电容的尺寸比；当锁相环为全数字锁相环时，k＝K1/K2，其中D为滤波器实际输出值，d为滤波器的理想预期输出值，K1:K2为振荡器内置的两组电容的尺寸比。
3.根据权利要求1所述的两点调制增益和线性度校正方法，其特征在于，所述步骤7具体为：采用误差预测值e乘以缩放系数u得到收敛步长，收敛步长再与此时对应的误差补偿值相加得到新误差补偿值，采用新误差补偿值更新误差查找表。
4.根据权利要求1-3任意一项所述的两点调制增益和线性度校正方法，其特征在于，所述步骤3具体为：
步骤31、根据第二调制信号输入范围确定索引号；
步骤32、根据索引号确定当前第二调制信号对应的误差补偿值。
5.两点调制增益和线性度校正装置，应用于权利要求1-4任意一项所述的两点调制增益和线性度校正方法，包括第一调制信号输入端，第二调制信号输入端，用于构成锁相环的分频器、误差检测器、参考时钟输入端、滤波器及振荡器，第一调制信号输入端与分频器连接，其特征在于，还包括：误差预测模块、误差查找表及加法器；所述第二调制信号输入端分别与误差查找表及加法器连接，所述误差查找表的输出端与加法器连接，所述加法器与振荡器连接；
所述误差预测模块用于根据滤波器的输出生成误差预测值e；
所述误差查找表中根据第二调制信号的输入范围分段设置有误差补偿值，当输入第二调制信号时，误差查找表输出对应的误差补偿值；误差查找表根据误差预测值e更新误差查找表。
6.根据权利要求5所述的两点调制增益和线性度校正装置，其特征在于，所述振荡器内置有两组电容，第一组电容与滤波器的输出端连接，第二组电容与加法器的输出端连接，第一组电容与第二组电容的尺寸比为K1:K2。
7.根据权利要求6所述的两点调制增益和线性度校正装置，其特征在于，还包括模数转换器及数模转换器，所述滤波器通过模数转换器与误差预测模块连接，所述加法器通过数模转换器与振荡器连接。
8.根据权利要求5-7任意一项所述的两点调制增益和线性度校正装置，其特征在于，还包括差分积分调制器；当存在数模转换器时，所述加法器通过差分积分调制器与数模转换器连接，否则加法器通过差分积分调制器与振荡器连接。
9.一种集成芯片，其特征在于，包括如权利要求5至8任意一项所述的两点调制增益和线性度校正装置。
CN202211609104.3A 2022-12-15 2022-12-15 两点调制增益和线性度校正装置、方法及集成芯片 Active CN115632920B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211609104.3A CN115632920B (zh) 2022-12-15 2022-12-15 两点调制增益和线性度校正装置、方法及集成芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211609104.3A CN115632920B (zh) 2022-12-15 2022-12-15 两点调制增益和线性度校正装置、方法及集成芯片

Publications (2)

Publication Number Publication Date
CN115632920A CN115632920A (zh) 2023-01-20
CN115632920B true CN115632920B (zh) 2023-04-07

Family

ID=84910455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211609104.3A Active CN115632920B (zh) 2022-12-15 2022-12-15 两点调制增益和线性度校正装置、方法及集成芯片

Country Status (1)

Country Link
CN (1) CN115632920B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105959003A (zh) * 2016-04-25 2016-09-21 华为技术有限公司 数字分频锁相环

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7123666B2 (en) * 2003-05-09 2006-10-17 Texas Instruments Incorporated Gaussian minimum shift key transmitter with feedforward phase compensation
US10141937B2 (en) * 2016-08-09 2018-11-27 Andapt, Inc. Pulse-width modulation (PWM) control loop for power application
US10594329B1 (en) * 2018-12-07 2020-03-17 Si-Ware Systems S.A.E. Adaptive non-linearity identification and compensation using orthogonal functions in a mixed signal circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105959003A (zh) * 2016-04-25 2016-09-21 华为技术有限公司 数字分频锁相环

Also Published As

Publication number Publication date
CN115632920A (zh) 2023-01-20

Similar Documents

Publication Publication Date Title
US10419007B2 (en) Digital frequency-division phase-locked loop
CN101091316B (zh) 用于vco中心频率调谐和限制增益变化的方法和设备
EP1133828B1 (en) Method and system for calibrating analog-to-digital conversion
US7330140B2 (en) Interleaved analog to digital converter with compensation for parameter mismatch among individual converters
CN1985441B (zh) 锁相环中相位误差抵消的方法和装置
US8570107B2 (en) Clock generating apparatus and frequency calibrating method of the clock generating apparatus
CN103716048B (zh) 分数n型数字pll频率合成器中的非线性误差校正
US7148760B2 (en) VCO gain tuning using voltage measurements and frequency iteration
EP2258047B1 (en) Frequency synthesis
WO2015184963A1 (zh) 一种锁相环频率校正方法及系统
US6894627B2 (en) Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially
CN107257240B (zh) 一种晶体振荡器的数字温度补偿方法
US7746185B2 (en) Apparatus and method for acquisition and tracking bank cooperation in a digitally controlled oscillator
CN101588176A (zh) 具有环路增益校正功能的锁相环频率综合器
CN102006059B (zh) 一种∑△控制的锁相环及其校准电路和校准方法
US20210013892A1 (en) Frequency Multiplier, Digital Phase-Locked Loop Circuit, and Frequency Multiplication Method
CN115632920B (zh) 两点调制增益和线性度校正装置、方法及集成芯片
CN107276581B (zh) 一种晶体振荡器的步进温度补偿方法
CN111865340B (zh) 信号发射方法、装置、电子设备及可读存储介质
KR20060007406A (ko) 감소된 전력 소비 ａｄｃ 변환을 위한 방법 및 장치
CN115694413A (zh) 恒温晶体振荡器的频率校准方法和系统
CN109302182B (zh) 一种采用时间数字转换器(tdc)的rc时间常数校正电路及方法
CN110690899B (zh) 一种两点调制锁相环中高通通路的增益校准方法及其模块
US20230336162A1 (en) Reference Clock Frequency Correction By Mixing With Digitally-Controlled Low-Frequency Compensation Signal
Zhou et al. A Novel Method of VCO Open-loop Linearity Correction Technology for FMCW Radar

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant