JP4043503B2 - 低減された電力消費式adc変換のための方法及び装置 - Google Patents

低減された電力消費式adc変換のための方法及び装置 Download PDF

Info

Publication number
JP4043503B2
JP4043503B2 JP2006505351A JP2006505351A JP4043503B2 JP 4043503 B2 JP4043503 B2 JP 4043503B2 JP 2006505351 A JP2006505351 A JP 2006505351A JP 2006505351 A JP2006505351 A JP 2006505351A JP 4043503 B2 JP4043503 B2 JP 4043503B2
Authority
JP
Japan
Prior art keywords
function
quantization
input signal
transfer function
linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006505351A
Other languages
English (en)
Other versions
JP2006524941A (ja
JP2006524941A5 (ja
Inventor
ミュク,マルクス
ラベ,パトリック
クルヴィル,マルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2006524941A publication Critical patent/JP2006524941A/ja
Publication of JP2006524941A5 publication Critical patent/JP2006524941A5/ja
Application granted granted Critical
Publication of JP4043503B2 publication Critical patent/JP4043503B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1235Non-linear conversion not otherwise provided for in subgroups of H03M1/12
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/664Non-linear conversion not otherwise provided for in subgroups of H03M1/66

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Description

[技術分野]
本発明は、アナログ信号とディジタル信号との間の変換に関する。
[背景]
無線ローカル・エリア・ネットワーク(WLAN)は、近い将来データを搬送する主方法となることが期待されている。しかしながら、GPRS又はUMTSのような現在又は将来のセルラ・システムを用いてサービスの連続性を提供するため、WLANとセルラ・システムとを結合することを必要とするであろう。
デュアル(二重)WLAN/セルラ端末装置に関して予見される1つの重大な問題は、電力消費である。相当の電力を消費する典型的な移動端末装置内の様々な部品の中に、アナログ/ディジタル変換器(ADC)がある。
IEEE802.11a又はBRAN HIPERLAN/2 WLANの典型的な実行においては、2つのADCが、同相位相及び直交位相(I/Q)の別々の経路に対して必要とされる。
一例として、アナログ・デバイス社(Analog Devices)は、AD775 ADCを製作し、当該AD775 ADCの仕様は、それが20メガサンプル/秒を8ビット解像度で与え、60mW電力を必要とすることを記述し、60mW電力は、その仕様書に「非常に低い」と記述されている。
前述のWLANフレームワーク内では、これは、120mWの合計のADC電力消費に相当する。
このレベルの電力消費は、セルラ・ネットワークにのみ接続されている類似の端末装置と比較して、上記端末装置内のバッテリの寿命を低減するであろう。有り得る解法は、結果的により大きく且つより重い端末装置をもたらすことになりそうである一層大きいバッテリを用いることを含むか、又はデュアルWLAN/セルラ端末装置内のADCの電力消費を低減するための手段を見つけることである。
より一般的には、ADC内の、そしてより少ない規模でディジタル/アナログ変換器(DAC)内のより低い電力消費が、音声レコーダ、携帯型ステレオ及びトランシーバのような多くの携帯型装置で望ましい。
より一般的には、ADC内の、そしてより少ない規模でディジタル/アナログ変換器(DAC)内のより低い電力消費が、音声レコーダ、携帯型ステレオ及びトランシーバのような多くの携帯型装置で望ましい。
米国特許明細書No.4,395,732は、ADC量子化レベルがアナログ入力信号の変化する分布に適合され、それにより各スレッショルドが統計的に全ての他のスレッショルドと同じように有意であり、従って量子化器の動的範囲が無駄にされないシステムを開示する。特に、上記米国特許明細書は、テレビジョン画像の各ラインの後でADC量子化レベルを適合させることを提案する。しかしながら、単一の適合が実行される仕方の記載がなく、特に、その明細書は、どんなアルゴリズムを用いて、スレッショルドの各単一の適合を実行するかを記載していない。
[発明の概要]
本発明は、特許請求の範囲に記載されたようなアナログ/ディジタル変換のための方法及び装置を提供する。
[詳細な説明]
典型的なADC内で、電力消費は、到来信号を量子化するため用いられるビット数に比例する。Patric Loumeau及びJean−Francois Navinerによる「無線周波数信号のディジタル化、受信機PCS1900、アナログ/ディジタル変換器パイプラインのアーキテクチャ(Numerisation du signal radiofrequences, Receptor PCS 1900, Archtecture de convertisseurs anlogique−numerique pipleline)」(Formation Continue、電気通信国立高等学校(Ecole Nationale Superieure des Telecommunications)(ENST)、パリ、2002年)において、電力消費経験則は、典型的なADCデバイスに対して次式ように与えられる。
Figure 0004043503
ここで、Pは電力消費(例えば、mWで)であり、Cは定数であり、Fdataはデータ出力速度(例えば、メガワード/秒(Mwords/s)で)であり、ENOBは量子化における実効ビット数である。
そのようなADC(及び、逆にディジタル/アナログ変換器、即ちDAC)の目的は、到来信号の値を出来るだけ正確に表すことにある。この精度は、有り得る値の範囲を量子化するため用いられるビット数により達成され、その結果として起こる電力消費の変動は、式1で表される。
従って、出来るだけ正確に表すことを達成するため、ADCは、典型的には、線形量子化を用い、即ち、それらADCは、2ENBOにより定義される使用可能な値にわたり、値の範囲を等しく分割する。こうして、例えば、8ビットが用いられる場合、有り得る値の範囲は、256個の等しいビンに分割される。所与のビンのサブ範囲内に入る入力値は、量子化されたレベル又は値を、通常はビンのサブ範囲の中心値を割り当てられる。
対照的に、多くのデータ通信(ソース・コーディング)プロトコル内で、量子化のねらいは、伝送のため用いられるビット数を圧縮することにあり、その結果として、信号の完全性が幾らかの損失を被る。典型的には、Vinay Anant Vaishampayanによる「多重記述スカラー量子化器の設計(Design of Multiple Description Scalar Quantizers)」(情報理論のIEEE会報(IEEE Transaction on Information Theory)、1993年)、又はA.Gersho及びR.M.Grayによる「ベクトル量子化と信号圧縮(Vector Quantization and Signal Compression)」(Kluwer Academic Publishers(出版社)、米国マサチューセッツ州Norwell、1992年)に説明されているように、用いられる量子化プロセスは、極めて非線形である。
しかしながら、本発明の発明者は、例えば、直交周波数分割多重化(OFDM)された信号のような不均一の確率密度分布(PDD)を有する信号源に対して、ADCは、それにも拘わらず量子化プロセス内で非線形性を採用し得て、それにより、圧縮に起因した信号完全性の関連の損失が、最低の確率入力値範囲内に集中されることが分かった。
特に、本発明は、この利点が入力条件が変化しても維持されるように、(非線形)量子化を常に適合させるための手段を提供する。
これは、非線形ADCプロセスを可能にして、少なくとも1つの実効性のより少ないビット数を用いて、線形ADCプロセスのビット誤り率(BER)に対して最終の解釈された信号で実質的に類似のビット誤り率を達成する。その結果は、用いられるADCに対して電力消費のおおよそ二等分化することである。
逆に、電力消費の問題がバッテリ技術の開発により緩和される場合、本発明は、現在のADCに比べて所与の量子化ビット数に対してBERを改善するであろう。所与のビット数に対する改善されたBERは、例えば、ADCに結合され得る他の技術により有り得るビット数が抑制される場合有利である。
図1及び図2を参照して、非線形伝達関数(126,210)、例えば、適切に適合されたダイオードを有するアナログ・デバイス(アナログ装置)(120)を通る入力信号を考えてみる。
アナログ・デバイスの非線形伝達関数は、S字状関数(126,210)として事前定義され、そのS字状関数の勾配は、入力信号に対して想定されたガウス確率密度分布(PDD)の関数(220)である。従って、非線形伝達関数は、実質的にガウスPDDの平均値(222)で最大勾配と、ゼロに近づくガウスPDDの値に対してゼロに近づく勾配とを有する。
その効果が図2に示され、その図2において、入力値間隔δin1とδin2とは、同一であるが、しかし出力値間隔δout1は圧縮され、一方δout2は伸張される。
こうして、非線形伝達関数の効果は、それらの発生確率に比例して値間隔を伸張又は圧縮することである。
次いで、アナログ・デバイスの非線形出力は、線形ADC(130)を用いて量子化される。なお、その線形ADCは、匹敵する従来技術のシステムのADCで見つけられるであろうような少なくとも1ビットより小さいビット量子化精度(少なくとも2倍の大きさのビン)を有する。これは、式1によりほぼ50%の電力消費の節約を提供する。
有り得る入力値間隔が非線形により伸張されるので、それらの入力値間隔は、入力の線形バージョンがより小さい量子化器ビンに適合するであろうと同じくらい、より大きい量子化器ビンに適合する。圧縮され且つ有り得ることがより少ない値に対して、量子化器ビンは、比例してより大きく現れるが、しかしいずれのその結果生じる不正確さは、発生の低い頻度により、そしてOFDMタイプの伝送の場合、最終の解釈されたビット誤り率に対するそのような量子化エラーの重みが低いことにより緩和される。
次いで、ADCの非線形量子化された出力は、出力についてアナログ・デバイスの逆伝達関数を実質的に実行する関数を計算することにより、又は出力を事前定義された値のルックアップ・テーブルと関連付けることにより、線形化される。
次いで、線形化された出力は、標準の線形ADC(150)の出力として処理される。
例えば本発明は以前から存在するシステム内の線形ADCの直接の代用品として用いられるのではないので、上記出力が標準の線形ADCの出力として処理される必要がない場合、線形化手段(140)は、後続のプロセスが非線形出力を用いるよう設計され得るので任意であることに注目されたい。
前述の非線形伝達関数に向けての近似は、アナログ構成要素によって変わることは明らかである。
しかしながら、上記技術の主な不利点は、アナログ・デバイスの非線形伝達関数が入力の現在の確率密度関数に向けての粗の近似のみであることである。
ここで、図4を参照して、非線形変換器の一例が説明される。
現在、非線形量子化は、例えば、電話応用(音声量子化、例えば、Simon Haykin著「通信システム(Communication systems)」、第4版、Wiley & Sons、2001年、3章参照)の枠組みにおいて用いられる。ここで、非線形圧縮/圧縮解除デバイスが、線形ADCと組み合って用いられる。そのような非線形デバイスは、主に、非常に単純で非常に狭帯域応用(例えば、音声コーディング)に適用される。
そのような応用における問題は、非線形圧縮構成要素が(いずれの非線形デバイスがそうであるように)信号の帯域幅を増大させることである。しかしながら、ADCは、通常、本来的な低域通過フィルタを有し、従って、信号は、ADCデバイスにより歪まされる。従って、提案された解法は、量子化デバイスを信号分配に適応させることである。
本発明の発明者は、非線形ADCが入力範囲内で変化するサイズの量子化ビンを用いて製作されることができることを想定している。
入力信号が非線形ADCに通され、その非線形ADC内で、量子化ビンは、次のプロセスに従って区切られる。
図3を参照すると、bが量子化器ビンの境界値であり、そしてaが量子化レベル(典型的には、各ビン範囲の中心値)である場合、量子化ビン同士の最適間隔は、個々のビンの全てにわたり量子化器レベルの全体の(global)平均二乗量子化誤差(MSE)を最小にすることにより達成される。
この全体MSEを最小にすることは、全てのビンに対する最小全体MSEが達成されるまで、入力xの有り得る値に対してビンをより小さくして、b<x≦bi+1のとき、有りそうもない値のビンをより大きくするという犠牲を払って(x−aを最小にすることである。入力xの値の確率は、例えば、分散σ を有するガウス関数に基づく確率密度関数p(x)により定義される。
誤差関数Jは、次式のように定義される。
Figure 0004043503
ここで、
Figure 0004043503
であり、そして
Figure 0004043503
を選択する。
従って、量子化器ビン幅b,bi+1の調整と量子化器レベルaの調整とは、相互依存であることに注目されたい。式2を拡張することにより、1つの量子化ビンにわたるその結果生じる誤差は次式のように与えられる。
Figure 0004043503
ここで、exp( )は指数関数exp(m)=eであり、erf()は誤差関数
Figure 0004043503
である。
N個の量子化レベルa,…,aN−1に対して、非有界のa−1(これは、−∞の下側の入力値境界を有する。)と、同様に、+∞のより上側の入力値境界を有するaとを排除すると、有界レベルに対する全体MSEは次式のとおりである。
Figure 0004043503
totの全体最小に対応する量子化レベルの集合
Figure 0004043503
は、用いるべき量子化スキームを決定する。
全体最小は、最初に近似化された解を多項式シーケンスとして探索する数値多次元最適化方法、又は当該技術で知られている全体MSEを最適化する他の方法により見つけることができる。
同様に、p(x)が信号の種類についての知識/仮定に従って、又は経験的データを用いることにより選定されることができることは明らかである。
上記技術が前のアナログ・デバイスに対して優秀な非線形伝達関数を与える一方で、それは、入力の性質に変更がある場合p(x)の連続的な又は更に周期的再推定のための手段を与えない。
好適な実施形態
再び図4を参照すると、本発明の好適な実施形態は、プログラム可能な非線形ADCの量子化ビンのいずれか又はその全てを動的にサイズ変更をすることができる当該プログラム可能な非線形ADCを利用する。これは、入力電力が変化する場合、例えば、入力信号が既に自動利得制御(AGC)を通ったときに特定の価値がある。なお、自動利得制御(AGC)は、入力信号の確率密度関数を時間に対して潜在的に変えることができる。
この実施形態では、反復勾配下降プロセス(iterative gradient descent process)が、量子化レベルを更新するため用いられる。量子化レベル
Figure 0004043503
の初期推定値が、選定される。通常、
Figure 0004043503
は、前に導出されたように記憶された値からか、又は前の更新履歴に基づくか、或いは幾つかの他の推定手段によるかによって、大部分の場合に生じるように到来信号の分布に適合される最適集合である。
反復カウンタkは、0に設定される。
前に定義されたコスト関数Jを使うと、
Figure 0004043503
に関して上記式内で、exp関数及びerf関数は、点a=a {k}(即ち、aの現在値)の周りでのそれらの式のテイラー級数の式により置換され、任意の次数での一貫した切り捨てが実行可能であるが、好ましくは、複雑さを最小にするためそのテイラー級数の1次の項のみを取る。
これらの項は、直接計算されることができるか、又は事前計算されたルックアップ・テーブルにより見つけられることができるか、或いは、例えば、Abramowitz及びStegun著の「数学関数ハンドブック(Handbook of mathematical functions)」(Dover出版社、ニューヨーク、1972年)により与えられるような近似を用いて見つけられることができる。
置換された式は、
Figure 0004043503
として与えられる。
次いで、量子化レベルは、次の通りに更新される。
N個の線形方程式
Figure 0004043503
は、当該方程式内の残りの全てのaを近似a {k}に置換することにより独立に解かれ、その結果a {k+1}及びaN−1 {k+1}に関する特別のケースを含む更新されたレベルa {k+1}が、以下で与えられるようになる。
Figure 0004043503
及び
Figure 0004043503
であり、ここで、
Figure 0004043503
である。
残差
Figure 0004043503
が、スレッショルドΔaより下である場合、

=a {k+1} (但し、i=0,1,…,N−1)

である。さもなければ、k=k+1に設定し、そして量子化レベルの更新を繰り返す。
反復最適化プロセスは、進行中のままにされ、又は周期的に再開され、或いは初期化期間中に1回用いられることができる。
上記実施形態は、直交周波数分割多重化(OFDM)された信号の場合に特に関心があり、そして高いピーク対平均電力比(PAPR)を有するシステムが典型的に実施形態が良好に適合される入力確率分布を呈するので、高いピーク対平均電力比(PAPR)を有する上記システム内でより一般的に特に関心がある。
本明細書で説明した非線形伝達関数、及びそれに基づく事前定義された反復的適応は、いずれのガウス状入力分布に適用可能であり、そしてガウス近似がそれにも拘わらず線形近似より優秀である多くの非ガウス入力分布のための線形変換器に対して有利さを与えるであろうことが当業者に明らかな筈である。
図1は、アナログ信号とディジタル信号との間の例示的変換方法のブロック図である。 図2は、非線形伝達関数及びそのガウス状勾配を示す。 図3は、変換器内で利用される量子化レベル及びビンを示す。 図4は、本発明の一実施形態に従ったアナログ信号とディジタル信号との間の変換方法のブロック図である。

Claims (19)

  1. アナログ/ディジタル変換(ADC)のための方法であって、変換器の量子化レベルと入力信号の関係が前記入力信号の大きさの非線形関数として変わるように非線形伝達関数を前記入力信号に適用するステップを備える前記方法において、
    前記非線形伝達関数は、前記変換器のより大きい量子化ビンが前記入力信号の有り得ることがより少ない値に対応するように、前記入力信号の確率密度関数‘p(x)’の少なくとも近似の測定値と関連付けられ、
    非線形伝達関数を前記入力信号に適用する前記ステップが、量子化レベルを更新することにより、前記非線形伝達関数と確率密度の前記測定値の関係を繰り返し更新するステップを含む
    ことを特徴とする方法。
  2. プログラム可能な非線形アナログ/ディジタル変換器でのアナログ/ディジタル変換のための請求項1に記載の方法であって、
    前記の繰り返しの関係が、進行中であり、又は周期的に再び開始され、或いは初期期間中に1回用いられることができる、方法。
  3. 前記非線形伝達関数が、当該非線形伝達関数を利用して最適化プロセスに従って量子化レベルを事前定義することにより適用される請求項1又は2記載の方法。
  4. プログラム可能な非線形アナログ/ディジタル変換器でのアナログ/ディジタル変換のため、量子化レベルを事前定義するための最適化プロセスが、入力値確率密度関数p(x)の関数である前記プロセスに対するコスト関数Jにより決定される全体の二乗平均量子化誤差と、対応の量子化ビン{b,bi+1}の所与の量子化レベルaに対する量子化誤差とを低減し、
    N個の量子化レベル
    Figure 0004043503
    が、全体コストJtotを低減するように更新され、
    前記全体コストが、N個の選択された量子化ビンにわたるJの和であり、
    N個の量子化レベル
    Figure 0004043503
    が、全体コストJtotが所与のスレッショルドより下であるとき前記のADC又はDAC量子化構成を定義するよう取られる
    請求項3記載の方法。
  5. 分散σ を有するガウス関数が、入力値確率密度関数に対する近似として用いられる請求項4記載の方法。
  6. 単一の量子化ビンに対するコスト関数Jが、
    Figure 0004043503
    に実質的に等しく、
    前記の全体二乗平均誤差が、
    Figure 0004043503
    に実質的に等しい
    請求項5記載の方法。
  7. プログラム可能な非線形ADCに対して、量子化レベルが、コスト関数Jを利用して反復勾配下降プロセスの出力に従って更新され、
    前記コスト関数Jが、入力値確率密度関数p(x)と、対応の量子化ビン{b,bi+1}の所与の量子化レベルaに対する量子化誤差との関数であり、
    前記コスト関数Jの勾配の計算が、現在の量子化レベル値の周りでの指数及び誤差関数のテイラー級数展開の少なくとも1次の項を利用する
    請求項1から6のいずれか一項に記載の方法。
  8. テイラー級数展開の項に対する値が、ルックアップ・テーブルにより与えられる請求項7記載の方法。
  9. テイラー級数展開の項に対する値が、近似関数により与えられる請求項7記載の方法。
  10. 分散σ を有するガウス関数が、入力値確率密度関数のため用いられる請求項7から9のいずれか一項に記載の方法。
  11. 反復ステップkでの第1の有界量子化レベルa {k}が、
    Figure 0004043503
    として更新され、
    最後の有界量子化レベルaN−1 {k}が、
    Figure 0004043503
    として更新され、
    介在量子化レベルa {k}が、
    Figure 0004043503
    として更新され、
    ここで、
    Figure 0004043503
    及び
    Figure 0004043503
    であり、
    全ての項が本明細書で定義されるものである
    請求項10記載の方法。
  12. 前記反復勾配下降プロセスの収束が、初期化段階中に1回だけ求められる請求項7記載の方法。
  13. 前記変換器の出力が、前記入力信号に適用される非線形伝達関数の逆数で実質的にある非線形伝達関数の適用により線形化される請求項1から12のいずれか一項に記載の方法。
  14. 請求項1から13のいずれか一項に記載の方法に従ってアナログ信号とディジタル信号との間を変換する装置であって、前記変換器の量子化レベルと入力信号の関係が前記入力信号の大きさの非線形関数として変わるように非線形伝達関数を前記入力信号に適用する非線形伝達関数手段を備える前記装置において、
    前記非線形伝達関数手段が、前記非線形伝達関数を前記入力信号の確率密度関数‘p(x)’と関連付けるように前記入力信号の確率密度関数‘p(x)’の少なくとも近似の測定値に応答し、それにより前記変換器のより大きい量子化ビンが前記入力信号の有り得ることがより少ない値に対応し、
    前記非線形伝達関数手段が、前記非線形伝達関数を前記入力信号へ適用するため動作し且つ量子化レベルを更新することにより前記非線形伝達関数と確率密度の前記測定値の関係を繰り返し更新する手段を含む
    ことを特徴とする装置。
  15. 請求項14記載の装置を備える通信システム。
  16. 高いピーク対平均電力比(PAPR)振幅を有する信号が生じる通信システムであって、請求項14記載の装置を備える通信システム。
  17. 多重搬送波変調スキーム(multi−carrier modulation scheme)を利用する通信システムであって、請求項14記載の装置を備える通信システム。
  18. 直交周波数分割多重化方式を利用する通信システムであって、請求項14記載の装置を備える通信システム。
  19. 請求項14から18のいずれか一項に記載の装置を備える移動局。
JP2006505351A 2003-04-30 2004-04-30 低減された電力消費式adc変換のための方法及び装置 Expired - Fee Related JP4043503B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03291060A EP1473837B1 (en) 2003-04-30 2003-04-30 Method and apparatus for reduced power consumption ADC/DAC conversion
PCT/EP2004/004639 WO2004098063A1 (en) 2003-04-30 2004-04-30 Method and apparatus for reduced power consumption adc conversion

Publications (3)

Publication Number Publication Date
JP2006524941A JP2006524941A (ja) 2006-11-02
JP2006524941A5 JP2006524941A5 (ja) 2007-06-28
JP4043503B2 true JP4043503B2 (ja) 2008-02-06

Family

ID=32981974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006505351A Expired - Fee Related JP4043503B2 (ja) 2003-04-30 2004-04-30 低減された電力消費式adc変換のための方法及び装置

Country Status (8)

Country Link
US (1) US7432838B2 (ja)
EP (1) EP1473837B1 (ja)
JP (1) JP4043503B2 (ja)
KR (1) KR20060007406A (ja)
CN (1) CN1781252B (ja)
AT (1) ATE336107T1 (ja)
DE (1) DE60307429T2 (ja)
WO (1) WO2004098063A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009535864A (ja) 2006-02-21 2009-10-01 エヌエックスピー ビー ヴィ 指数デジタル−アナログ変換器
KR20130050375A (ko) * 2006-09-19 2013-05-15 에이저 시스템즈 엘엘시 높은 피크대 평균 전력비들로부터 유발되는 다중 반송파 변조된 신호들의 왜곡을 감소시키는 동적 선택 방법들
US7688245B2 (en) 2008-07-11 2010-03-30 Infineon Technologies Ag Method for quantizing of signal values and quantizer
US8842758B2 (en) 2009-02-11 2014-09-23 Agere Systems Llc Dynamically selecting methods to reduce distortion in multi-carrier modulated signals resulting from high peak-to-average power ratios
GB2478000B (en) * 2010-02-23 2016-01-06 Qualcomm Technologies Int Ltd Improved quantization method for ofdm
EP2549704B1 (en) * 2010-03-16 2020-09-02 Nec Corporation Digital receiver and optical communication system that uses same
CN102208912B (zh) * 2010-03-31 2013-11-27 上海摩波彼克半导体有限公司 集成电路芯片中模数转换非线性误差修复电路结构及方法
WO2011136917A1 (en) 2010-04-29 2011-11-03 Cardiac Pacemakers, Inc. Implantable medical device configuration based on port usage
US9363068B2 (en) 2010-08-03 2016-06-07 Intel Corporation Vector processor having instruction set with sliding window non-linear convolutional function
CN110995277B (zh) * 2019-12-06 2021-06-01 浙江大学 一种多层神经网络辅助的罚对偶分解信道译码方法
CN111525921B (zh) * 2020-05-15 2023-09-08 矽力杰半导体技术(杭州)有限公司 用于神经网络中信号转换的系统和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573795A (en) * 1968-03-06 1971-04-06 Gen Dynamics Corp Systems for converting information from digital-to-analog form and vice versa
US4395732A (en) * 1981-08-19 1983-07-26 Motorola Inc. Statistically adaptive analog to digital converter
US5995539A (en) * 1993-03-17 1999-11-30 Miller; William J. Method and apparatus for signal transmission and reception
US6040861A (en) * 1997-10-10 2000-03-21 International Business Machines Corporation Adaptive real-time encoding of video sequence employing image statistics
US6295013B1 (en) * 1998-09-25 2001-09-25 Photobit Corporation Nonlinear flash analog to digital converter used in an active pixel system
US20020168016A1 (en) * 2001-03-14 2002-11-14 Xianbin Wang Method and apparatus for reducing peak to average power ratio in a multi-carrier modulation communication system
US6498577B1 (en) * 2002-01-16 2002-12-24 Infineon Technologies Ag Piecewise-linear, non-uniform ADC

Also Published As

Publication number Publication date
JP2006524941A (ja) 2006-11-02
CN1781252B (zh) 2011-11-23
CN1781252A (zh) 2006-05-31
KR20060007406A (ko) 2006-01-24
ATE336107T1 (de) 2006-09-15
US7432838B2 (en) 2008-10-07
EP1473837A1 (en) 2004-11-03
EP1473837B1 (en) 2006-08-09
DE60307429D1 (de) 2006-09-21
WO2004098063A1 (en) 2004-11-11
US20080030388A1 (en) 2008-02-07
DE60307429T2 (de) 2006-12-07

Similar Documents

Publication Publication Date Title
JP4043503B2 (ja) 低減された電力消費式adc変換のための方法及び装置
US7262724B2 (en) System and method for adjusting dynamic range of analog-to-digital converter
US8576103B2 (en) Rollover operative digital to analog converter (DAC)
US6894627B2 (en) Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially
US6661363B2 (en) System and method for adaptive sigma-delta modulation
JP6375119B2 (ja) アナログ−デジタル変換器のための低電力量子化器
US20090073011A1 (en) Circuit and method for gain error correction in adc
US6795005B2 (en) Variable, adaptive quantization in sigma-delta modulators
JP4440539B2 (ja) シグマ−デルタ・ループおよびフィードバックdacモデルを用いたディジタル−アナログ変換器
GB2402006A (en) Analog to digital converter
US20090073012A1 (en) Self-calibrating digital-to-analog converter and method thereof
US8120517B2 (en) Digital-analog conversion circuit and output data correction method of the same
JPH0897806A (ja) データ復元装置、システム及び方法
EP3509220A1 (en) Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator
US20040113824A1 (en) Accumulator for adaptive Sigma-Delta modulation
US9071257B2 (en) Systems and methods for derivative level-crossing sampling
JP2006524941A5 (ja)
Lundin et al. Look-up tables, dithering and volterra series for ADC improvements
JP2014220647A (ja) Δσa/d変換装置
EP1564891B1 (en) Variable, adaptive quantization in sigma-delta modualtors
WO2016137646A1 (en) Error-feedback digital-to-analog converter (dac)
Dincic et al. Design of low-bit robust analog-to-digital converters for signals with Gaussian distribution
CN113805843A (zh) 最大值求解电路及最大值求解方法
JPH08298417A (ja) 可変減衰回路
MXPA00012437A (en) Method and apparatus for d.c. offset correction in digital-to-analog converters

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees