JP2014220647A - Δσa/d変換装置 - Google Patents
Δσa/d変換装置 Download PDFInfo
- Publication number
- JP2014220647A JP2014220647A JP2013098617A JP2013098617A JP2014220647A JP 2014220647 A JP2014220647 A JP 2014220647A JP 2013098617 A JP2013098617 A JP 2013098617A JP 2013098617 A JP2013098617 A JP 2013098617A JP 2014220647 A JP2014220647 A JP 2014220647A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digital data
- conversion
- error
- comparators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 91
- 238000013139 quantization Methods 0.000 claims abstract description 39
- 238000013507 mapping Methods 0.000 claims abstract description 15
- 238000001914 filtration Methods 0.000 claims description 3
- 238000004088 simulation Methods 0.000 description 43
- 238000000034 method Methods 0.000 description 41
- 238000012937 correction Methods 0.000 description 24
- 238000009826 distribution Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 9
- 230000006978 adaptation Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 230000001186 cumulative effect Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000611 regression analysis Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000002945 steepest descent method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
Abstract
Description
入力アナログ電圧から、D/A変換手段からのアナログ電圧を減算して、減算結果のアナログ電圧を出力する減算手段と、
上記減算手段からのアナログ電圧を低域通過もしくは帯域通過ろ波して出力するフィルタと、
変更可能な複数の量子化レベルを有し、上記フィルタからのアナログ電圧を第1のビットコードのデジタルデータにA/D変換して出力するA/D変換手段と、
上記A/D変換手段からの第1のビットコードのデジタルデータをアナログ電圧にD/A変換して上記減算手段に出力する上記D/A変換手段と、
第1のビットコードのデジタルデータを、上記第1のビットコードのビット数よりも大きいビット数を有する第2のビットコードのデジタルデータに復号化するためのマッピングテーブルを有し、上記デジタル量子化手段からの第1のビット数コードのデジタルデータを上記第2のビットコードのデジタルデータに復号化して出力する復号化手段と、
上記A/D変換手段の複数の量子化レベルと、上記復号化手段のマッピングテーブルのうちの少なくとも一方を、上記D/A変換手段の誤差が最小となるように設定する制御手段とを備えたことを特徴とする。
それぞれ互いに異なるしきい値を有する複数のコンパレータと、当該複数のコンパレータからの各出力信号を加算する加算器を含み、上記フィルタからのアナログ電圧をデジタルデータにA/D変換する並列型確率的A/D変換手段と、
変更可能な複数の量子化レベルを有し、上記並列型確率的A/D変換手段からのデジタルデータをデジタル量子化して所定の第1のビットコードのデジタルデータを出力するデジタル量子化手段とを備えたことを特徴とする。
上記第1のコンパレータ群の各しきい値は所定のオフセットの標準偏差に設定され、
上記第2のコンパレータ群の各しきい値は上記オフセットの標準偏差の逆符号の値に設定されることを特徴とする。
(1)DEMを用いず、従来技術に比較して回路構成が簡単であって高精度で安定してA/D変換できるA/D変換装置を提供できる。これにより、A/D変換装置を低電力化及び小面積化できる。
(2)A/D変換装置において、コンパレータオフセットの統計性を解析して制御し、オフセットレベル以下の信号も検出でき、素子特性ミスマッチの大きい微細プロセスでもダイナミックレンジを確保できる。
(3)高精度ΔΣA/D変換装置の設計効率が向上し、市場要求や製造技術変更への対応が容易となる。
(1)DEMを用いず、従来技術に比較して回路構成が簡単であって高精度で安定してA/D変換できるA/D変換装置を提供できる。これにより、A/D変換装置を低電力化及び小面積化できる。
(2)A/D変換装置において、コンパレータオフセットの統計性を解析して制御し、オフセットレベル以下の信号も検出でき、素子特性ミスマッチの大きい微細プロセスでもダイナミックレンジを確保できる。
(3)高精度ΔΣA/D変換装置の設計効率が向上し、市場要求や製造技術変更への対応が容易となる。
2…低域通過フィルタ(LPF)、
3…並列型確率的A/D変換器、
4…可変レベルデジタル量子化器、
5…デコーダ、
6…D/A変換器、
7…テーブルメモリ、
7a,7b…レジスタテーブル、
8…D/A変換器誤差補正回路、
11−1〜11−N…コンパレータ、
12…加算器、
13…参照電圧発生器、
14−1〜14−N…加算器、
15…サーモメータバイナリ変換エンコーダ、
21〜24…積分器、
25…量子化器(A/D変換器)、
26…D/A変換器、
27…加算器、
31〜34…減算器、
35〜37…加算器、
41〜44…乗算器(D/A変換を具備),
51〜54,61〜65…乗算器、
70…直流電圧源、
100…ΔΣA/D変換装置、
101…参照電圧発生器、
102…A/D変換器、
103…誤差演算器、
110…適応化コントローラ、
C1〜CN…キャパシタ、
G1,G2…コンパレータグループ、
S1〜SN…スイッチ。
入力アナログ電圧から、D/A変換手段からのアナログ電圧を減算して、減算結果のアナログ電圧を出力する減算手段と、
上記減算手段からのアナログ電圧を低域通過もしくは帯域通過ろ波して出力するフィルタと、
変更可能な複数の量子化レベルを有し、上記フィルタからのアナログ電圧を第1のビットコードのデジタルデータにA/D変換して出力するA/D変換手段と、
上記A/D変換手段からの第1のビットコードのデジタルデータをアナログ電圧にD/A変換して上記減算手段に出力する上記D/A変換手段と、
第1のビットコードのデジタルデータを、上記第1のビットコードのビット数よりも大きいビット数を有する第2のビットコードのデジタルデータに復号化するためのマッピングテーブルを有し、上記第1のビット数コードのデジタルデータを上記第2のビットコードのデジタルデータに復号化して出力する復号化手段と、
上記A/D変換手段の複数の量子化レベルと、上記復号化手段のマッピングテーブルのうちの少なくとも一方を、上記D/A変換手段の誤差が最小となるように設定する制御手段とを備えたことを特徴とする。
上記第1のコンパレータ群の各しきい値は所定のオフセットの標準偏差に設定され、
上記第2のコンパレータ群の各しきい値は上記オフセットの標準偏差の逆符号の値に設定されることを特徴とする。
Claims (5)
- 入力アナログ電圧から、D/A変換手段からのアナログ電圧を減算して、減算結果のアナログ電圧を出力する減算手段と、
上記減算手段からのアナログ電圧を低域通過もしくは帯域通過ろ波して出力するフィルタと、
変更可能な複数の量子化レベルを有し、上記フィルタからのアナログ電圧を第1のビットコードのデジタルデータにA/D変換して出力するA/D変換手段と、
上記A/D変換手段からの第1のビットコードのデジタルデータをアナログ電圧にD/A変換して上記減算手段に出力する上記D/A変換手段と、
第1のビットコードのデジタルデータを、上記第1のビットコードのビット数よりも大きいビット数を有する第2のビットコードのデジタルデータに復号化するためのマッピングテーブルを有し、上記デジタル量子化手段からの第1のビット数コードのデジタルデータを上記第2のビットコードのデジタルデータに復号化して出力する復号化手段と、
上記A/D変換手段の複数の量子化レベルと、上記復号化手段のマッピングテーブルのうちの少なくとも一方を、上記D/A変換手段の誤差が最小となるように設定する制御手段とを備えたことを特徴とするA/D変換装置。 - 上記A/D変換手段は、
それぞれ互いに異なるしきい値を有する複数のコンパレータと、当該複数のコンパレータからの各出力信号を加算する加算器を含み、上記フィルタからのアナログ電圧をデジタルデータにA/D変換する並列型確率的A/D変換手段と、
変更可能な複数の量子化レベルを有し、上記並列型確率的A/D変換手段からのデジタルデータをデジタル量子化して所定の第1のビットコードのデジタルデータを出力するデジタル量子化手段とを備えたことを特徴とする請求項1記載のA/D変換装置。 - 上記制御手段は、所定の基準信号を入力したときに、当該A/D変換装置から出力されるデジタルデータと、上記基準信号をA/D変換器したときのデジタルデータとの誤差を最小化させることにより、上記D/A変換手段の誤差を最小化させることを特徴とする請求項1又は2記載のA/D変換装置。
- 上記制御手段は、上記デジタル量子化手段の複数の量子化レベルと、上記復号化手段のマッピングテーブルのうちの少なくとも一方を、上記D/A変換手段の誤差が最小となるように適応化することを特徴とする請求項1〜3のうちのいずれか1つに記載のA/D変換装置。
- 上記並列型確率的A/D変換手段の複数のコンパレータは、第1のコンパレータ群と、第2のコンパレータ群とに分割されて構成され、
上記第1のコンパレータ群の各しきい値は所定のオフセットの標準偏差に設定され、
上記第2のコンパレータ群の各しきい値は上記オフセットの標準偏差の逆符号の値に設定されることを特徴とする請求項2〜4のうちのいずれか1つに記載のA/D変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013098617A JP5758434B2 (ja) | 2013-05-08 | 2013-05-08 | Δσa/d変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013098617A JP5758434B2 (ja) | 2013-05-08 | 2013-05-08 | Δσa/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014220647A true JP2014220647A (ja) | 2014-11-20 |
JP5758434B2 JP5758434B2 (ja) | 2015-08-05 |
Family
ID=51938742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013098617A Active JP5758434B2 (ja) | 2013-05-08 | 2013-05-08 | Δσa/d変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5758434B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017147712A (ja) * | 2015-05-27 | 2017-08-24 | パナソニックIpマネジメント株式会社 | Ad変換器 |
JP2017225031A (ja) * | 2016-06-16 | 2017-12-21 | 国立大学法人大阪大学 | A/d変換装置及び電子機器 |
WO2023223523A1 (ja) * | 2022-05-20 | 2023-11-23 | 三菱電機株式会社 | デルタシグマ変調回路、ディジタル送信回路、及び、ディジタル送信機 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5831618A (ja) * | 1981-08-19 | 1983-02-24 | モトロ−ラ・インコ−ポレ−テツド | 総計的に適応性あるアナログ−デジタル変換器 |
JPH02223227A (ja) * | 1988-11-25 | 1990-09-05 | General Electric Co <Ge> | 自己較正式パイプライン化範囲分割型アナログ・ディジタル変換器 |
JP2005532731A (ja) * | 2002-07-05 | 2005-10-27 | レイセオン・カンパニー | エラー成形手段を有する多ビットデルタ・シグマアナログ・デジタル変換器 |
JP2007143185A (ja) * | 2000-12-04 | 2007-06-07 | Infineon Technologies Ag | アナログ信号をデジタル信号に変換するアナログデジタル変換器および方法 |
WO2012078899A2 (en) * | 2010-12-08 | 2012-06-14 | Texas Instruments Incorporated | Sigma-delta difference-of-squares log-rms to dc converter with forward and feedback paths signal squaring |
JP2013042488A (ja) * | 2011-08-15 | 2013-02-28 | Freescale Semiconductor Inc | 構成変更可能な連続時間シグマデルタアナログ−デジタル変換器 |
-
2013
- 2013-05-08 JP JP2013098617A patent/JP5758434B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5831618A (ja) * | 1981-08-19 | 1983-02-24 | モトロ−ラ・インコ−ポレ−テツド | 総計的に適応性あるアナログ−デジタル変換器 |
JPH02223227A (ja) * | 1988-11-25 | 1990-09-05 | General Electric Co <Ge> | 自己較正式パイプライン化範囲分割型アナログ・ディジタル変換器 |
JP2007143185A (ja) * | 2000-12-04 | 2007-06-07 | Infineon Technologies Ag | アナログ信号をデジタル信号に変換するアナログデジタル変換器および方法 |
JP2005532731A (ja) * | 2002-07-05 | 2005-10-27 | レイセオン・カンパニー | エラー成形手段を有する多ビットデルタ・シグマアナログ・デジタル変換器 |
WO2012078899A2 (en) * | 2010-12-08 | 2012-06-14 | Texas Instruments Incorporated | Sigma-delta difference-of-squares log-rms to dc converter with forward and feedback paths signal squaring |
JP2013042488A (ja) * | 2011-08-15 | 2013-02-28 | Freescale Semiconductor Inc | 構成変更可能な連続時間シグマデルタアナログ−デジタル変換器 |
Non-Patent Citations (2)
Title |
---|
JPN6015010970; ハム ヒョンジュ,王 軍,松岡 俊匡,谷口 研二: 'プロセスばらつきを用いた並列型A/Dコンバータの設計' 電子情報通信学会技術研究報告 vol.109,no.336, 20091207, pp.57-58 * |
JPN6015010972; 矢野 新也,ハムヒョンジュ,松岡 俊匡,王 軍,チョウイキュン: '非線形成分補正機能を有した確率的並列型A/D変換器の設計' 電子情報通信学会技術研究報告 vol.112,no.247, 20121011, pp.45-48 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017147712A (ja) * | 2015-05-27 | 2017-08-24 | パナソニックIpマネジメント株式会社 | Ad変換器 |
JP2017225031A (ja) * | 2016-06-16 | 2017-12-21 | 国立大学法人大阪大学 | A/d変換装置及び電子機器 |
WO2023223523A1 (ja) * | 2022-05-20 | 2023-11-23 | 三菱電機株式会社 | デルタシグマ変調回路、ディジタル送信回路、及び、ディジタル送信機 |
Also Published As
Publication number | Publication date |
---|---|
JP5758434B2 (ja) | 2015-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104980154B (zh) | 数模转换器静态误失配误差的估计 | |
Ming et al. | An 8-bit 80-Msample/s pipelined analog-to-digital converter with background calibration | |
Hamoui et al. | High-order multibit modulators and pseudo data-weighted-averaging in low-oversampling/spl Delta//spl Sigma/ADCs for broad-band applications | |
CN106888020B (zh) | Dac开关失配误差的数字测量 | |
US8836566B2 (en) | Low power quantizer for analog to digital converter | |
US9160359B2 (en) | Analog-to-digital converter and analog-to-digital conversion method | |
US20220006465A1 (en) | Linearization of Digital-to-Analog Converters (DACs) and Analog-to-Digital Converters (ADCs) and Associated Methods | |
Rajaee et al. | Design of a 79 dB 80 MHz 8X-OSR hybrid delta-sigma/pipelined ADC | |
US20090085785A1 (en) | Digital-to-analog converter calibration for multi-bit analog-to-digital converters | |
US8319673B2 (en) | A/D converter with compressed full-scale range | |
Katayama et al. | A 1.25 MS/s two-step incremental ADC with 100-dB DR and 110-dB SFDR | |
US20170179970A1 (en) | Flash analog-to-digital converter calibration | |
JP5758434B2 (ja) | Δσa/d変換装置 | |
Lee et al. | A 14 b 23 MS/s 48 mW Resetting $\Sigma\Delta $ ADC | |
Silva et al. | Low-distortion delta-sigma topologies for MASH architectures | |
Dyer et al. | Calibration and dynamic matching in data converters: Part 1: Linearity calibration and dynamic-matching techniques | |
Ming et al. | An 8b 80Msample/s pipelined ADC with background calibration | |
Rodríguez‐Pérez et al. | Impact of parasitics on even symmetric split‐capacitor arrays | |
Moosazadeh et al. | A calibration technique for pipelined ADCs using self-measurement and histogram-based test methods | |
Hirai et al. | A delta-sigma ADC with stochastic quantization | |
Chi et al. | A 1.8 V 1.1 MS/s 96.1 dB-SFDR successive approximation register analog-to-digital converter with calibration | |
Tani et al. | Behavior-level analysis of a successive stochastic approximation analog-to-digital conversion system for multi-channel biomedical data acquisition | |
WO2014038197A1 (ja) | 容量型デジタルアナログ変換器とそれを用いたアナログデジタル変換器 | |
Cao et al. | Radix-based digital correction technique for two-capacitor DACs | |
Chen et al. | A 5.8 mW Continuous-Time $\Delta\Sigma $ Modulator With 20 MHz Bandwidth Using Time-Domain Flash Quantizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5758434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |