JPS5831618A - 総計的に適応性あるアナログ−デジタル変換器 - Google Patents
総計的に適応性あるアナログ−デジタル変換器Info
- Publication number
- JPS5831618A JPS5831618A JP57135596A JP13559682A JPS5831618A JP S5831618 A JPS5831618 A JP S5831618A JP 57135596 A JP57135596 A JP 57135596A JP 13559682 A JP13559682 A JP 13559682A JP S5831618 A JPS5831618 A JP S5831618A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- voltage
- digital converter
- capacitor
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は、直列接続のコンデンサ列(tiring a
foapmeitmra )間に基準電圧セットを有す
るアナログ−デジタル変換器を使用してビデオ信号のコ
ントラストを高める装置に関する。
foapmeitmra )間に基準電圧セットを有す
るアナログ−デジタル変換器を使用してビデオ信号のコ
ントラストを高める装置に関する。
発明の背景
pヒストグラム変換によるイメージ処理−は。
ロパート・ハンメルによるβコンピュータグラフィック
スとイメージ処理−と題する論文に説明されている。即
ち。
スとイメージ処理−と題する論文に説明されている。即
ち。
?デジタル化したイメージの視覚的コントラストは、グ
レイスケールを調整することによシ改善され、その結果
イメージのヒストグラムはフラットになる。この視覚的
コントラストの増大は、原イメージの量子化レベルによ
シ示される相対的強度□のよシ妥当な選択による人工的
な強調である。情報通゛論的な意味ではその処理は強調
を与えないけれども、適当な変換を適用すると、視覚的
明確さの著しい増加をも九らすことになる−と述べてい
る。
レイスケールを調整することによシ改善され、その結果
イメージのヒストグラムはフラットになる。この視覚的
コントラストの増大は、原イメージの量子化レベルによ
シ示される相対的強度□のよシ妥当な選択による人工的
な強調である。情報通゛論的な意味ではその処理は強調
を与えないけれども、適当な変換を適用すると、視覚的
明確さの著しい増加をも九らすことになる−と述べてい
る。
ハンメル社2次に変換システム02つの一般的カテゴリ
を説明している。第1社、−緒に合体されるのみで2億
(jjs)が破壊されないダレイーレベル2値(yra
y−jewel J(sI) Kより定義される。若し
、原Oヒストグラムが極めて太き表ピークを有している
ならば、変換されたヒスドグツムは近似的に平らになる
のみである。この種のシステムにおいてコントラストが
改善されるが、ハンメルは。
を説明している。第1社、−緒に合体されるのみで2億
(jjs)が破壊されないダレイーレベル2値(yra
y−jewel J(sI) Kより定義される。若し
、原Oヒストグラムが極めて太き表ピークを有している
ならば、変換されたヒスドグツムは近似的に平らになる
のみである。この種のシステムにおいてコントラストが
改善されるが、ハンメルは。
極めて小さな2値(0%)が正確に正しい点数(sa<
ajar of p*!s4)、即ち原イメージの2値
の幾つかが解体され2幅がも紘や原の2値幅の整数倍(
istsyrgJ maJtj3eJe)ではない点数
により発生される改良されたシステムを教示している。
ajar of p*!s4)、即ち原イメージの2値
の幾つかが解体され2幅がも紘や原の2値幅の整数倍(
istsyrgJ maJtj3eJe)ではない点数
により発生される改良されたシステムを教示している。
ハンメルは、また9局所強調−全体強調の相対的な韻律
(J11f##)及び構成(#ss#)を説明し、ある
応用例において両者を結合することを示唆している。
(J11f##)及び構成(#ss#)を説明し、ある
応用例において両者を結合することを示唆している。
Z、0rhaeh *により111111 Tra*a
a*ii*se 1979年4月FF1226〜231
に掲載されたりマイクルプロセッサによる時間領域
のオンライと映像の強調rと題する論文において、変換
を決定する計算的な集中的仕事を!イクロプ四セッサK
tかせ、それによシヒストグツム収集と映像変換とを同
時に行ない。
a*ii*se 1979年4月FF1226〜231
に掲載されたりマイクルプロセッサによる時間領域
のオンライと映像の強調rと題する論文において、変換
を決定する計算的な集中的仕事を!イクロプ四セッサK
tかせ、それによシヒストグツム収集と映像変換とを同
時に行ない。
ダイナミックにビデオ強調の実行を可能にする!イクロ
プロセツサ制御の半独立サブシステムとしてヒストグラ
ム収集と映像変換を与えるシステムが説明されている。
プロセツサ制御の半独立サブシステムとしてヒストグラ
ム収集と映像変換を与えるシステムが説明されている。
アルゴリズム(算法)が必要な計算に対して説明され、
ヒスドグツム等化とヒストグラム双曲線化の両者に適用
可能である。そのシステムat A−D変換器によシビ
デオ入力をデジタル化し、ビデオ出力においてD/A変
換器によシデジタルからアナログに逆変換することが必
要である。入出力変換器間に与えられるデジタル手段は
、入力のJl−D変換器によシ発生され個別のデジタル
増分のために制限される。与えられるデジタルシステム
は比較的複線である。
ヒスドグツム等化とヒストグラム双曲線化の両者に適用
可能である。そのシステムat A−D変換器によシビ
デオ入力をデジタル化し、ビデオ出力においてD/A変
換器によシデジタルからアナログに逆変換することが必
要である。入出力変換器間に与えられるデジタル手段は
、入力のJl−D変換器によシ発生され個別のデジタル
増分のために制限される。与えられるデジタルシステム
は比較的複線である。
先行技術において典型的に使用されるAID変換器Bs
Vn変換器の比較器の各々に対して基準電圧を設定する
直列抵抗除算器を使用している。若し、必要なヒスドグ
ツム変換が前もって決定される場合には、 R1,R
2−−−−RMの値紘、所定のビデオ強調度に要求され
る必要なヒスドグツムを与えるように設定される。しか
し、所望のヒスドグツム変換は9%定0ビデオ信号にお
けるビデオダレイスケール分布の関数である。
Vn変換器の比較器の各々に対して基準電圧を設定する
直列抵抗除算器を使用している。若し、必要なヒスドグ
ツム変換が前もって決定される場合には、 R1,R
2−−−−RMの値紘、所定のビデオ強調度に要求され
る必要なヒスドグツムを与えるように設定される。しか
し、所望のヒスドグツム変換は9%定0ビデオ信号にお
けるビデオダレイスケール分布の関数である。
発明の要約
本発明によれば、前述の問題は、第1図の抵抗の代シに
容量的な基準ストリングを置換するととによシ解決され
る。これは9個々の比較器回路10゜12t 14t
16t 1Bに印加される基準電圧を調節可能にし、非
直線性閾値弁−によって確率等化を与える。
容量的な基準ストリングを置換するととによシ解決され
る。これは9個々の比較器回路10゜12t 14t
16t 1Bに印加される基準電圧を調節可能にし、非
直線性閾値弁−によって確率等化を与える。
これは、比較器によシ認識された特定の2値の関数とし
てコンデンサC1,C2,C5−−C畷のストリング0
1つを符号器(エン;−〆)30によって選択的に放電
させることによシ達成されゐ。
てコンデンサC1,C2,C5−−C畷のストリング0
1つを符号器(エン;−〆)30によって選択的に放電
させることによシ達成されゐ。
従って9本発明の目的紘、所定Oビ≠オ信号のグレイス
ケールの任意分布に応答して平らなヒストグラムを設定
する簡単化され九遍令手段なりk#Iすることである。
ケールの任意分布に応答して平らなヒストグラムを設定
する簡単化され九遍令手段なりk#Iすることである。
本発明のもう1つの目的は9.基準電圧を与える一連の
コンデンサストリング上の電圧を調節することによl)
A−D変換器におけゐ一連のアナログ比較器への基準
信号入力を変更することである。
コンデンサストリング上の電圧を調節することによl)
A−D変換器におけゐ一連のアナログ比較器への基準
信号入力を変更することである。
本発明の更に他゛の目的は、放電される特定のコンデン
サの選択のためにA−1)変換器の符号器の出力を利用
することにより A−D変換器における一連のアナログ
比較器に対して基準信号を与え、:F/デンサストリン
グの特定のコンデンサを選択的に放電させることである
。
サの選択のためにA−1)変換器の符号器の出力を利用
することにより A−D変換器における一連のアナログ
比較器に対して基準信号を与え、:F/デンサストリン
グの特定のコンデンサを選択的に放電させることである
。
本発明の更に他の目的?d、 A−1)変換−における
一連のアナログ比較器に対して基準電圧を供給し。
一連のアナログ比較器に対して基準電圧を供給し。
一連の;ンデンサストリング上で別々の電圧を再配分し
、コンデンサ間の全電圧社同−であるが。
、コンデンサ間の全電圧社同−であるが。
特定のコンデンサ上の電圧配分が、 A−D変換器にお
ける比較器により供給される符号器出力の関数として非
直線性となるようにすることである。
ける比較器により供給される符号器出力の関数として非
直線性となるようにすることである。
これら及び他の目的、並び本発明の利点は1発明の詳細
説明及び後述される図面の説明とを−緒に考察すること
によシ、よりよ〈理解されよう。
説明及び後述される図面の説明とを−緒に考察すること
によシ、よりよ〈理解されよう。
本発明の詳細説明
A−D変換器の量子化効率は、量子化閾値がアナログ入
力の統計的分布によシ決定される場合に最大となし得る
。各閾値が他のあらゆる閾値について統計的に有意であ
シ従って量子化器のダイナミックレンジ(動的間!8)
が消耗されない場合に。
力の統計的分布によシ決定される場合に最大となし得る
。各閾値が他のあらゆる閾値について統計的に有意であ
シ従って量子化器のダイナミックレンジ(動的間!8)
が消耗されない場合に。
閾値O各々は確率密度関数を追跡する。量子化器・値は
、符号化された帰還機能(/*5djse& /@5s
izes)によ〕達成される。本発明の組会せ構成プ四
ツク図は第5図に示され、デジタル帰還符号が、符号の
アナログ量を制限した個々の;ンデンサの電荷を部分的
に減少させる。コンデンサCI、C2,C5,−・Cw
n ij 、電源r+とr−との間で直列ストリングに
接続される。電圧r+は、lll32によシ比較器10
の負入力に印加される。この電圧は、tたコンテンtc
1の上部端にも現われる。=ンデンサC1とぐ2との間
のノードに現われる電圧は、纏34によって比較器12
0負入力に印加される。コンデンサC2とCsとの間O
ノードに現われる電圧は。
、符号化された帰還機能(/*5djse& /@5s
izes)によ〕達成される。本発明の組会せ構成プ四
ツク図は第5図に示され、デジタル帰還符号が、符号の
アナログ量を制限した個々の;ンデンサの電荷を部分的
に減少させる。コンデンサCI、C2,C5,−・Cw
n ij 、電源r+とr−との間で直列ストリングに
接続される。電圧r+は、lll32によシ比較器10
の負入力に印加される。この電圧は、tたコンテンtc
1の上部端にも現われる。=ンデンサC1とぐ2との間
のノードに現われる電圧は、纏34によって比較器12
0負入力に印加される。コンデンサC2とCsとの間O
ノードに現われる電圧は。
すC3の下部端の電圧は、1938によ1り比較器16
の負入力に印加される。1ンデンサCM 10上部端に
現われる電圧は、1140によシアナpグ比較器18の
負入力に印加される。コンデンサの下部端紘、電圧源F
−に接続される。ビデオ人力42は。
の負入力に印加される。1ンデンサCM 10上部端に
現われる電圧は、1140によシアナpグ比較器18の
負入力に印加される。コンデンサの下部端紘、電圧源F
−に接続される。ビデオ人力42は。
スイッチ5−1を経由してアナ賞グ比較器10,12#
14.16及び18の正入力に印加される。比較器10
゜12.14.16及び18の出力20,22.24.
26及び28紘。
14.16及び18の正入力に印加される。比較器10
゜12.14.16及び18の出力20,22.24.
26及び28紘。
夫々ラッチ!矢符号器(エンニーダ)SOの入力に印加
される。破曽及び記号文字1〜集の使用状。
される。破曽及び記号文字1〜集の使用状。
比較器の数及び関連回路が、所定の応用例に必要な数字
化のレベルに応じた設計の選択であることに注目された
い。関係式悔;21む 鴇が符号器30からの配線(又
はビット)の数である場合に成立する。ラッチ優先符号
器50は9例えば、テ中ナスインストルメント社から部
品番号5N741S14Bとして購入されよう。アナ賓
ダ比較器10,12,14.16及び18から成る比較
器アレイは9例えに、ナシロナルセ書コンダクター社か
ら部品番号LM−711として入手され、又毫1−F社
から部品番号ff1C−1711として入手されよう。
化のレベルに応じた設計の選択であることに注目された
い。関係式悔;21む 鴇が符号器30からの配線(又
はビット)の数である場合に成立する。ラッチ優先符号
器50は9例えば、テ中ナスインストルメント社から部
品番号5N741S14Bとして購入されよう。アナ賓
ダ比較器10,12,14.16及び18から成る比較
器アレイは9例えに、ナシロナルセ書コンダクター社か
ら部品番号LM−711として入手され、又毫1−F社
から部品番号ff1C−1711として入手されよう。
ラッチ優先符号器30C)出力は、−と鵠との間の関係
がam2% と定義される場合に鴨個の鎗から成る。1
個の出力線から成る出力44は9本発明のシステムから
数字化したビデオ出力を与え、またスイッチJ−1を介
してブナログスイッチ46の入力に供給される。
がam2% と定義される場合に鴨個の鎗から成る。1
個の出力線から成る出力44は9本発明のシステムから
数字化したビデオ出力を与え、またスイッチJ−1を介
してブナログスイッチ46の入力に供給される。
ブナログスイッチ46は、2極スイツチ48 、50の
スイッチ接点1,2.3−−−111−2及び講−1を
具える。
スイッチ接点1,2.3−−−111−2及び講−1を
具える。
抵抗iti、 2極スイツチの固定点52.54 K
接続される。スイッチ極480接点1は、wyfytc
lの上方端に接続される。極50の接点1Gは、コンデ
ンサC1の下方端に接続される。従って、抵抗it a
を極4B、50が接点1,18位置にある時にコンデ
ンサC1間に接続される。ラッチ優先符号器30からの
5個の出力線が極4B、、50に対して位置1を選択す
る場合に、抵抗R社、ラッチ優先符号器30に供給され
るすyプルハック56によ°シ決定される時間周期O関
C1と並列に接続される。これは、その時間周期中にコ
ンデyすC1がTo m RCmによシ決定される時定
数を有する抵抗Rを介し放電されることを意味する。R
Cm ’a s典型的にはクロック560時間に関°シ
、長くなるように選択される。同様に、抵抗R社、アナ
aグスイッチ制御46によシ選択されるスイッチ位置に
応じ任意のコンテンt 01.C2,CB −−−−C
鵬間に接続される。アナログスイッチ制御46.スイッ
チ4B及び50から成るアナログスイッチ51紘、ノー
リス;−ポレーションよシ部品番号[1−506として
入手されるアナログマルチプレクサであるのがよい。抵
抗Rによシ放電されるコンデンサは、ラッチ優先符号器
30よシの電線出力44上の信号によ〉単独に決定され
る。=−ド(符号)Sの各事象は、その将来の事象確率
を反対に補強し、他Oブードの事象確率は、コード饅の
確率に等しくなるように増加される。第5図は、更に量
子化閾値が達成される機構を図示している。コンデンサ
C1*C2,C5−= C1m1は。
接続される。スイッチ極480接点1は、wyfytc
lの上方端に接続される。極50の接点1Gは、コンデ
ンサC1の下方端に接続される。従って、抵抗it a
を極4B、50が接点1,18位置にある時にコンデ
ンサC1間に接続される。ラッチ優先符号器30からの
5個の出力線が極4B、、50に対して位置1を選択す
る場合に、抵抗R社、ラッチ優先符号器30に供給され
るすyプルハック56によ°シ決定される時間周期O関
C1と並列に接続される。これは、その時間周期中にコ
ンデyすC1がTo m RCmによシ決定される時定
数を有する抵抗Rを介し放電されることを意味する。R
Cm ’a s典型的にはクロック560時間に関°シ
、長くなるように選択される。同様に、抵抗R社、アナ
aグスイッチ制御46によシ選択されるスイッチ位置に
応じ任意のコンテンt 01.C2,CB −−−−C
鵬間に接続される。アナログスイッチ制御46.スイッ
チ4B及び50から成るアナログスイッチ51紘、ノー
リス;−ポレーションよシ部品番号[1−506として
入手されるアナログマルチプレクサであるのがよい。抵
抗Rによシ放電されるコンデンサは、ラッチ優先符号器
30よシの電線出力44上の信号によ〉単独に決定され
る。=−ド(符号)Sの各事象は、その将来の事象確率
を反対に補強し、他Oブードの事象確率は、コード饅の
確率に等しくなるように増加される。第5図は、更に量
子化閾値が達成される機構を図示している。コンデンサ
C1*C2,C5−= C1m1は。
個々のコンデンサを放電させるのに使用される。
適合するプロセスの時定数は、1個のビデオ線の持続時
間において適当にセットされるか又は一般的に前述した
ような時定数になるであろう。
間において適当にセットされるか又は一般的に前述した
ような時定数になるであろう。
閾値の分布は、lIごとに異なるから、各ビデオ線の終
シにおいて較正サイクルが開始される。較正は、スイッ
チ5−1を接地することによ〕帰還制御を可能にし、第
5図に図示の如きビデオ入力位置を取り去シ、@58上
の線形ランプ(ra+m7)信号を同時に注入すること
Kよって達成される。放出するコードは、再建段階中に
使用される。その;−ドは、それらの夫々の線形ランプ
2値と置きかえられる。
シにおいて較正サイクルが開始される。較正は、スイッ
チ5−1を接地することによ〕帰還制御を可能にし、第
5図に図示の如きビデオ入力位置を取り去シ、@58上
の線形ランプ(ra+m7)信号を同時に注入すること
Kよって達成される。放出するコードは、再建段階中に
使用される。その;−ドは、それらの夫々の線形ランプ
2値と置きかえられる。
!I56上のサンプルクロックは9発振を妨げ同期デー
タ転送を与える。
タ転送を与える。
第2図乃至第4図は、更に機能的な変換を発生する。第
2図線、入力信号の確率分布の一例を示す。この場合、
4ビツト変換器に対して愼=16である。即ち1m1H
16−4であゐ。第5図紘、累積分布関数であシ、第2
図の確率分布関数を積分することにより得られる。連続
分布関数になっている部分と線形に分布した分離累積分
布との間に形成される大きな暗い領域に注目されたい。
2図線、入力信号の確率分布の一例を示す。この場合、
4ビツト変換器に対して愼=16である。即ち1m1H
16−4であゐ。第5図紘、累積分布関数であシ、第2
図の確率分布関数を積分することにより得られる。連続
分布関数になっている部分と線形に分布した分離累積分
布との間に形成される大きな暗い領域に注目されたい。
第4図線。
非直線的な累積分布の結果を図示するものである。
閾値1む確率的なΔSの偶関数が?(s) に課せら
ちれるように変更される。これ杜、減少した暖い領域に
より示される量子化誤差を減少させる結果となる。第1
図の並列A−D変換器の抵抗プレイは、第5図に図示の
コンデンサアレイに置換された。プレイの線分上の電荷
社、第4図に図示の確率関数を示す。電荷は、帰還制御
回路を経て独自に設定され、確率分布関数を分布させ、
積分する。
ちれるように変更される。これ杜、減少した暖い領域に
より示される量子化誤差を減少させる結果となる。第1
図の並列A−D変換器の抵抗プレイは、第5図に図示の
コンデンサアレイに置換された。プレイの線分上の電荷
社、第4図に図示の確率関数を示す。電荷は、帰還制御
回路を経て独自に設定され、確率分布関数を分布させ、
積分する。
システムの基準電圧発生部分のコンデンサ間の適合する
非直線電圧分布能力のために、システムの分解能は、先
行技術におけるように基準電圧器に対して直列抵抗スト
リングを使用する先行技術0A−D変換器の特定の数値
化増分に制限されない。
非直線電圧分布能力のために、システムの分解能は、先
行技術におけるように基準電圧器に対して直列抵抗スト
リングを使用する先行技術0A−D変換器の特定の数値
化増分に制限されない。
これは、ヒストグラム平坦化又杜整形用のデジタル技術
を利用する先行技術のシステム以上に極めて改善される
ことを意味する。
を利用する先行技術のシステム以上に極めて改善される
ことを意味する。
第6図は9本発明システムに対する70−チャートを示
す。循環動作は、参照番号80にて示されるような段階
(#tep)1よシ開始し、この場合基準電圧は、直列
抵抗間の一連の電圧2値(jts#)として発生される
。段階2においてアナログビデオ信号は、参照番号82
にて示されるように電圧2値と比較される。比較の結果
は、参照番号84 K値の電圧を下方に調節することか
ら成る。そのプロセスは、参照番号800段階1に戻っ
て〈シ返される。この簡単な5段階の手順拡、平坦化し
たヒストグラムを与え、システムの出力にデジタル形式
にて現われる入力アナログビデオ信号のコントラストを
強調する。
す。循環動作は、参照番号80にて示されるような段階
(#tep)1よシ開始し、この場合基準電圧は、直列
抵抗間の一連の電圧2値(jts#)として発生される
。段階2においてアナログビデオ信号は、参照番号82
にて示されるように電圧2値と比較される。比較の結果
は、参照番号84 K値の電圧を下方に調節することか
ら成る。そのプロセスは、参照番号800段階1に戻っ
て〈シ返される。この簡単な5段階の手順拡、平坦化し
たヒストグラムを与え、システムの出力にデジタル形式
にて現われる入力アナログビデオ信号のコントラストを
強調する。
本発明は、好ましい実施例に関し特定的に図示。
説明されたが、添付請求の範囲に包含されるような本発
明の精神と算囲とを逸脱するヒとなく前述の本発明O原
理による本発明に対して種々の変更。
明の精神と算囲とを逸脱するヒとなく前述の本発明O原
理による本発明に対して種々の変更。
変・形がなされ得ることは画業技術者によシ理解さ□れ
よう。従りて、前述した本発明の範囲内に含まれるよう
な等価な変形のすべてを包含することが添付の請求の範
囲において意図される1本発明の実施の態様を次に列記
する。
よう。従りて、前述した本発明の範囲内に含まれるよう
な等価な変形のすべてを包含することが添付の請求の範
囲において意図される1本発明の実施の態様を次に列記
する。
1、 直列接続の複数のコンデンサ間の直流電圧を印加
することによシ複数の特定基準電圧2値を発生する段階
。
することによシ複数の特定基準電圧2値を発生する段階
。
アナログビデオ信号を特定の電圧2値の各々と比較する
段階。
段階。
アナログビデオ信号の瞬時部分と複数の特定基準電圧の
うちの1つとの相関に応答tてアナログビデオ信号をデ
ジタル化する段階。
うちの1つとの相関に応答tてアナログビデオ信号をデ
ジタル化する段階。
前記デジタル化段階に応答して前記特定の基準電圧2値
を選択する段階。
を選択する段階。
電圧増加及び電圧減少よシ選ばれた所定の方法で前記選
択された基準電圧2値を調節する段階。
択された基準電圧2値を調節する段階。
所定の時間原則に従い前述の段階をくシ返す段階。
を具えるアナログビデオ信号の;ントラストを強調する
方法の改良。
方法の改良。
第1図社、基準電圧を設定するため一連の抵抗ストリン
グを使用した先行技術のA−D変換器の概略図である。 第2図は、直線的閾値分離を有する典型的なビデオ信号
の入力確率分布関数を示すグラフである。 第6図は、第2図に図示のグラフの如く、典型的なビデ
オ入力信号におけるダレイスクールレベルの累積分布を
示すヒストグラムである。 第4図紘、閾値分離が本発明の教示に従って非直線性で
ある平らになされたヒストグラムを示す。 第5図社2本発明の最適な実施例の組合せ概略ブロック
図である。 第6図は9本発明に使用されるヒストグラム平坦化方法
の7四−チャードである。 特許出願人モトロー2・インブーボレーテッド代理人
弁理士玉蟲久五部
グを使用した先行技術のA−D変換器の概略図である。 第2図は、直線的閾値分離を有する典型的なビデオ信号
の入力確率分布関数を示すグラフである。 第6図は、第2図に図示のグラフの如く、典型的なビデ
オ入力信号におけるダレイスクールレベルの累積分布を
示すヒストグラムである。 第4図紘、閾値分離が本発明の教示に従って非直線性で
ある平らになされたヒストグラムを示す。 第5図社2本発明の最適な実施例の組合せ概略ブロック
図である。 第6図は9本発明に使用されるヒストグラム平坦化方法
の7四−チャードである。 特許出願人モトロー2・インブーボレーテッド代理人
弁理士玉蟲久五部
Claims (1)
- 【特許請求の範囲】 t 複数の比較器の入力に印加される複数の基準電圧を
利用し、各比較器紘基準電圧と印加電圧との間の比較に
応答する出力を有するアナミグ−デジタル変換器におい
て、少なくとも2個の電圧源を適用する手段。 前記少なくとも2電源電圧間に接続される複数の直列接
続;ンデンナ。 を具える回路によって基準電圧が発生されるアナ−グー
デジタル変換器。 2 複数の比較器の出力をデジタル的に符号化する手段
。 コンデンサを放電させる手段。 前記複数のコンデンサの1つの基準電圧と印加電圧との
間の正の比較値を示す復号子−からの特定の出力に応答
して前記複数の;ンデンサのうちの1つと並列に参る放
電手段を切換える手段。 を具える前記特許請求の範1第1項記載のアナログ−デ
ジタル変換器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/294,273 US4395732A (en) | 1981-08-19 | 1981-08-19 | Statistically adaptive analog to digital converter |
US294273 | 1981-08-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5831618A true JPS5831618A (ja) | 1983-02-24 |
Family
ID=23132668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57135596A Pending JPS5831618A (ja) | 1981-08-19 | 1982-08-03 | 総計的に適応性あるアナログ−デジタル変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4395732A (ja) |
JP (1) | JPS5831618A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220647A (ja) * | 2013-05-08 | 2014-11-20 | 株式会社半導体理工学研究センター | Δσa/d変換装置 |
JPWO2021084678A1 (ja) * | 2019-10-31 | 2021-05-06 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59103648A (ja) * | 1982-12-06 | 1984-06-15 | 株式会社東芝 | X線撮像装置 |
CA1258118A (en) * | 1983-05-05 | 1989-08-01 | Wilson Markle | Method of, and apparatus for, colouring a black and white video signal |
US4569028A (en) * | 1983-06-24 | 1986-02-04 | Analogic Corporation | Adaptive digitizer circuit for information processing system |
US4521811A (en) * | 1984-05-02 | 1985-06-04 | Rca Corporation | Beam current limiting arrangement for a digital television system |
US4642694A (en) * | 1984-05-22 | 1987-02-10 | Casio Computer Co., Ltd. | Television video signal A/D converter |
JPS60247379A (ja) * | 1984-05-22 | 1985-12-07 | Casio Comput Co Ltd | 映像信号a/d変換回路 |
JPS6139625A (ja) * | 1984-07-28 | 1986-02-25 | Victor Co Of Japan Ltd | アナログ/デイジタル変換装置 |
US4868651A (en) * | 1988-05-17 | 1989-09-19 | S&S Inficon, Inc. | Digital radiography with image brightness and contrast normalization |
US5457494A (en) * | 1988-11-21 | 1995-10-10 | Canon Kabushiki Kaisha | Image pickup signal processing apparatus |
DE4012196A1 (de) * | 1990-04-14 | 1991-10-17 | Nokia Unterhaltungselektronik | A/d-wandlerschaltung zum digitalisieren analoger fernsehsignale |
US6040861A (en) * | 1997-10-10 | 2000-03-21 | International Business Machines Corporation | Adaptive real-time encoding of video sequence employing image statistics |
MXPA01006423A (es) * | 1998-12-22 | 2002-06-04 | Bishop Innovation Ltd | Convertidor capacitivo instantaneo de analogico a digital. |
DE10060159A1 (de) * | 2000-12-04 | 2002-06-13 | Infineon Technologies Ag | Analog-Digital-Wandler und Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal |
JP3623205B2 (ja) * | 2002-03-22 | 2005-02-23 | 株式会社半導体理工学研究センター | アナログ/ディジタルコンバータ |
DE60307429T2 (de) * | 2003-04-30 | 2006-12-07 | Freescale Semiconductors, Inc., Austin | Verfahren und Einrichtung zur Digital-Analog/Analog-Digital Wandlung mit reduziertem Energieverbrauch |
DE102004027146B4 (de) | 2004-06-03 | 2014-10-30 | Unify Gmbh & Co. Kg | Verfahren und Vorrichtung zum automatischen Festlegen von zu Codeworten gehörenden Wertebereichsgrenzen für Abtastwerte |
DE102005001733A1 (de) * | 2005-01-14 | 2006-07-27 | Robert Bosch Gmbh | Analog-Digital-Umsetzer |
US7525366B2 (en) * | 2007-06-28 | 2009-04-28 | Broadcom Corporation | Offset compensation using non-uniform calibration |
US7696916B2 (en) * | 2007-09-13 | 2010-04-13 | Sony Corporation | Parallel type analog-to-digital conversion circuit, sampling circuit and comparison amplification circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4028694A (en) * | 1975-06-10 | 1977-06-07 | International Business Machines Corporation | A/D and D/A converter using C-2C ladder network |
JPS5218132A (en) * | 1975-08-01 | 1977-02-10 | Hitachi Ltd | Binary circuit |
US3983320A (en) * | 1975-08-25 | 1976-09-28 | Hughes Aircraft Company | Raster display histogram equalization |
US4160194A (en) * | 1977-02-22 | 1979-07-03 | Rca Corporation | System and method for keying video information to electron beam deflection |
US4334244A (en) * | 1980-07-28 | 1982-06-08 | Magnavox Government And Industrial Electronics Company | Adaptive image enhancement system |
-
1981
- 1981-08-19 US US06/294,273 patent/US4395732A/en not_active Expired - Fee Related
-
1982
- 1982-08-03 JP JP57135596A patent/JPS5831618A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220647A (ja) * | 2013-05-08 | 2014-11-20 | 株式会社半導体理工学研究センター | Δσa/d変換装置 |
JPWO2021084678A1 (ja) * | 2019-10-31 | 2021-05-06 |
Also Published As
Publication number | Publication date |
---|---|
US4395732A (en) | 1983-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5831618A (ja) | 総計的に適応性あるアナログ−デジタル変換器 | |
Cline | Noise, speed, and power tradeoffs in pipelined analog-to-digital converters | |
US6373423B1 (en) | Flash analog-to-digital conversion system and method with reduced comparators | |
CN110199482A (zh) | 一种多级混合模数转换器 | |
CN107135000B (zh) | 模数转换器中的电容器顺序确定 | |
CN107493104B (zh) | 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法 | |
US5297066A (en) | Digital circuit simulation of analog/digital circuits | |
US6492929B1 (en) | Analogue to digital converter and method of analogue to digital conversion with non-uniform sampling | |
TW200828818A (en) | AD converter and AD conversion method | |
JPS6161578B2 (ja) | ||
US3298014A (en) | Analog to digital converter | |
US6340943B1 (en) | Analog to digital converter method and apparatus | |
Pace et al. | A preprocessing architecture for resolution enhancement in high-speed analog-to-digital converters | |
JPS59123316A (ja) | アナログ・デジタル変換器 | |
JPH09298668A (ja) | ディジタル情報符号化装置、ディジタル情報復号化装置、ディジタル情報符号化・復号化装置、ディジタル情報符号化方法、及びディジタル情報復号化方法 | |
GB2202702A (en) | Analogue to digital converter | |
JP4242973B2 (ja) | 逐次比較型adコンバータ及びそれを組み込んだマイクロコンピュータ | |
JP3256738B2 (ja) | 非線形演算回路 | |
US5479169A (en) | Multiple neural network analog to digital converter for simultaneously processing multiple samples | |
JPH05167449A (ja) | 逐次比較型アナログデジタル変換器 | |
Khurana et al. | Recode then LSB-first SAR ADC for Reducing Energy and Bit-cycles | |
US5424736A (en) | Latched neural network A/D converter | |
JP3171026B2 (ja) | 周波数スペクトル分析装置 | |
JP2017158004A (ja) | 一時記憶バッファ装置 | |
US5353025A (en) | Methods and apparatus for digitally encoding repetitive analog waveforms |