KR20060006125A - Method for making double sides wiring substrate - Google Patents

Method for making double sides wiring substrate Download PDF

Info

Publication number
KR20060006125A
KR20060006125A KR1020040054992A KR20040054992A KR20060006125A KR 20060006125 A KR20060006125 A KR 20060006125A KR 1020040054992 A KR1020040054992 A KR 1020040054992A KR 20040054992 A KR20040054992 A KR 20040054992A KR 20060006125 A KR20060006125 A KR 20060006125A
Authority
KR
South Korea
Prior art keywords
plating
substrate
via hole
double
seed layer
Prior art date
Application number
KR1020040054992A
Other languages
Korean (ko)
Other versions
KR100576652B1 (en
Inventor
소현주
Original Assignee
엘지마이크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지마이크론 주식회사 filed Critical 엘지마이크론 주식회사
Priority to KR1020040054992A priority Critical patent/KR100576652B1/en
Publication of KR20060006125A publication Critical patent/KR20060006125A/en
Application granted granted Critical
Publication of KR100576652B1 publication Critical patent/KR100576652B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

준비된 폴리이미드 기판의 양면에 시드층을 형성하고, 시드층 위에 포토레지스트를 도포하고 노광 및 현상을 거쳐 패터닝을 수행하고, 포토레지스트에 대한 패터닝이 완료된 후 폴리이미드 기판 양면 전면에 도금을 하고 포토레지스트를 박리하며, 노출된 폴리이미드 기판에 레이저 빔을 조사하여 비아 홀을 형성한 후, 비아 홀에 도전성 페이스트를 채우거나 도금으로 양면 사이에 전도성을 부여하고 시드층을 에칭하여 양면 배선기판의 제조하는 방법이 개시된다.A seed layer is formed on both sides of the prepared polyimide substrate, a photoresist is applied on the seed layer, patterned by exposure and development, and after patterning of the photoresist is completed, plating is performed on both sides of the polyimide substrate and To form a via hole by irradiating a laser beam to the exposed polyimide substrate, and then filling a conductive paste in the via hole or providing conductivity between both sides by plating and etching the seed layer to manufacture a double-sided wiring board. The method is disclosed.

배선기판, 레이저, 양면, 비아홀, 파인피치, 얼라인Wiring Board, Laser, Both Sides, Via Hole, Fine Pitch, Align

Description

양면 배선기판의 제조방법{Method for making double sides wiring substrate}Method for making double sides wiring substrate

도 1은 본 발명에 따른 양면 배선기판의 제조방법을 보여주는 공정도이다. 1 is a process chart showing a manufacturing method of a double-sided wiring board according to the present invention.

본 발명은 양면 배선기판의 제조방법에 관한 것으로, 보다 상세하게는 리드패턴 형성 후에 비아 홀을 형성함으로써 양면의 비아 홀 패턴 얼라인이 정확하게 이루어지고 레이저 식각에 의해 파인피치의 구현이 가능한 양면 배선기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a double-sided wiring board, and more particularly, by forming a via hole after the formation of a lead pattern, the via-hole pattern alignment of both sides is precisely achieved, and the double-sided wiring board capable of realizing fine pitch by laser etching. It relates to a manufacturing method of.

전자부품으로서 사용되는 양면 테이프캐리어 등과 같은 양면 배선기판에서는 일반적으로 이너리드(inner lead) 등의 배선패턴을 기판 표면에 형성하고 비아 홀(via hole), 그라운드 패턴(ground pattern) 등의 각종 홀 패턴을 그 이면에 형성한다. In double-sided wiring boards such as double-sided tape carriers, which are used as electronic components, wiring patterns such as inner leads are generally formed on the substrate surface, and various hole patterns such as via holes and ground patterns are formed. Is formed on the back side.

비아 홀은 절연체 기판을 관통하고 도전성 리드에 이르는 관통공으로써 그 벽면에 금속을 도금함으로써 표면에 형성된 리드와 이면을 전기적으로 도통시키는 역할을 한다. The via hole is a through hole penetrating through the insulator substrate and leading to the conductive lead, and serves to electrically conduct the lead and the back surface formed on the surface by plating a metal on the wall thereof.

비아 홀의 가공법으로서는 웨트 에칭, 레이저 가공, 기계드릴 등이 적용되고 있다.Wet etching, laser processing, a mechanical drill, etc. are applied as a processing method of a via hole.

비아 홀을 가공하는 방법을 개략적으로 살펴보면, 먼저 폴리이미드 재질의 절연체 기판의 양면에 무전해 구리도금 등으로 수 미크론 정도의 금속층을 형성한다. Referring to the method of processing via holes, first, a metal layer of several microns is formed on both sides of an insulator substrate made of polyimide by electroless copper plating.

그리고, 이면에 포토레지스트를 도포한 후 원하는 비아 홀 패턴을 포토리소그래피 기술을 이용하고 패터닝하고, 형성된 패턴에 따라서 노광 및 현상하여 금속층을 노출시킨다.After the photoresist is applied to the back surface, a desired via hole pattern is patterned using photolithography technology, and the metal layer is exposed by exposing and developing according to the formed pattern.

이어 노출된 금속층을 에칭하고 다음에 잔류 포토레지스트를 박리하면, 금속층에 비아 홀 패턴이 형성되기 때문에 원하는 비아 홀 형성위치의 절연체 기판이 노출된다. Subsequently, when the exposed metal layer is etched and the residual photoresist is subsequently peeled off, since the via hole pattern is formed in the metal layer, the insulator substrate at the desired via hole formation position is exposed.

뒤이어 비아 홀 패턴이 형성되는 금속층을 에칭 마스크로서 강알칼리 용액에 침지하고 노출된 절연체 기판을 웨트 에칭하여 표면의 리드에 이르도록 절연체 기판을 완전 제거함으로써 그 부분에 관통공을 형성하여 원하는 비아 홀을 얻을 수 있다.Subsequently, the metal layer on which the via-hole pattern is formed is immersed in a strong alkali solution as an etching mask, and the exposed insulator substrate is wet-etched to completely remove the insulator substrate to reach the surface lead, thereby forming through holes in the portion to obtain a desired via hole. Can be.

한편, 최근 고밀도화의 요구가 높아짐에 따라 리드 폭의 좁은 피치화, 다핀화가 진행되고 있고, 예를 들어 리드 폭 40㎛ 이하에 대하여 리드 스페이스가 40㎛인 좁은 피치의 제품에 적용할 경우 비아 홀도 이와 같이 극히 폭이 좁은 리드 상에 형성시키지 않으면 안 된다. On the other hand, in recent years, as the demand for higher density increases, narrower pitches and multi-pinning of lead widths are progressing. For example, when applied to a product having a narrow pitch with a lead space of 40 μm for a lead width of 40 μm or less, a via hole is also used. Thus, it must be formed on an extremely narrow lead.

비아 홀은 랜드로부터 삐져나오는 것이 허용되지 않아서 비아 홀 구멍의 지 름은 랜드의 폭보다 작게 형성할 필요가 있다. Via holes are not allowed to protrude from lands, so the via hole holes need to be made smaller than the land width.

그러나, 상기한 바와 같이, 웨트 에칭법에 따라서 절연체의 용해에 의한 관통공을 형성하는 때에는 사이드 에칭이라고 불리는 횡방향의 에칭도 동시에 진행되기 때문에 관통공의 벽면이 수직으로 형성되지 않고 테이퍼를 형성함으로써 절연체 기판 표면의 개구 직경이 이면의 개구 직경보다 커지게 된다. However, as described above, when forming the through-hole by dissolving the insulator by the wet etching method, since the lateral etching called side etching also proceeds simultaneously, the wall surface of the through-hole is not vertically formed, thereby forming a taper. The opening diameter of the insulator substrate surface becomes larger than the opening diameter of the back surface.

또한, 리드패턴의 고밀도화에 수반하여 비아 홀도 고밀도화 되지 않으면 안 되지만 이를 위해서는 인접하는 비아 홀 간의 거리도 당연히 작아지기 때문에 사이드 에칭에 의한 절연체 기판 표면의 개구 직경의 확대는 비아 홀 고밀도화의 저해 요인이 된다. In addition, the via hole must be densified with higher density of the lead pattern, but the distance between adjacent via holes also becomes smaller. Therefore, the opening diameter of the surface of the insulator substrate is increased by side etching. do.

더욱이, 비아 홀을 형성한 후에 리드패턴을 형성할 경우 절연체 기판의 표면과 이면에서의 비아 홀 개구의 패턴 얼라인이 틀어져 오픈 또는 쇼트의 전기적 결함을 유발하게 된다.Furthermore, when the lead pattern is formed after the via hole is formed, the pattern alignment of the via hole openings on the surface and the rear surface of the insulator substrate is distorted, causing an open or short electrical defect.

따라서, 본 발명의 목적은 리드패턴 형성 후에 비아 홀을 형성함으로써 양면의 비아 홀 패턴 얼라인이 정확하게 이루어지는 양면 배선기판의 제조방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a method for manufacturing a double-sided wiring board in which via hole pattern alignment on both sides is precisely formed by forming via holes after lead pattern formation.

본 발명의 다른 목적은 레이저 식각에 의해 파인피치의 구현이 가능한 양면 배선기판의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method for manufacturing a double-sided wiring board capable of realizing fine pitch by laser etching.

본 발명의 또 다른 목적과 특징 및 이점은 이하에 서술되는 실시예를 통하여 보다 명확하게 이해될 것이다.Further objects, features and advantages of the present invention will be more clearly understood through the embodiments described below.

본 발명의 일 측면에 따르면, 준비된 폴리이미드 기판의 양면에 시드층을 형성하고, 시드층 위에 포토레지스트를 도포하고 노광 및 현상을 거쳐 패터닝을 수행하고, 포토레지스트에 대한 패터닝이 완료된 후 폴리이미드 기판 양면 전면에 도금을 하고 포토레지스트를 박리하며, 노출된 폴리이미드 기판에 레이저 빔을 조사하여 비아 홀을 형성한 후, 비아 홀에 도전성 페이스트를 채우거나 도금으로 양면 사이에 전도성을 부여하고 시드층을 에칭하여 양면 배선기판의 제조하는 방법이 개시된다.According to an aspect of the present invention, a seed layer is formed on both sides of the prepared polyimide substrate, the photoresist is applied on the seed layer, patterning is performed through exposure and development, and the patterning of the photoresist is completed. Plating the entire surface on both sides and peeling the photoresist, irradiating a laser beam to the exposed polyimide substrate to form via holes, and then filling the via holes with conductive paste or providing conductivity between the two sides by plating and seeding layer A method of manufacturing a double-sided wiring board by etching is disclosed.

바람직하게, 시드층은 두께가 2㎛ 이하이고, Ni, Pd, Cr 또는 Cu 중의 어느 하나 또는 이들의 혼합물을 스퍼터 또는 무전해 도금으로 형성될 수 있다.Preferably, the seed layer has a thickness of 2 μm or less, and may be formed by sputtering or electroless plating of any one of Ni, Pd, Cr, or a mixture thereof.

또한, 시드층을 형성하기 전에 기판의 양면을 알칼리 에칭으로 일정한 거칠기를 확보할 수 있다.In addition, it is possible to secure a constant roughness by alkali etching both surfaces of the substrate before forming the seed layer.

바람직하게, 기판의 양면 전면에 전해 구리도금을 먼저 실시하여 구리도금층을 형성하고 그 위에 전해 금도금을 실시하여 금도금층을 적층할 수 있다.Preferably, electrolytic copper plating may be performed first on both surfaces of the substrate to form a copper plating layer, and then the gold plating layer may be laminated by electrolytic gold plating thereon.

본 발명에 따르면, 적용되는 레이저는 CO2 레이저를 포함하며, 레이저 빔의 사이즈는 비아 홀의 직경보다는 크고 비아 랜드의 사이즈 보다는 작다.According to the invention, the laser applied comprises a CO 2 laser, the size of the laser beam being larger than the diameter of the via hole and smaller than the size of the via land.

바람직하게, 비아 홀의 직경은 20 내지 200㎛이고, 형성되는 각도가 5도 이하이며, 상단 직경과 하단직경의 차이가 10% 이내이다.Preferably, the diameter of the via hole is 20 to 200 μm, the angle formed is 5 degrees or less, and the difference between the top diameter and the bottom diameter is within 10%.

바람직하게, 도금으로 전도성을 부여하는 경우 보텀-업 필링(bottom-up filling) 방법을 적용할 수 있다.Preferably, a bottom-up filling method may be applied when the conductivity is imparted by plating.

또한, 기판의 양면 전면에 도금을 함으로써 기판의 표면에 리드패턴과 비아 홀 패턴이 형성되고, 이와 동시에 기판의 이면에 그라운드 패턴과 비아 랜드가 형성된다.Further, by plating on both surfaces of the substrate, lead patterns and via hole patterns are formed on the surface of the substrate, and at the same time, ground patterns and via lands are formed on the rear surface of the substrate.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 제조방법을 보여주는 공정도이다.1 is a process chart showing a manufacturing method according to an embodiment of the present invention.

도 1을 참조하면, 20 내지 200㎛ 두께의 폴리이미드 기판(10)을 준비한다(도 1A).Referring to FIG. 1, a polyimide substrate 10 having a thickness of 20 to 200 μm is prepared (FIG. 1A).

이어 도 1B와 같이, 기판(10)의 양면에 바람직하게 2㎛ 이하의 시드층(20)을 형성한다. 시드층(20)은 Ni, Pd, Cr 또는 Cu 중의 어느 하나 또는 이들의 혼합물을 스퍼터 또는 무전해 도금으로 형성한다.Next, as shown in FIG. 1B, a seed layer 20 having a thickness of preferably 2 μm or less is formed on both surfaces of the substrate 10. The seed layer 20 forms one of Ni, Pd, Cr or Cu or a mixture thereof by sputtering or electroless plating.

이때, 바람직하게 기판(10)의 양면을 알칼리 에칭으로 일정한 거칠기를 확보한 후에 시드층(20)을 형성할 수 있다.In this case, preferably, the seed layer 20 may be formed after securing both surfaces of the substrate 10 by alkali etching.

다음, 시드층(20) 위에 포토레지스트(30)를 도포하고 노광 및 현상을 거쳐 패터닝을 수행한다(도 1C). 포토레지스트는 액상 또는 드라이 필름을 이용할 수 있다.Next, the photoresist 30 is applied on the seed layer 20 and subjected to patterning through exposure and development (FIG. 1C). The photoresist may use a liquid or dry film.

포토레지스트(30)에 대한 패터닝이 완료된 후, 전면에 도금을 하고 포토레지스트(30)를 박리하며, 이는 기판(10)의 양면에 대해 동시에 진행된다(도 1D).After patterning for the photoresist 30 is completed, the front surface is plated and the photoresist 30 is peeled off, which proceeds simultaneously on both sides of the substrate 10 (FIG. 1D).

바람직하게, 전해 구리도금을 먼저 실시하여 구리도금층(40)을 형성하고 그 위에 전해 금도금을 실시하여 금도금층(50)을 적층할 수 있다.Preferably, the electrolytic copper plating may be performed first to form the copper plating layer 40, and then the gold plating layer 50 may be laminated by electrolytic gold plating thereon.

이와 같이, 구리도금후 실장을 위한 금도금을 바로 실행함으로써 전해 구리도금을 위한 회로패턴을 따로 삽입하지 않게 되어 전체 사용 면적을 줄여 집적도를 높이는데 기여할 수 있다. As such, by immediately performing gold plating for mounting after copper plating, a circuit pattern for electrolytic copper plating is not inserted separately, thereby contributing to increasing the degree of integration by reducing the total use area.

또한, 포토레지스트(30)에 대한 패터닝이 완료된 후, 도금을 실시함으로써 기판(10)의 표면에 리드패턴과 비아 홀 패턴을 형성하고 이와 동시에 기판(10)의 이면에 그라운드 패턴과 비아 랜드를 형성하여 양면에 회로패턴을 동시에 얻을 수 있게 된다.In addition, after patterning of the photoresist 30 is completed, plating is performed to form lead patterns and via hole patterns on the surface of the substrate 10, and at the same time, ground patterns and via lands are formed on the rear surface of the substrate 10. Thus, a circuit pattern can be simultaneously obtained on both sides.

이어 노출된 폴리이미드 기판(10)을 식각하여 비아 홀을 형성하기 위하여 레이저 빔을 조사한다(도 1E). The exposed polyimide substrate 10 is then etched to irradiate a laser beam to form via holes (FIG. 1E).

바람직하게, CO2 레이저가 적용될 수 있으며, CO2 레이저는 9.3 내지 10.6㎛로 파장대가 길어 발생하는 에너지가 0.1 내지 0.2 eV로 낮기 때문에 구리는 식각하지 못하나 수 Å의 금속이나 폴리이미드는 용해하여 식각할 수 있다.Preferably, a CO 2 laser may be applied, and since the CO 2 laser has a long wavelength band of 9.3 to 10.6 μm and low energy of 0.1 to 0.2 eV, copper cannot be etched, but a few metals or polyimides are dissolved and etched. can do.

또한, 레이저 빔의 사이즈는 비아 홀의 직경보다는 크고 비아 랜드의 사이즈 보다는 작게 한다. Also, the size of the laser beam is larger than the diameter of the via hole and smaller than the size of the via land.

바람직하게, 비아 홀의 직경은 20 내지 200㎛이고, 형성되는 각도가 5도 이하이며, 상단 직경과 하단직경의 차이가 10% 이내이다.Preferably, the diameter of the via hole is 20 to 200 μm, the angle formed is 5 degrees or less, and the difference between the top diameter and the bottom diameter is within 10%.

그 후 구리나 은 페이스트(60)로 비아 홀을 채우거나 도금으로 양면 사이에 전도성을 부여하고 시드층(20)을 에칭한다(도 1F). The via hole is then filled with copper or silver paste 60 or the plating is applied to provide conductivity between both sides and the seed layer 20 is etched (FIG. 1F).

도금으로 전도성을 부여하는 경우에는 보텀-업 필링(bottom-up filling) 방법을 이용할 수 있다.In the case of imparting conductivity by plating, a bottom-up filling method may be used.

적용되는 에칭액은 금은 식각할 수 없으며, 시드층만 에칭할 수 있는 용액을 사용한다. 따라서, 금도금층이 시드층 에칭에 대한 마스크의 역할을 하여 구리도금으로써 형성된 회로를 보호한다.The etchant applied uses a solution that cannot etch gold and can only etch the seed layer. Thus, the gold plated layer serves as a mask for seed layer etching to protect the circuit formed by copper plating.

이상에서는 본 발명의 바람직한 실시예를 중심으로 설명하였지만, 본 발명의 정신을 벗어나지 않는 범위 내에서 다양한 변경이나 변형을 가할 수 있다. 따라서, 본 발명의 범위는 상기한 실시예에 국한되어서는 안되며, 이하에 서술되는 특허청구범위에 의해 결정되어야 한다.Although the above has been described with reference to the preferred embodiments of the present invention, various changes and modifications can be made without departing from the spirit of the present invention. Therefore, the scope of the present invention should not be limited to the above embodiments, but should be determined by the claims described below.

이상에서 설명한 바와 같이, 본 발명에 따르면 여러 가지의 이점을 갖는다.As described above, the present invention has various advantages.

먼저, 회로패턴을 형성한 후에 비아 홀을 형성함으로써 기 형성된 비아 랜드 위에 정확하게 양면 얼라인이 가능하다는 이점이 있다.First, by forming a via hole after forming a circuit pattern, there is an advantage in that double-sided alignment is possible accurately on the previously formed via land.

또한, 외부 리드와 내부 리드의 삽입 없이 전해 금도금이 가능함으로써 전체 디자인에서 스페이스를 절약하여 고밀도 배선을 가능하게 한다. 이와 함께 금도금을 위한 전기 도통용 리드를 삽입하지 않아도 전해 금도금을 가능하게 한다.In addition, electrolytic gold plating is possible without the insertion of external and internal leads, saving space in the overall design and enabling high density wiring. Along with this, electroplating can be performed without inserting an electrically conductive lead for gold plating.

또한, 구리도금과 금도금을 동시에 실행함으로써 공정 단축을 통해 제조비용을 절감할 수 있다.In addition, by simultaneously performing copper plating and gold plating, manufacturing costs can be reduced by shortening the process.

또한, 도금을 통하여 회로패턴을 형성함으로써 포토레지스트의 해상도만큼의 파인 피치(fine pitch)가 가능하다. In addition, by forming a circuit pattern through plating, a fine pitch as high as the resolution of the photoresist is possible.                     

더욱이, 절연층과의 밀착 신뢰성을 높이기 위해 종래의 도금을 통한 필링이 아니라 비아 홀의 도금층과 패턴의 도금층을 동일하게 형성함으로써 얻을 수 있다는 이점이 있다.Moreover, there is an advantage that it can be obtained by forming the plating layer of the via hole and the plating layer of the pattern in the same manner, rather than the conventional filling through the plating in order to increase the adhesion reliability with the insulating layer.

Claims (8)

준비된 폴리이미드 기판의 양면에 시드층을 형성하는 단계;Forming seed layers on both sides of the prepared polyimide substrate; 상기 시드층 위에 포토레지스트를 도포하고 노광 및 현상을 거쳐 패터닝을 수행하는 단계;Applying a photoresist on the seed layer and performing patterning through exposure and development; 상기 포토레지스트에 대한 패터닝이 완료된 후, 상기 폴리이미드 기판의 양면 전면에 도금을 하고 상기 포토레지스트를 박리하는 단계;After the patterning of the photoresist is completed, plating both surfaces of the polyimide substrate and peeling the photoresist; 노출된 폴리이미드 기판에 레이저 빔을 조사하여 비아 홀을 형성하는 단계; 및Irradiating a laser beam on the exposed polyimide substrate to form via holes; And 상기 비아 홀에 도전성 페이스트를 채우거나 도금으로 양면 사이에 전도성을 부여하고 상기 시드층을 에칭하는 단계를 포함하는 것을 특징으로 하는 양면 배선기판의 제조방법.And filling the via hole with conductive paste or imparting conductivity between both sides by plating and etching the seed layer. 제 1 항에 있어서, 상기 시드층은 두께가 2㎛ 이하이고, Ni, Pd, Cr 또는 Cu 중의 어느 하나 또는 이들의 혼합물을 스퍼터 또는 무전해 도금으로 형성되는 것을 특징으로 하는 양면 배선기판의 제조방법.The method of claim 1, wherein the seed layer has a thickness of 2 μm or less, and any one or a mixture of Ni, Pd, Cr, and Cu is formed by sputtering or electroless plating. . 제 1 항에 있어서, 상기 시드층을 형성하기 전에 상기 기판의 양면을 알칼리 에칭으로 일정한 거칠기를 확보하는 것을 특징으로 하는 양면 배선기판의 제조방법.The method of manufacturing a double-sided wiring board according to claim 1, wherein a predetermined roughness is secured by alkali etching both surfaces of the substrate before the seed layer is formed. 제 1 항에 있어서, 상기 기판의 양면 전면에 전해 구리도금을 먼저 실시하여 구리도금층을 형성하고 그 위에 전해 금도금을 실시하여 금도금층을 적층하는 것을 특징으로 하는 양면 배선기판의 제조방법.The method of manufacturing a double-sided wiring board according to claim 1, wherein an electrolytic copper plating is first performed on both surfaces of the substrate to form a copper plating layer, and the gold plating layer is laminated by electrolytic gold plating thereon. 제 1 항에 있어서, 상기 레이저는 CO2 레이저를 포함하며, 상기 레이저 빔의 사이즈는 상기 비아 홀의 직경보다는 크고 비아 랜드의 사이즈 보다는 작은 것을 특징으로 하는 양면 배선기판의 제조방법.The method of claim 1, wherein the laser comprises a CO 2 laser, wherein the size of the laser beam is larger than the diameter of the via hole and smaller than the size of the via land. 제 1 항 또는 제 5 항에 있어서, 상기 비아 홀의 직경은 20 내지 200㎛이고, 형성되는 각도가 5도 이하이며, 상단 직경과 하단직경의 차이가 10% 이내인 것을 특징으로 하는 양면 배선기판의 제조방법.6. The double-sided wiring board of claim 1 or 5, wherein the via hole has a diameter of 20 to 200 µm, an angle formed at 5 degrees or less, and a difference between an upper diameter and a lower diameter within 10%. Manufacturing method. 제 1 항에 있어서, 도금으로 전도성을 부여하는 경우 보텀-업 필링(bottom-up filling) 방법을 적용하는 것을 특징으로 하는 양면 배선기판의 제조방법.The method of manufacturing a double-sided wiring board according to claim 1, wherein a bottom-up filling method is applied when the conductivity is imparted by plating. 제 1 항에 있어서, 상기 기판의 양면 전면에 도금을 함으로써 상기 기판의 표면에 리드패턴과 비아 홀 패턴이 형성되고, 이와 동시에 상기 기판의 이면에 그라운드 패턴과 비아 랜드이 형성되는 것을 특징으로 하는 양면 배선기판의 제조방 법.The double-sided wiring of claim 1, wherein a lead pattern and a via hole pattern are formed on a surface of the substrate by plating on both surfaces of the substrate, and at the same time, a ground pattern and a via land are formed on the rear surface of the substrate. Method of manufacturing the substrate.
KR1020040054992A 2004-07-15 2004-07-15 Method for making double sides wiring substrate KR100576652B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040054992A KR100576652B1 (en) 2004-07-15 2004-07-15 Method for making double sides wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040054992A KR100576652B1 (en) 2004-07-15 2004-07-15 Method for making double sides wiring substrate

Publications (2)

Publication Number Publication Date
KR20060006125A true KR20060006125A (en) 2006-01-19
KR100576652B1 KR100576652B1 (en) 2006-05-08

Family

ID=37117867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040054992A KR100576652B1 (en) 2004-07-15 2004-07-15 Method for making double sides wiring substrate

Country Status (1)

Country Link
KR (1) KR100576652B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901513B1 (en) * 2007-11-07 2009-06-08 삼성전기주식회사 Method for forming circuit of PCB
US8828247B2 (en) 2011-09-21 2014-09-09 Mds Co., Ltd. Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
CN114650663A (en) * 2022-03-29 2022-06-21 江苏上达半导体有限公司 Forming method of double-sided embedded type circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119420B1 (en) 2010-05-25 2012-02-22 주식회사 코리아써키트 A Method of printed circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175636A (en) * 1991-12-24 1993-07-13 Hitachi Chem Co Ltd Manufacture of flexible printed wiring board
US6039889A (en) 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
KR100313611B1 (en) * 1999-11-22 2001-11-15 전세호 Method of fablicating PCB
KR20020066797A (en) * 2001-02-13 2002-08-21 주식회사 심텍 Blind via Hole on Build-up PCB

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901513B1 (en) * 2007-11-07 2009-06-08 삼성전기주식회사 Method for forming circuit of PCB
US8828247B2 (en) 2011-09-21 2014-09-09 Mds Co., Ltd. Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
CN114650663A (en) * 2022-03-29 2022-06-21 江苏上达半导体有限公司 Forming method of double-sided embedded type circuit
CN114650663B (en) * 2022-03-29 2024-05-17 江苏上达半导体有限公司 Forming method of double-sided embedded circuit

Also Published As

Publication number Publication date
KR100576652B1 (en) 2006-05-08

Similar Documents

Publication Publication Date Title
KR100688701B1 (en) Manufacturing method of printed circuit board with landless via hole
JP3786554B2 (en) Circuit board manufacturing method for forming fine structure layer on both sides of flexible film
US7325299B2 (en) Method of making a circuitized substrate
JP2009283739A (en) Wiring substrate and production method thereof
KR101068539B1 (en) Method of manufacturing a wiring board by utilizing electro plating
JP2006237088A (en) Method of manufacturing multilayer printed wiring board
JP2019176068A (en) Printed-circuit board and method for manufacturing printed-circuit board
TWI625991B (en) Circuit board structure and method for forming the same
KR100722625B1 (en) Via hole having fine hole land and method thereof
KR100772432B1 (en) Method of manufacturing printed circuit board
KR100576652B1 (en) Method for making double sides wiring substrate
KR100642741B1 (en) Method for making double sides wiring substrate
KR100794544B1 (en) Wiring circuit board having bumps and method of producing same
KR100688702B1 (en) Manufacturing method of printed circuit board with landless via hole
KR100787385B1 (en) Method of electrolytic gold plating for printed circuit board without lead
JP4045120B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2005136282A (en) Multilayer wiring substrate and its manufacturing method
KR100999515B1 (en) Manufacturing method of printed circuit board
JP4547958B2 (en) Manufacturing method of multilayer wiring board
TW201446099A (en) Method for manufacturing printed circuit board
JP2003273510A (en) Manufacturing method for printed substrate
JP2005108941A (en) Multilayer wiring board and its manufacturing method
JP2009088337A (en) Printed circuit board and its manufacturing method
JPH08186357A (en) Printed wiring board and manufacture thereof
JP2003069226A (en) Board for semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130306

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140305

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 14