KR100688702B1 - Manufacturing method of printed circuit board with landless via hole - Google Patents

Manufacturing method of printed circuit board with landless via hole Download PDF

Info

Publication number
KR100688702B1
KR100688702B1 KR1020050123205A KR20050123205A KR100688702B1 KR 100688702 B1 KR100688702 B1 KR 100688702B1 KR 1020050123205 A KR1020050123205 A KR 1020050123205A KR 20050123205 A KR20050123205 A KR 20050123205A KR 100688702 B1 KR100688702 B1 KR 100688702B1
Authority
KR
South Korea
Prior art keywords
photosensitive resist
hole
base substrate
copper
copper plating
Prior art date
Application number
KR1020050123205A
Other languages
Korean (ko)
Inventor
박정현
슈이치 오카베
정회구
김지은
강명삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050123205A priority Critical patent/KR100688702B1/en
Application granted granted Critical
Publication of KR100688702B1 publication Critical patent/KR100688702B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

A manufacturing method of a printed circuit board with a landless via hole is provided to improve reliability of electrical connection between a circuit pattern and a copper plating layer inside a through hole by forming the circuit pattern while filling the through hole with a photosensitive resist. A manufacturing method of a printed circuit board(200) with a landless via hole includes the steps of: forming a through hole(142) on a surface of a base substrate(140); plating the surface of the base substrate(140) including the inside of a through hole with a copper; applying a photosensitive resist on a copper-plated surface for filling the inside of the through hole; patterning the photosensitive resist according to a predetermined pattern to remain the photosensitive resist filled in the inside of the through hole; forming a predetermined pattern by etching a copper-plated layer by using the patterned photosensitive resist as a mask; and removing the photosensitive resist, wherein the predetermined pattern is a landless structure having no via hole upper land.

Description

랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법 {Manufacturing method of printed circuit board with landless via hole}Manufacturing method of printed circuit board with landless via hole {Manufacturing method of printed circuit board with landless via hole}

도 1은 종래의 일 예에 따른 비아홀이 구비된 인쇄회로기판의 개략 사시도;1 is a schematic perspective view of a printed circuit board having a via hole according to a conventional example;

도 2는 종래의 다른 예에 따른 랜드리스 비아홀이 구비된 인쇄회로기판의 개략도;2 is a schematic view of a printed circuit board having landless via holes according to another conventional example;

도 3은 도 2의 인쇄회로기판의 제조방법을 개략적으로 나타낸 순서도;3 is a flowchart schematically illustrating a method of manufacturing the printed circuit board of FIG. 2;

도 4a 내지 도 4f는 도 2의 인쇄회로기판을 제조하는 방법을 순차적으로 나타낸 공정도;4A through 4F are flowcharts sequentially illustrating a method of manufacturing the printed circuit board of FIG. 2;

도 5는 본 발명의 일 실시예에 따른 랜드리스 비아홀이 구비된 인쇄회로기판의 개략 사시도;5 is a schematic perspective view of a printed circuit board having landless via holes according to an embodiment of the present invention;

도 6은 도 5의 인쇄회로기판의 제조방법을 개략적으로 나타낸 순서도;6 is a flowchart schematically illustrating a method of manufacturing the printed circuit board of FIG. 5;

도 7a 내지 도 7h는 도 5의 인쇄회로기판을 제조하는 방법을 순차적으로 나타낸 공정도;7A to 7H are flowcharts sequentially illustrating a method of manufacturing the printed circuit board of FIG. 5;

도 8은 본 발명의 다른 실시예에 따른 블라인드 방식의 랜드리스 비아홀 구조의 개략 사시도; 및8 is a schematic perspective view of a blindless landless via hole structure according to another embodiment of the present invention; And

도 9는 도 8의 블라인드 비아 구조를 포함하는 인쇄회로기판의 제조방법을 개략적으로 나타낸 순서도이다.FIG. 9 is a flowchart schematically illustrating a method of manufacturing a printed circuit board including the blind via structure of FIG. 8.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

140 : 베이스 기판 142 : 관통홀140: base substrate 142: through hole

142' : 블라인드 홀 152 : 내층 회로142 ': blind hole 152: inner layer circuit

160 : 동도금층 162 : 회로 패턴160: copper plating layer 162: circuit pattern

164 : 관통홀 내 동도금층 164' : 블라인드 홀 내 동도금층164: copper plating layer in through hole 164 ': copper plating layer in blind hole

180 : 감광성 레지스트 182 : 패턴화된 감광성 레지스트180: photosensitive resist 182: patterned photosensitive resist

184 : 관통홀 내 감광성 레지스트 200 : 인쇄회로기판184: photosensitive resist 200 in the through hole: printed circuit board

D1 : 상부 랜드의 직경D1: diameter of the upper land

D2 : 동도금층이 형성된 관통홀의 직경D2: Diameter of through hole in which copper plating layer is formed

D3 : 관통홀의 직경D3: Diameter of through hole

W : 회로 패턴의 폭W: width of circuit pattern

미국 특허공보 제5,510,580호 (1996년 4월 23일 등록)U.S. Patent Publication No. 5,510,580 (registered April 23, 1996)

본 발명은 랜드리스 비아홀(landless via hole)이 구비된 인쇄회로기판(PCB; printed circuit board)의 제조방법에 관한 것이며, 보다 구체적으로는 비아홀 내부에 감광성 레지스트를 충진한 후 이를 이용하여 비아홀의 상부 랜드가 없는 랜드리스 비아홀을 구비한 인쇄회로기판을 제조하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board (PCB) having a landless via hole, and more particularly, after filling a photosensitive resist in the via hole, the upper part of the via hole is used. A method of manufacturing a printed circuit board having landless via holes without lands is provided.

전자 산업의 발달에 따라 전자부품의 고기능화, 소형화에 대한 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판 또한 회로 패턴의 고밀도화가 요구되고 있으며, 이에 다양한 미세 회로 패턴 구현 공법이 고안, 제시되어 적용되고 있다.With the development of the electronic industry, the demand for high functionalization and miniaturization of electronic components is increasing rapidly. In order to cope with such a trend, printed circuit boards are also required to have higher density of circuit patterns, and various fine circuit pattern implementation methods have been devised, presented, and applied.

본 발명은 이러한 미세 회로 패턴(fine circuit pattern) 구현 방법들 중에서 비아홀의 상부 랜드를 제거함으로써 랜드리스 비아홀이 구비된 회로 패턴의 고밀도화를 구현하는 방법에 관하여 기술하고자 한다.The present invention is to describe a method for implementing a high density of the circuit pattern with a landless via hole by removing the upper land of the via hole among the fine circuit pattern implementation methods.

도 1은 종래의 일 예에 따른 인쇄회로기판(10)을 도시한 개략 사시도이며, 이에 따르면, 기판(20)의 표면에 형성된 회로 패턴(30)들이 미세한 폭(W)으로 형성됨에도 불구하고, 비아홀(22) 주변에서 비아홀의 상부 랜드(32)를 포함하여 형성되기 때문에 해당 영역에서 미세화를 구현하지 못하는 예가 도시된다.1 is a schematic perspective view of a printed circuit board 10 according to a conventional example, and accordingly, despite the circuit patterns 30 formed on the surface of the substrate 20 having a fine width W, Since the upper land 32 of the via hole is formed around the via hole 22, an example of miniaturization in the corresponding area is illustrated.

예컨대, 비아홀(22)의 직경(D2)이 대략 200 ㎛ 인 경우에 그 주변의 상부 랜드는 가공 오차 등을 고려하여 대략 350 ㎛ 의 폭으로 형성되고, 이는 결과적으로 상부 랜드(32)의 직경(D1)이 대략 900 ㎛ 로 형성될 수 있다.For example, in the case where the diameter D2 of the via hole 22 is approximately 200 μm, the upper lands in the vicinity thereof are formed to have a width of approximately 350 μm in consideration of processing errors and the like, which results in the diameter of the upper land 32 ( D1) can be formed approximately 900 μm.

이처럼, 상부 랜드를 형성함에 따라 기판 표면의 회로 패턴이 고밀도화를 이루기 어렵기 때문에, 상부 랜드를 배제한 형태의 랜드리스 비아홀에 관한 기술이 나타나고 있다. 도 2는 종래의 다른 예에 따른 랜드리스 비아홀이 구비된 인쇄회로기판을 도시한 개략 사시도이다. 참고로, 도 2는 미국 특허공보 제5,510,580호 (1996년 4월 23일 등록)에 개시되어 있다.As described above, since the circuit pattern on the surface of the substrate is difficult to achieve a high density as the upper lands are formed, a technique for a landless via hole of a form in which the upper lands are excluded is emerging. 2 is a schematic perspective view illustrating a printed circuit board having a landless via hole according to another example of the related art. For reference, FIG. 2 is disclosed in US Patent No. 5,510,580 (registered April 23, 1996).

도 2에 의하면, 종래의 인쇄회로기판(100)은 내층 회로(50)를 포함하는 기판 (40)의 표면에 내층 회로와 연결되는 블라인드 홀(42)이 형성되고, 블라인드 홀(42)의 내벽에 도전층(62)이 형성된 후, 도전층이 기판 표면의 회로 패턴(72)와 직접 연결됨으로써 상부 랜드를 배제한 형태의 구조를 제공하는 것이다.Referring to FIG. 2, the conventional printed circuit board 100 has a blind hole 42 connected to the inner layer circuit on the surface of the substrate 40 including the inner layer circuit 50, and the inner wall of the blind hole 42. After the conductive layer 62 is formed, the conductive layer is directly connected to the circuit pattern 72 on the substrate surface to provide a structure in which the upper land is removed.

이하에서, 도 2에 도시된 종래의 일 예에 따른 인쇄회로기판을 제조하는 방법을 도 3의 순서도와 도 4a 내지 도 4f의 공정도를 참조하여 간략히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a printed circuit board according to the conventional example illustrated in FIG. 2 will be briefly described with reference to the flowchart of FIG. 3 and the process diagrams of FIGS. 4A to 4F.

도 4a에 도시된 바와 같이, 내층 회로(50)와 연결되는 블라인드 홀(42)이 구비된 베이스 기판(40)이 제공되고(단계 S10, S12), 도 4b에 도시된 바와 같이, 블라인드 홀(42)을 포함하는 베이스 기판(40)의 표면 위에 동도금층과 같은 도전층(60)이 헝성된다(단계 S14).As shown in FIG. 4A, a base substrate 40 having a blind hole 42 connected to the inner layer circuit 50 is provided (steps S10 and S12), and as shown in FIG. 4B, the blind hole ( A conductive layer 60 such as a copper plating layer is formed on the surface of the base substrate 40 including 42 (step S14).

다음으로, 도 4c에 도시된 바와 같이, 도전층(60) 위로 감광성 레지스트(80)를 형성하고, 특정한 마스크(92)를 포함하는 마스크 패턴(90)을 이용하여 노광시킨다. 이때 감광성 레지스트(80)는 액상의 포지티브 포토 레지스트(P-LPR; positive liquid photo resist)이고, 이는 빛을 받는 부분이 변형되어 후속공정에서 현상액에 의해 제거되는 특징을 갖는다. 마스크(92)는 블라인드 홀(42)에 대응하여 형성되며, 이후 현상액에 의해 블라인드 홀을 제외한 부분의 감광성 레지스트가 제거됨으로써 도 4d에 도시된 바와 같은 구조를 이룬다(단계 S16).Next, as shown in FIG. 4C, a photosensitive resist 80 is formed over the conductive layer 60, and exposed using a mask pattern 90 including a specific mask 92. At this time, the photosensitive resist 80 is a positive liquid photoresist (P-LPR), which has a characteristic of being deformed by the developer and being removed by a developer in a subsequent process. The mask 92 is formed corresponding to the blind hole 42, and then forms a structure as shown in FIG. 4D by removing the photosensitive resist except for the blind hole by the developer (step S16).

다음으로, 도 4e에 도시된 바와 같이, 베이스 기판 표면의 도전층(60)을 제거하여 블라인드 홀 내부의 도전층(62)만을 남기고(단계 S18), 그 후에 블라인드 홀(42) 내부에 잔류한 감광성 레지스트를 제거한다(단계 S20).Next, as shown in FIG. 4E, the conductive layer 60 on the surface of the base substrate is removed, leaving only the conductive layer 62 inside the blind hole (step S18), and then remaining inside the blind hole 42. The photosensitive resist is removed (step S20).

마지막으로, 도 4f에 도시된 바와 같이, 예를 들면, 포토리소그래피(photo-rithography) 공정을 이용하여 베이스 기판(40)의 표면에 블라인드 홀 내부의 도전층(62)과 연결되는 회로 패턴(72)을 형성한다. 이 회로 패턴(72)은 블라인드 홀 주변에 상부 랜드를 형성하지 않고 구성됨을 특징으로 한다(단계 S22).Finally, as shown in FIG. 4F, for example, a circuit pattern 72 connected to the conductive layer 62 inside the blind hole on the surface of the base substrate 40 by using a photo-rithography process. ). This circuit pattern 72 is characterized in that it is configured without forming an upper land around the blind hole (step S22).

이러한 종래의 인쇄회로기판은 상부 랜드를 형성하지 않는다는 점에서 유리한 점이 있으나, 반면 블라인드 홀 내부의 도전층을 형성하는 공정과 베이스 기판 표면의 회로 패턴을 형성하는 공정 각각에서 노광, 현상 등을 포함하는 공정이 반복 실시되어야 하기 때문에 그 제조고정이 복잡해지고 그에 따라 비용의 증가 및 공정시간의 증가를 가져올 수 있다.Such a conventional printed circuit board is advantageous in that it does not form an upper land, but in the process of forming a conductive layer inside the blind hole and the process of forming a circuit pattern on the surface of the base substrate, the process includes exposure, development, and the like. Since the process must be repeated, the manufacturing fixing becomes complicated, which can lead to an increase in cost and an increase in processing time.

본 발명은 랜드리스 비아홀을 구비한 인쇄회로기판을 제공하기 위한 것이다.The present invention is to provide a printed circuit board having a landless via hole.

본 발명은 상부 랜드가 없는 비아홀 구조를 제공함으로써 회로 패턴의 고밀도화를 제공하기 위한 것이다.The present invention is to provide a high density of the circuit pattern by providing a via hole structure without the upper land.

본 발명은 랜드리스 비아홀을 구비한 인쇄회로기판을 제조하는 방법을 제공하기 위한 것이다.The present invention is to provide a method for manufacturing a printed circuit board having a landless via hole.

이러한 목적을 달성하기 위하여, 본 발명의 제 1 실시형태에 따른 제조방법은: (A) 베이스 기판의 표면에 관통홀을 형성하는 단계와; (B) 관통홀 내부를 포함하는 베이스 기판의 표면에 동도금하는 단계와; (C) 관통홀 내부가 충진되도록 동도금된 표면 위로 감광성 레지스트를 도포하는 단계와; (D) 관통홀 내부에 충진된 감광성 레지스트가 남겨지도록 감광성 레지스트를 소정의 패턴에 따라 패턴화하는 단계와; (E) 패턴화된 감광성 레지스트를 마스크로 하여 동도금층을 식각함으로써 소정의 패턴을 형성하는 단계; 및 (F) 감광성 레지스트를 제거하는 단계;를 포함하고, 이때 소정의 패턴은 비아홀 상부 랜드가 없는 랜드리스 구조인 것을 특징으로 한다.In order to achieve this object, the manufacturing method according to the first embodiment of the present invention comprises the steps of: (A) forming a through hole in the surface of the base substrate; (B) copper plating the surface of the base substrate including the inside of the through hole; (C) applying a photosensitive resist over the copper plated surface to fill the inside of the through hole; (D) patterning the photosensitive resist according to a predetermined pattern so that the photosensitive resist filled in the through hole is left; (E) forming a predetermined pattern by etching the copper plating layer using the patterned photosensitive resist as a mask; And (F) removing the photosensitive resist, wherein the predetermined pattern is a landless structure without a via hole upper land.

본 발명의 제 1 실시형태에 따르면, (C) 단계는 동도금된 표면 위로 액상의 감광성 레지스트를 도포한 후 경화시키는 것을 특징으로 하며, 또한 (D) 단계는: (D-1) 도포된 감광성 레지스트를 부분적으로 노광하는 단계; 및 (D-2) 노광된 감광성 레지스트를 현상하여 패턴화하는 단계;를 포함하고, 이때 (D-1) 단계의 노광은 관통홀 내부를 제외한 베이스 기판의 표면에 대해서 실시되는 것을 특징으로 한다.According to the first embodiment of the present invention, step (C) is characterized by applying a liquid photosensitive resist on the copper plated surface and then curing, and further, step (D): (D-1) applied photosensitive resist Partially exposing the; And (D-2) developing and patterning the exposed photosensitive resist, wherein the exposure of (D-1) is performed on the surface of the base substrate except for the inside of the through hole.

또한 본 발명의 제 1 실시형태에 따르면, 감광성 레지스트에 대한 노광은 동도금층 위로 도포된 감광성 레지스트의 두께에 대응하는 깊이로 노광량이 조절됨으로써 관통홀 내부의 감광성 레지스트가 충분히 남겨질 수 있도록 실시됨을 특징으로 한다.Further, according to the first embodiment of the present invention, the exposure to the photosensitive resist is performed so that the exposure amount is adjusted to a depth corresponding to the thickness of the photosensitive resist applied over the copper plating layer so that the photosensitive resist inside the through hole can be sufficiently left. do.

또한, 본 발명의 제 1 실시형태에 따르면, 베이스 기판은 절연층, 양면동박적층판, 또는 적어도 하나의 내층 회로를 포함하는 다층 기판 중 어느 하나인 것을 특징으로 한다.According to a first embodiment of the present invention, the base substrate is any one of an insulating layer, a double-side copper clad laminate, or a multilayer substrate including at least one inner layer circuit.

다음으로, 본 발명의 제 2 실시형태에 따른 제조방법은: (A) 베이스 기판의 표면에 블라인드 홀을 형성하는 단계와; (B) 블라인드 홀 내부를 포함하는 베이스 기판의 표면에 동도금하는 단계와; (C) 블라인드 홀 내부가 충진되도록 동도금된 표면 위로 감광성 레지스트를 도포하는 단계와; (D) 블라인드 홀 내부에 충진된 감광성 레지스트가 남겨지도록 감광성 레지스트를 소정의 패턴에 따라 패턴화하는 단계와; (E) 패턴화된 감광성 레지스트를 마스크로 하여 동도금층을 식각함으로써 소정의 패턴을 형성하는 단계; 및 (F) 감광성 레지스트를 제거하는 단계;를 포함하고, 이때 소정의 패턴은 블라인드 비아홀의 상부 랜드가 없는 랜드리스 구조인 것을 특징으로 한다.Next, the manufacturing method according to the second embodiment of the present invention comprises the steps of: (A) forming a blind hole on the surface of the base substrate; (B) copper plating the surface of the base substrate including the inside of the blind hole; (C) applying a photosensitive resist over the copper plated surface to fill the blind hole interior; (D) patterning the photosensitive resist according to a predetermined pattern so that the photosensitive resist filled inside the blind hole is left; (E) forming a predetermined pattern by etching the copper plating layer using the patterned photosensitive resist as a mask; And (F) removing the photosensitive resist, wherein the predetermined pattern is a landless structure without an upper land of the blind via hole.

본 발명의 제 2 실시형태에 따르면, (C) 단계는 동도금된 표면 위로 액상의 감광성 레지스트를 도포한 후 경화시키는 것을 특징으로 하며, (D) 단계는: (D-1) 도포된 감광성 레지스트를 부분적으로 노광하는 단계; 및 (D-2) 노광된 감광성 레지스트를 현상하여 패턴화하는 단계;를 포함하고, 이때 (D-1) 단계의 노광은 블라인드 홀 내부를 제외한 베이스 기판의 표면에 대해서 실시되는 것을 특징으로 한다.According to a second embodiment of the invention, step (C) is characterized by applying a liquid photosensitive resist on the copper plated surface and then curing, and step (D): (D-1) applying the applied photosensitive resist Partially exposing; And (D-2) developing and patterning the exposed photosensitive resist, wherein the exposure of the step (D-1) is performed on the surface of the base substrate except for the inside of the blind hole.

또한 본 발명의 제 2 실시형태에 따르면, 감광성 레지스트에 대한 노광은 동도금층 위로 도포된 감광성 레지스트의 두께에 대응하는 깊이로 노광량이 조절됨을 특징으로 한다.Further, according to the second embodiment of the present invention, the exposure to the photosensitive resist is characterized in that the exposure amount is adjusted to a depth corresponding to the thickness of the photosensitive resist applied over the copper plating layer.

또한, 본 발명의 제 2 실시형태에 따르면, 베이스 기판은 적어도 하나의 내층 회로를 포함하는 다층 기판이고, 블라인드 홀은 베이스 기판의 표면에서 적어도 하나의 내층 회로까지 연결되는 것을 특징으로 한다.Further, according to the second embodiment of the present invention, the base substrate is a multilayer substrate including at least one inner layer circuit, and the blind hole is connected from the surface of the base substrate to the at least one inner layer circuit.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 5는 본 발명의 일 실시예에 따른 인쇄회로기판을 도시한 개략 사시도이 며, 도 6은 도 5의 인쇄회로기판을 제조하는 방법을 나타낸 순서도이고, 도 7a 내지 7h는 도 5의 인쇄회로기판을 제조하는 방법을 순차적으로 도시한 공정도이다. 도 5, 도 6 및 도 7을 참조하여, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하면 다음과 같다.5 is a schematic perspective view illustrating a printed circuit board according to an embodiment of the present invention, FIG. 6 is a flowchart illustrating a method of manufacturing the printed circuit board of FIG. 5, and FIGS. 7A to 7H are the printed circuit board of FIG. 5. It is a process chart showing the method of manufacturing sequentially. Referring to Figures 5, 6 and 7, the method of manufacturing a printed circuit board according to an embodiment of the present invention will be described.

도 5에 따르면, 본 발명에 따른 인쇄회로기판(200)은 베이스 기판(140) 위로 다수의 회로 패턴들(162)이 형성되고, 회로 패턴 중 일부는 관통홀(142)을 경유하여 형성된 구조이다. 앞서 도 1에서 도시한 종래예와 비교하여, 상부 랜드가 없는 비아홀 구조임이 명백히 나타나 있으며, 동일한 홀 직경(D2)에도 불구하고 상부 랜드가 없음으로 인하여 종래의 상부 랜드의 직경(도 1의 D1 참조)에 비하여 훨씬 작은 관통홀의 직경(D3)이 구현됨을 확인할 수 있다.Referring to FIG. 5, the printed circuit board 200 according to the present invention has a structure in which a plurality of circuit patterns 162 are formed on the base substrate 140, and some of the circuit patterns are formed through the through holes 142. . Compared with the conventional example shown in FIG. 1 above, it is clearly shown that the structure is a via hole without an upper land, and the diameter of the conventional upper land due to the absence of the upper land despite the same hole diameter D2 (see D1 in FIG. 1). It can be seen that the diameter (D3) of the much smaller through-holes than the ().

이러한 구조의 인쇄회로기판을 제조하는 방법에 관하여 도 6의 순서도 및 도 7의 공정도를 참조하여 상세히 설명하면 다음과 같다.A method of manufacturing a printed circuit board having such a structure will be described in detail with reference to the flowchart of FIG. 6 and the process diagram of FIG. 7.

먼저, 도 7a에 도시된 바와 같이, 관통홀(142)이 구비된 베이스 기판(140)이 제공되고(단계 S110), 도 7b에 도시된 바와 같이, 관통홀(142)을 포함하는 베이스 기판(140)의 표면에 동도금층(160)이 형성된다(단계 S112).First, as shown in FIG. 7A, a base substrate 140 having a through hole 142 is provided (step S110), and as shown in FIG. 7B, a base substrate including a through hole 142 ( The copper plating layer 160 is formed on the surface of 140 (step S112).

도 7c에 도시된 바와 같이, 동도금층(160)이 형성된 위로 관통홀(142) 내부를 포함하는 영역에 감광성 레지스트(180)가 형성되며, 이때 관통홀(142) 내부에 형성된 도금층(164) 사이로 감광성 레지스트가 충분히 충진되도록 한다(도 7c). 이때, 관통홀(142)의 직경은 D3로, 그리고 동도금층(164)에 의해 도금된 후 홀의 직경은 D2로 표시된다. 본 발명에서 사용되는 감광성 레지스트는 예컨대, 액상의 포지티브 포토 레지스트(P-LPR; positive liquid photo resist)이고, 이는 액상으로 도포된 후 1차 경화되어 고체화되고, 이후 노광 공정에서 빛을 받는 부분이 변형되어 이후 현상 공정에서 변형된 부분이 현상액에 의해 제거되는 특성을 갖는다.As shown in FIG. 7C, a photosensitive resist 180 is formed in a region including the inside of the through hole 142 over which the copper plating layer 160 is formed, and between the plating layers 164 formed in the through hole 142. Allow the photosensitive resist to be sufficiently filled (FIG. 7C). In this case, the diameter of the through hole 142 is represented by D3, and the diameter of the hole after being plated by the copper plating layer 164 is represented by D2. The photosensitive resist used in the present invention is, for example, a liquid positive photoresist (P-LPR), which is applied in a liquid state, and then cured and solidified first, and then, a portion that receives light in an exposure process is deformed. Thus, the deformed portion in the developing process is removed by the developer.

도 7d는 도 7c에 단면으로 표시된 인쇄회로기판을 개략적인 사시도로 표시한 것이다(단계 S114).FIG. 7D is a schematic perspective view of the printed circuit board shown in cross section in FIG. 7C (step S114).

다음으로, 도 7e에 도시된 바와 같이, 소정의 마스크 패턴(도시되지 않음)을 사용하여 감광성 레지스트(180)를 노광한다. 이때 노광량은 동도금층(160) 위로 형성된 감광성 레지스트(180)의 두께(t)에 대응하는 깊이로 조절됨을 특징으로 한다. 이는, 감광성 레지스트에 대한 노광량을 조절함으로써 관통홀 내부에 충진된 감광성 레지스트가 현상 이후에도 잔류하도록 하기 위한 본원발명의 특징 중 하나이다.Next, as shown in FIG. 7E, the photosensitive resist 180 is exposed using a predetermined mask pattern (not shown). In this case, the exposure amount may be adjusted to a depth corresponding to the thickness t of the photosensitive resist 180 formed on the copper plating layer 160. This is one of the features of the present invention for adjusting the exposure amount to the photosensitive resist so that the photosensitive resist filled inside the through hole remains after development.

이후, 도 7f에 도시된 바와 같이, 부분적으로 노광된 감광성 레지스트(180)를 현상액 등을 이용하여 현상함으로써 감광성 레지스트 중 빛에 의해 변화된 부분들이 제거되어 감광성 레지스트가 동도금층(160) 위에서 소정의 패턴에 대응하는 패턴(182)을 형성한다(단계 S118).Subsequently, as shown in FIG. 7F, the partially exposed photosensitive resist 180 is developed using a developer or the like to remove portions of the photosensitive resist that are changed by light so that the photosensitive resist is formed on the copper plating layer 160. A pattern 182 corresponding to is formed (step S118).

다음으로, 도 7g에 도시된 바와 같이, 패턴화된 감광성 레지스트(182)를 마스크로 하여 동도금층을 식각함으로써 베이스 기판의 회로 패턴(162)을 형성한다. 이때, 관통홀(142) 내부에는 동도금층(164) 및 감광성 레지스트(184)가 각각 잔류하고, 회로 패턴(162)은 관통홀 내 동도금층(164)와 연결됨으로써 회로 패턴이 관통홀을 통해 전기적으로 연결된다(단계 S118).Next, as shown in FIG. 7G, the circuit pattern 162 of the base substrate is formed by etching the copper plating layer using the patterned photosensitive resist 182 as a mask. In this case, the copper plating layer 164 and the photosensitive resist 184 remain in the through hole 142, and the circuit pattern 162 is connected to the copper plating layer 164 in the through hole, so that the circuit pattern is electrically connected through the through hole. (Step S118).

마지막으로, 관통홀(142) 내 잔류하는 감광성 레지스트(184)를 제거함으로써 본 발명에 따른 랜드리스 비아홀 구조를 갖는 인쇄회로기판(200)을 형성할 수 있다(단계 S120). 이때, 본 발명의 일 실시예에 따른 관통형 바아홀 구조는 도 7h에 도시된 바와 같다. 즉, 관통홀(142) 내부에 동도금층(164)이 형성되고, 상부 랜드가 없는 상태에서 동도금층(164)의 일부가 회로 패턴(162)과 연결됨으로써 비아홀의 전기적 연결이 이루어진다.Finally, by removing the photosensitive resist 184 remaining in the through hole 142, the printed circuit board 200 having the landless via hole structure according to the present invention can be formed (step S120). At this time, the through-hole bar hole structure according to an embodiment of the present invention is as shown in Figure 7h. That is, the copper plating layer 164 is formed in the through hole 142, and a part of the copper plating layer 164 is connected to the circuit pattern 162 in the absence of the upper land, thereby making the electrical connection of the via hole.

이와 같은 제조방법에 의해 제조되는 랜드리스 비아홀을 갖는 인쇄회로기판은 종래의 경우에 비하여 상부 랜드가 없이 형성되기 때문에 기판 표면에 형성되는 회로 패턴의 고밀도화를 용이하게 추구할 수 있으며, 또한 종래의 다른 예와 달리 관통홀 내부의 동도금층과 회로 패턴이 단일 공정에서 형성되기 때문에 공정의 단순화를 가져올 수 있다. 즉, 도 3에 기술된 종래의 경우 관통홀 내 도금층과 별도로 기판의 회로 패턴이 형성되는 것과 달리, 본 발명에 따른 인쇄회로기판은 동시에 형성함으로써 공정시간의 단축을 도모하고, 그 제조 효율을 향상시킬 수 있다.Since a printed circuit board having a landless via hole manufactured by such a manufacturing method is formed without an upper land as compared with the conventional case, it is possible to easily pursue the high density of the circuit pattern formed on the substrate surface. Unlike the example, since the copper plating layer and the circuit pattern inside the through hole are formed in a single process, the process may be simplified. That is, in the conventional case described in FIG. 3, unlike the circuit pattern of the substrate is formed separately from the plating layer in the through-hole, the printed circuit board according to the present invention is formed at the same time to shorten the process time and improve the manufacturing efficiency thereof. You can.

이러한 본 발명의 특징은 빛을 받는 부분이 변화되어 현상액에 의해 제거됨을 특징으로 하는 액상의 포지티브 포토 레지스트(P-LPR)와 같은 감광성 레지스트를 도포하고, 도포된 감광성 레지스트를 소정의 깊이 - 동도금층 위로 형성된 감광성 레지스트의 두께(t)에 대응하는 깊이까지만 노광시키는 공정에 의해 구현될 수 있다.The present invention is characterized by applying a photosensitive resist, such as a liquid positive photoresist (P-LPR), characterized in that the portion to which light is changed is removed by a developer, and the applied photosensitive resist is applied to a predetermined depth-copper plating layer. It can be realized by a process of exposing only to a depth corresponding to the thickness (t) of the photosensitive resist formed thereon.

한편으로, 본 발명의 일 실시예가 관통홀을 기준으로 설명되고 있으나, 본 발명이 이로 한정되는 것은 아니다. 예컨대, 이하에서 설명하는 본 발명의 다른 실시예는 블라인드 비아홀을 기준으로 본 발명의 제조방법이 적용되는 예를 설명한다.On the other hand, although one embodiment of the present invention has been described with reference to the through hole, the present invention is not limited thereto. For example, another embodiment of the present invention described below describes an example in which the manufacturing method of the present invention is applied based on a blind via hole.

도 8은 앞서 설명한 실시예에서 도 7h의 관통홀 구조와 유사한 방식으로 블라인드 비아홀 구조의 랜드리스 비아홀을 개략적으로 도시하고 있다. 도 8에 따르면, 앞서 실시예와 달리 블라인드 홀(142')이 형성되고 이 블라인드 홀(142') 내면에 동도금층(164')이 형성되어 회로 패턴(162)과 전기적으로 연결된다. 또한, 이 블라인드 홀(142)은 그 저면이 내층 회로(152)에 접속됨으로써 결과적으로 회로 패턴(162)이 블라인드 홀 내면의 동도금층(164')을 통하여 내층 회로(152)와 접속될 수 있다.FIG. 8 schematically illustrates a landless via hole of a blind via hole structure in a manner similar to the through hole structure of FIG. 7H in the above-described embodiment. According to FIG. 8, unlike the previous embodiment, a blind hole 142 ′ is formed, and a copper plating layer 164 ′ is formed on an inner surface of the blind hole 142 ′ to be electrically connected to the circuit pattern 162. In addition, the bottom of the blind hole 142 is connected to the inner circuit 152, so that the circuit pattern 162 can be connected to the inner circuit 152 through the copper plating layer 164 'on the inner surface of the blind hole. .

이러한 구조의 랜드리스 비아홀이 구비된 인쇄회로기판을 제조하는 방법을 도 9의 순서도를 참조하여 간략히 설명한다.A method of manufacturing a printed circuit board having a landless via hole having such a structure will be briefly described with reference to the flowchart of FIG. 9.

도 9에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법은: 내층 회로가 구비된 베이스 기판을 제공하는 단계와(단계 S140), 내층 회로와 그 저면이 연결되는 블라인드 홀을 가공하는 단계와(단계 S142), 블라인드 홀 내부를 포함하는 베이스 기판의 표면에 동도금층을 형성하는 단계와(단계 S144), 블라인드 홀 내부가 충진되도록 감광성 레지스트를 도포하는 단계와(단계 S146), 블라인드 홀 감광성 레지스트가 남겨지도록 감광성 레지스트를 소정의 패턴에 따라 패턴화하는 단계와(단계 S148), 패턴화된 감광성 레지스트를 마스크로 사용하여 동도금층을 식각하여 회로 패턴을 형성하는 단계(단계 S150), 및 블라인드 홀 내에 잔류하는 감광성 레지스트를 제거하는 단계(단계 S152)를 포함한다.As shown in FIG. 9, a method of manufacturing a printed circuit board according to another exemplary embodiment of the present invention includes: providing a base substrate having an inner layer circuit (step S140), and blinds having an inner layer circuit connected to a bottom surface thereof; Processing the hole (step S142), forming a copper plating layer on the surface of the base substrate including the blind hole (step S144), and applying a photosensitive resist to fill the blind hole (step S146); ), Patterning the photosensitive resist according to a predetermined pattern so that the blind hole photosensitive resist remains (step S148), and etching the copper plating layer using the patterned photosensitive resist as a mask to form a circuit pattern (step S150) and removing the photosensitive resist remaining in the blind hole (step S152).

내층 회로가 형성된 베이스 기판이라 함은 앞서 설명한 베이스 기판 내에 소정의 내층 회로가 형성된 다층 기판을 가리키며, 또는 다수의 내층 회로가 형성된 구조로 제공될 수도 있다.The base substrate on which the inner layer circuit is formed refers to a multilayer substrate in which a predetermined inner layer circuit is formed in the base substrate described above, or may be provided in a structure in which a plurality of inner layer circuits are formed.

또한, 이 실시예에서 사용되는 감광성 레지스트는 앞서 설명한 감광성 레지스트와 동일한 특성을 가지며, 회로 패턴을 형성하는 동안 관통홀 내부에 이 감광성 레지스트가 남겨져 관통홀 내부의 동도금층을 보호하고, 최종적으로 잔류하는 감광성 레지스트를 제거함으로써 인쇄회로기판을 완성할 수 있다.In addition, the photosensitive resist used in this embodiment has the same characteristics as the photosensitive resist described above, and during formation of the circuit pattern, the photosensitive resist is left inside the through hole to protect the copper plating layer inside the through hole and finally remain. By removing the photosensitive resist, a printed circuit board can be completed.

이상에서 설명한 바와 같이, 본 발명에 따른 인쇄회로기판 제조방법은 랜드리스 비아홀을 갖는 인쇄회로기판을 제조함을 특징으로 하며, 이를 위하여 관통홀 내에 감광성 레지스트와 같은 충진물을 채워넣은 상태에서 회로 패턴을 형성함으로써 상부 랜드가 없는 구조에서 관통홀 내에 형성된 동도금층이 손상되는 것을 방지하고, 이를 통하여 상부 랜드가 없이도 표면의 회로 패턴과 관통홀 내 동도금층 사이의 전기적 신뢰성을 확보할 수 있다.As described above, the method of manufacturing a printed circuit board according to the present invention is characterized in that a printed circuit board having a landless via hole is manufactured. For this purpose, a circuit pattern is formed in a state in which a filler such as a photosensitive resist is filled in the through hole. By forming, it is possible to prevent the copper plating layer formed in the through hole from being damaged in the structure without the upper land, thereby securing electrical reliability between the circuit pattern on the surface and the copper plating layer in the through hole without the upper land.

또한, 본 발명에 따른 인쇄회로기판의 제조방법은 종래와 달리 관통홀 내에 형성되는 동도금층과 기판 표면에 형성되는 회로 패턴을 단일 공정에서 형성함으로써 종래의 경우에 비하여 전체적인 공정 시간을 단축하고 결과적으로 비용의 절감 을 가져올 수 있다.In addition, the manufacturing method of the printed circuit board according to the present invention, unlike the conventional method by forming a copper plating layer formed in the through-hole and a circuit pattern formed on the surface of the substrate in a single process, resulting in shortening the overall process time compared to the conventional case and consequently It can lead to cost savings.

또한, 상부 랜드가 없는 랜드리스 비아홀 구조를 적용함으로써, 회로 패턴의 고밀도화를 달성할 수 있다.In addition, by applying a landless via hole structure without an upper land, it is possible to achieve a higher density of the circuit pattern.

본 발명에 따른 인쇄회로기판의 제조방법에 따르면, 상부 랜드가 없는 비아홀을 포함하는 회로 패턴을 형성할 수 있으며, 이를 통하여 회로 패턴의 고밀도화를 달성할 수 있다. 또한, 관통홀 내부에 감광성 레지스트를 충진한 상태에서 회로 패턴이 형성되기 때문에 상부 랜드가 없는 구조임에도 불구하고 회로 패턴과 관통홀 내 동도금층 사이의 전기적 연결을 신뢰성 있게 구성할 수 있다.According to the method of manufacturing a printed circuit board according to the present invention, it is possible to form a circuit pattern including a via hole without an upper land, thereby achieving a high density of the circuit pattern. In addition, since the circuit pattern is formed in the state in which the photosensitive resist is filled in the through hole, the electrical connection between the circuit pattern and the copper plating layer in the through hole can be reliably formed despite the structure without the upper land.

Claims (14)

(A) 베이스 기판의 표면에 관통홀을 형성하는 단계;(A) forming a through hole in the surface of the base substrate; (B) 상기 관통홀 내부를 포함하는 베이스 기판의 표면에 동도금하는 단계;(B) copper plating the surface of the base substrate including the inside of the through hole; (C) 상기 관통홀 내부가 충진되도록 상기 동도금된 표면 위로 감광성 레지스트를 도포하는 단계;(C) applying a photosensitive resist over the copper plated surface to fill the inside of the through hole; (D) 상기 관통홀 내부에 충진된 감광성 레지스트가 남겨지도록 상기 감광성 레지스트를 소정의 패턴에 따라 패턴화하는 단계;(D) patterning the photosensitive resist according to a predetermined pattern so that the photosensitive resist filled in the through hole is left; (E) 상기 패턴화된 감광성 레지스트를 마스크로 하여 동도금층을 식각함으로써 소정의 패턴을 형성하는 단계; 및(E) forming a predetermined pattern by etching the copper plating layer using the patterned photosensitive resist as a mask; And (F) 상기 감광성 레지스트를 제거하는 단계;(F) removing the photosensitive resist; 를 포함하고, 상기 소정의 패턴은 비아홀 상부 랜드가 없는 랜드리스 구조인 것을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.And the predetermined pattern has a landless structure without a via hole upper land. 제 1 항에 있어서, 상기 (C) 단계는 상기 동도금된 표면 위로 액상의 감광성 레지스트를 도포한 후 경화시키는 것을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.2. The method of claim 1, wherein the step (C) is performed by applying a liquid photosensitive resist onto the copper plated surface and then curing the liquid photosensitive resist. 제 2 항에 있어서, 상기 (D) 단계는:The method of claim 2, wherein (D) comprises: (D-1) 상기 도포된 감광성 레지스트를 부분적으로 노광하는 단계; 및(D-1) partially exposing the applied photosensitive resist; And (D-2) 상기 노광된 감광성 레지스트를 현상하여 패턴화하는 단계;(D-2) developing and patterning the exposed photosensitive resist; 를 포함하고, 상기 (D-1) 단계의 노광은 상기 관통홀 내부를 제외한 베이스기판의 표면에 대해서 실시되는 것을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.The method of claim 1, wherein the exposure of the step (D-1) is performed on the surface of the base substrate except for the inside of the through hole. 제 3 항에 있어서, 상기 감광성 레지스트에 대한 노광은 상기 동도금층 위로 도포된 감광성 레지스트의 두께에 대응하는 깊이로 노광량이 조절됨을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.4. The method of claim 3, wherein the exposure to the photosensitive resist is controlled to a depth corresponding to a thickness of the photosensitive resist applied over the copper plating layer. 제 1 항에 있어서, 상기 베이스 기판은 절연층인 것을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.2. The method of claim 1, wherein the base substrate is an insulating layer. 제 1 항에 있어서, 상기 베이스 기판은 양면동박적층판인 것을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.2. The method of claim 1, wherein the base substrate is a double-sided copper-clad laminate. 제 1 항에 있어서, 상기 베이스 기판은 적어도 하나의 내층 회로를 포함하는 다층 기판인 것을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.The method of claim 1, wherein the base substrate is a multilayer substrate including at least one inner layer circuit. 제 1 항에 있어서, 상기 (B) 단계는 무전해 도금 및 전해 도금을 순차적으로 진행함으로써 수행되는 것을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.The method of claim 1, wherein the step (B) is performed by sequentially performing electroless plating and electrolytic plating. (A) 베이스 기판의 표면에 블라인드 홀을 형성하는 단계;(A) forming a blind hole in the surface of the base substrate; (B) 상기 블라인드 홀 내부를 포함하는 베이스 기판의 표면에 동도금하는 단계;(B) copper plating a surface of the base substrate including the inside of the blind hole; (C) 상기 블라인드 홀 내부가 충진되도록 상기 동도금된 표면 위로 감광성 레지스트를 도포하는 단계;(C) applying a photosensitive resist over the copper plated surface to fill the blind hole interior; (D) 상기 블라인드 홀 내부에 충진된 감광성 레지스트가 남겨지도록 상기 감광성 레지스트를 소정의 패턴에 따라 패턴화하는 단계;(D) patterning the photosensitive resist according to a predetermined pattern so that the photosensitive resist filled in the blind hole is left; (E) 상기 패턴화된 감광성 레지스트를 마스크로 하여 동도금층을 식각함으로써 소정의 패턴을 형성하는 단계; 및(E) forming a predetermined pattern by etching the copper plating layer using the patterned photosensitive resist as a mask; And (F) 상기 감광성 레지스트를 제거하는 단계;(F) removing the photosensitive resist; 를 포함하고, 상기 소정의 패턴은 블라인드 비아홀의 상부 랜드가 없는 랜드리스 구조인 것을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.Wherein the predetermined pattern has a landless structure without a top land of the blind via hole. 제 9 항에 있어서, 상기 (C) 단계는 상기 동도금된 표면 위로 액상의 감광성 레지스트를 도포한 후 경화시키는 것을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.10. The method of claim 9, wherein the step (C) is performed by applying a liquid photosensitive resist on the copper plated surface and then curing the liquid photosensitive resist. 제 10 항에 있어서, 상기 (D) 단계는:The method of claim 10, wherein step (D) comprises: (D-1) 상기 도포된 감광성 레지스트를 부분적으로 노광하는 단계; 및(D-1) partially exposing the applied photosensitive resist; And (D-2) 상기 노광된 감광성 레지스트를 현상하여 패턴화하는 단계;(D-2) developing and patterning the exposed photosensitive resist; 를 포함하고, 상기 (D-1) 단계의 노광은 상기 블라인드 홀 내부를 제외한 베이스 기판의 표면에 대해서 실시되는 것을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.The method of claim 1, wherein the exposure of the step (D-1) is performed on the surface of the base substrate except for the inside of the blind hole. 제 11 항에 있어서, 상기 감광성 레지스트에 대한 노광은 상기 동도금층 위로 도포된 감광성 레지스트의 두께에 대응하는 깊이로 노광량이 조절됨을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.12. The method of claim 11, wherein the exposure to the photosensitive resist is controlled to a depth corresponding to a thickness of the photosensitive resist coated on the copper plating layer. 제 9 항에 있어서, 상기 베이스 기판은 적어도 하나의 내층 회로를 포함하는 다층 기판이고, 상기 블라인드 홀은 상기 베이스 기판의 표면에서 상기 적어도 하나의 내층 회로까지 연결되는 것을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.10. The landless via hole according to claim 9, wherein the base substrate is a multilayer substrate including at least one inner layer circuit, and the blind hole is connected from the surface of the base substrate to the at least one inner layer circuit. A method of manufacturing a printed circuit board. 제 9 항에 있어서, 상기 (B) 단계는 무전해 도금 및 전해 도금을 순차적으로 진행함으로써 수행되는 것을 특징으로 하는 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법.The method of claim 9, wherein step (B) is performed by sequentially performing electroless plating and electrolytic plating.
KR1020050123205A 2005-12-14 2005-12-14 Manufacturing method of printed circuit board with landless via hole KR100688702B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123205A KR100688702B1 (en) 2005-12-14 2005-12-14 Manufacturing method of printed circuit board with landless via hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123205A KR100688702B1 (en) 2005-12-14 2005-12-14 Manufacturing method of printed circuit board with landless via hole

Publications (1)

Publication Number Publication Date
KR100688702B1 true KR100688702B1 (en) 2007-03-02

Family

ID=38102215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123205A KR100688702B1 (en) 2005-12-14 2005-12-14 Manufacturing method of printed circuit board with landless via hole

Country Status (1)

Country Link
KR (1) KR100688702B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969439B1 (en) * 2008-05-07 2010-07-14 삼성전기주식회사 Method for manufacturing a printed circuit board having a landless via
KR100990618B1 (en) 2008-04-15 2010-10-29 삼성전기주식회사 A printed circuit board comprising landless viahole and method for manufacturing the same
KR101022887B1 (en) * 2008-11-18 2011-03-16 삼성전기주식회사 Method for manufacturing a printed circuit board having a landless via

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1051094A (en) 1996-07-29 1998-02-20 Cmk Corp Printed wiring board, and its manufacture
JP2002076633A (en) 2000-08-25 2002-03-15 Toshiba Corp Manufacturing method of multilayer interconnection board and plating method
JP2002134909A (en) 2000-10-27 2002-05-10 Mitsubishi Paper Mills Ltd Manufacturing method of printed wiring board
JP2004047567A (en) 2002-07-09 2004-02-12 Mitsui Chemicals Inc Manufacturing method of printed wiring board
JP2005158907A (en) 2003-11-25 2005-06-16 Mitsui Chemicals Inc Method of manufacturing wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1051094A (en) 1996-07-29 1998-02-20 Cmk Corp Printed wiring board, and its manufacture
JP2002076633A (en) 2000-08-25 2002-03-15 Toshiba Corp Manufacturing method of multilayer interconnection board and plating method
JP2002134909A (en) 2000-10-27 2002-05-10 Mitsubishi Paper Mills Ltd Manufacturing method of printed wiring board
JP2004047567A (en) 2002-07-09 2004-02-12 Mitsui Chemicals Inc Manufacturing method of printed wiring board
JP2005158907A (en) 2003-11-25 2005-06-16 Mitsui Chemicals Inc Method of manufacturing wiring board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990618B1 (en) 2008-04-15 2010-10-29 삼성전기주식회사 A printed circuit board comprising landless viahole and method for manufacturing the same
US8418361B2 (en) 2008-04-15 2013-04-16 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board having landless via hole
KR100969439B1 (en) * 2008-05-07 2010-07-14 삼성전기주식회사 Method for manufacturing a printed circuit board having a landless via
KR101022887B1 (en) * 2008-11-18 2011-03-16 삼성전기주식회사 Method for manufacturing a printed circuit board having a landless via

Similar Documents

Publication Publication Date Title
KR100688701B1 (en) Manufacturing method of printed circuit board with landless via hole
US8058558B2 (en) Printed circuit board and manufacturing method thereof
US5258094A (en) Method for producing multilayer printed wiring boards
JP4391991B2 (en) Printed wiring board manufacturing method and printed wiring board
US8136240B2 (en) Method of forming a substrate having a plurality of insulator layers
KR20160079413A (en) Printed circuit board and method of manufacturing the same
KR100688702B1 (en) Manufacturing method of printed circuit board with landless via hole
US9699916B2 (en) Method of manufacturing wiring substrate, and wiring substrate
KR100642741B1 (en) Method for making double sides wiring substrate
JP4089198B2 (en) Manufacturing method of substrate for semiconductor device
KR20040061410A (en) PCB with the plated through holes filled with copper with copper and the fabricating method thereof
KR100576652B1 (en) Method for making double sides wiring substrate
KR100630913B1 (en) Making method of Printed circuit board
JPH08107263A (en) Manufacturing method of printed-wiring board
KR100925756B1 (en) Printed circuit board and method for manufacturing thereof
KR100942820B1 (en) Manufacturing method of printed circuit board using electrolytic plating lead
JPS6012791A (en) Method of producing printed circuit board
KR100910794B1 (en) Manufacturing method of PCB
KR20060014642A (en) Making method of printed circuit board
JPH08186357A (en) Printed wiring board and manufacture thereof
JPH0567871A (en) Printed-wiring board and manufacture thereof
JPH118465A (en) Manufacture of printed wiring board through additive method
JPH07321461A (en) Method for manufacturing printed wiring method
CN115643681A (en) Circuit board and manufacturing method thereof
JPH02119298A (en) Manufacture of multilayer printed wiring board for mounting semiconductor element

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee