KR100642741B1 - Method for making double sides wiring substrate - Google Patents
Method for making double sides wiring substrate Download PDFInfo
- Publication number
- KR100642741B1 KR100642741B1 KR1020040100240A KR20040100240A KR100642741B1 KR 100642741 B1 KR100642741 B1 KR 100642741B1 KR 1020040100240 A KR1020040100240 A KR 1020040100240A KR 20040100240 A KR20040100240 A KR 20040100240A KR 100642741 B1 KR100642741 B1 KR 100642741B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- polyimide substrate
- via hole
- seed layer
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
Abstract
준비된 폴리이미드 기판의 한 면에 제 1 시드층을 형성하는 단계; 제 1 시드층 위에 제 1 도금층을 형성하는 단계; 폴리이미드 기판의 한 면에 반대인 다른 면으로부터 입구와 저면에서의 직경이 동일하도록 폴리이미드 기판만을 가공하여 비아 홀을 형성하는 단계; 폴리이미드 기판의 다른 면에 제 2 시드층을 형성하는 단계; 제 2 시드층을 포함하는 폴리이미드 기판의 다른 면이 평탄화되도록 제 2 도금층을 형성하는 단계; 및 제 1 및 제 2 도금층 위에 포토 레지스트를 도포하고 기설정된 패턴에 대응하여 노광 및 현상을 거쳐 패터닝을 수행하고, 포토 레지스트를 박리하는 단계를 포함하는 양면 배선기판의 제조방법이 개시된다.Forming a first seed layer on one side of the prepared polyimide substrate; Forming a first plating layer over the first seed layer; Forming a via hole by processing only the polyimide substrate so that the diameter at the inlet and the bottom is the same from the other side opposite to the one side of the polyimide substrate; Forming a second seed layer on the other side of the polyimide substrate; Forming a second plating layer such that the other side of the polyimide substrate including the second seed layer is planarized; And coating a photoresist on the first and second plating layers, performing patterning through exposure and development in response to a predetermined pattern, and peeling the photoresist.
배선기판, 레이저, 양면, 비아홀, 파인피치, 시드층, 드릴Wiring Board, Laser, Both Sides, Via Hole, Fine Pitch, Seed Layer, Drill
Description
도 1은 본 발명에 따른 양면 배선기판의 제조방법을 보여주는 공정도이다.1 is a process chart showing a manufacturing method of a double-sided wiring board according to the present invention.
본 발명은 양면 배선기판의 제조방법에 관한 것으로, 보다 상세하게는 리드패턴 형성 후에 비아 홀을 형성함으로써 양면의 비아 홀 패턴 얼라인이 정확하게 이루어지고 레이저 식각에 의해 파인피치의 구현이 가능한 양면 배선기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a double-sided wiring board, and more particularly, by forming a via hole after the formation of a lead pattern, the via-hole pattern alignment of both sides is precisely achieved, and the double-sided wiring board capable of realizing fine pitch by laser etching. It relates to a manufacturing method of.
전자부품으로서 사용되는 양면 테이프캐리어 등과 같은 양면 배선기판에서는 일반적으로 이너리드(inner lead) 등의 배선패턴을 기판 표면에 형성하고 비아 홀(via hole), 그라운드 패턴(ground pattern) 등의 각종 홀 패턴을 그 이면에 형성한다. In double-sided wiring boards such as double-sided tape carriers, which are used as electronic components, wiring patterns such as inner leads are generally formed on the substrate surface, and various hole patterns such as via holes and ground patterns are formed. Is formed on the back side.
비아 홀은 절연체 기판을 관통하고 도전성 리드에 이르는 관통공으로써 그 벽면에 금속을 도금함으로써 표면에 형성된 리드와 이면을 전기적으로 도통시키는 역할을 한다. The via hole is a through hole penetrating through the insulator substrate and leading to the conductive lead, and serves to electrically conduct the lead and the back surface formed on the surface by plating a metal on the wall thereof.
비아 홀의 가공법으로서는 웨트 에칭, 레이저 가공, 기계드릴 등이 적용되고 있다.Wet etching, laser processing, a mechanical drill, etc. are applied as a processing method of a via hole.
비아 홀을 가공하는 방법을 개략적으로 살펴보면, 먼저 폴리이미드 재질의 절연체 기판의 양면에 무전해 구리도금 등으로 수 미크론 정도의 금속층을 형성한다. Referring to the method of processing via holes, first, a metal layer of several microns is formed on both sides of an insulator substrate made of polyimide by electroless copper plating.
그리고, 이면에 포토레지스트를 도포한 후 원하는 비아 홀 패턴을 포토리소그래피 기술을 이용하고 패터닝하고, 형성된 패턴에 따라서 노광 및 현상하여 금속층을 노출시킨다.After the photoresist is applied to the back surface, a desired via hole pattern is patterned using photolithography technology, and the metal layer is exposed by exposing and developing according to the formed pattern.
이어 노출된 금속층을 에칭하고 다음에 잔류 포토레지스트를 박리하면, 금속층에 비아 홀 패턴이 형성되기 때문에 원하는 비아 홀 형성위치의 절연체 기판이 노출된다. Subsequently, when the exposed metal layer is etched and the residual photoresist is subsequently peeled off, since the via hole pattern is formed in the metal layer, the insulator substrate at the desired via hole formation position is exposed.
뒤이어 비아 홀 패턴이 형성되는 금속층을 에칭 마스크로서 강알칼리 용액에 침지하고 노출된 절연체 기판을 웨트 에칭하여 표면의 리드에 이르도록 절연체 기판을 완전 제거함으로써 그 부분에 관통공을 형성하여 원하는 비아 홀을 얻을 수 있다.Subsequently, the metal layer on which the via-hole pattern is formed is immersed in a strong alkali solution as an etching mask, and the exposed insulator substrate is wet-etched to completely remove the insulator substrate to reach the surface lead, thereby forming through holes in the portion to obtain a desired via hole. Can be.
한편, 최근 고밀도화의 요구가 높아짐에 따라 리드 폭의 좁은 피치화, 다핀화가 진행되고 있고, 예를 들어 리드 폭 40㎛ 이하에 대하여 리드 스페이스가 40㎛인 좁은 피치의 제품에 적용할 경우 비아 홀도 이와 같이 극히 폭이 좁은 리드 상에 형성시키지 않으면 안 된다. On the other hand, in recent years, as the demand for higher density increases, narrower pitches and multi-pinning of lead widths are progressing. For example, when applied to a product having a narrow pitch with a lead space of 40 μm for a lead width of 40 μm or less, a via hole is also used. Thus, it must be formed on an extremely narrow lead.
비아 홀은 랜드로부터 삐져나오는 것이 허용되지 않아서 비아 홀 구멍의 지름은 랜드의 폭보다 작게 형성할 필요가 있다. The via hole is not allowed to protrude from the land so that the diameter of the via hole hole needs to be made smaller than the width of the land.
그러나, 상기한 바와 같이, 웨트 에칭법에 따라서 절연체의 용해에 의한 관통공을 형성하는 때에는 사이드 에칭이라고 불리는 횡방향의 에칭도 동시에 진행되기 때문에 관통공의 벽면이 수직으로 형성되지 않고 테이퍼를 형성함으로써 절연체 기판 표면의 개구 직경이 이면의 개구 직경보다 커지게 된다. However, as described above, when forming the through-hole by dissolving the insulator by the wet etching method, since the lateral etching called side etching also proceeds simultaneously, the wall surface of the through-hole is not vertically formed, thereby forming a taper. The opening diameter of the insulator substrate surface becomes larger than the opening diameter of the back surface.
또한, 리드패턴의 고밀도화에 수반하여 비아 홀도 고밀도화 되지 않으면 안 되지만 이를 위해서는 인접하는 비아 홀 간의 거리도 당연히 작아지기 때문에 사이드 에칭에 의한 절연체 기판 표면의 개구 직경의 확대는 비아 홀 고밀도화의 저해 요인이 된다. In addition, the via hole must be densified with higher density of the lead pattern, but the distance between adjacent via holes also becomes smaller. Therefore, the opening diameter of the surface of the insulator substrate is increased by side etching. do.
따라서, 본 발명의 목적은 비아 홀을 형성할 때 발생되는 비아 홀 내부의 직경의 불균일성 등과 같은 비아 홀의 형상에 관한 문제를 극소화한 양면 배선기판의 제조방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a method for manufacturing a double-sided wiring board which minimizes problems related to the shape of the via hole such as the nonuniformity of the diameter inside the via hole generated when forming the via hole.
본 발명의 다른 목적은 레이저 식각에 의해 파인피치의 구현이 가능한 양면 배선기판의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method for manufacturing a double-sided wiring board capable of realizing fine pitch by laser etching.
본 발명의 또 다른 목적과 특징 및 이점은 이하에 서술되는 실시예를 통하여 보다 명확하게 이해될 것이다.Further objects, features and advantages of the present invention will be more clearly understood through the embodiments described below.
본 발명에 따르면, 준비된 폴리이미드 기판의 한 면에 제 1 시드층을 형성하 는 단계; 제 1 시드층 위에 제 1 도금층을 형성하는 단계; 폴리이미드 기판의 한 면에 반대인 다른 면으로부터 입구와 저면에서의 직경이 동일하도록 폴리이미드 기판만을 가공하여 비아 홀을 형성하는 단계; 폴리이미드 기판의 다른 면에 제 2 시드층을 형성하는 단계; 제 2 시드층을 포함하는 폴리이미드 기판의 다른 면이 평탄화되도록 제 2 도금층을 형성하는 단계; 및 제 1 및 제 2 도금층 위에 포토 레지스트를 도포하고 기설정된 패턴에 대응하여 노광 및 현상을 거쳐 패터닝을 수행하고, 포토 레지스트를 박리하는 단계를 포함하는 양면 배선기판의 제조방법이 개시된다.According to the present invention, forming a first seed layer on one side of the prepared polyimide substrate; Forming a first plating layer over the first seed layer; Forming a via hole by processing only the polyimide substrate so that the diameter at the inlet and the bottom is the same from the other side opposite to the one side of the polyimide substrate; Forming a second seed layer on the other side of the polyimide substrate; Forming a second plating layer such that the other side of the polyimide substrate including the second seed layer is planarized; And coating a photoresist on the first and second plating layers, performing patterning through exposure and development in response to a predetermined pattern, and peeling the photoresist.
바람직하게, 제 1 및 제 2 시드층과 제 1 및 제 2 금속층의 노출된 부분을 커버하도록 실장용 도전층을 형성하는 단계와, 폴리이미드의 노출된 부분을 비도전성 솔더 레지스트로 도포하는 단계를 더 포함할 수 있다.Preferably, forming a mounting conductive layer to cover exposed portions of the first and second seed layers and the first and second metal layers, and applying the exposed portions of the polyimide with a non-conductive solder resist It may further include.
또한, 기설정된 패턴은 제 1 도금층에서 그라운드 패턴과 비아 랜드에 대응하고, 제 2 도금층에서 리드패턴과 비아 홀 패턴에 대응한다.In addition, the predetermined pattern corresponds to the ground pattern and the via land in the first plating layer, and corresponds to the lead pattern and the via hole pattern in the second plating layer.
바람직하게, 비아 홀은 레이저 빔 또는 기계 드릴에 의해 형성된다.Preferably, the via hole is formed by a laser beam or a mechanical drill.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 제조방법을 보여주는 공정도이다.1 is a process chart showing a manufacturing method according to an embodiment of the present invention.
도 1을 참조하면, 20 내지 200㎛ 두께의 폴리이미드 기판(10)을 준비한다(도 1(a)).Referring to FIG. 1, a
이어 도 1(b)와 같이, 기판(10)의 이면에 바람직하게 1㎛ 이하의 제 1 시드 층(20)을 형성한다. 제 1 시드층(20)은 Ni, Pd, Cr 또는 Cu 중의 어느 하나 또는 이들의 혼합물을 스퍼터 또는 무전해 도금으로 형성한다.Subsequently, as illustrated in FIG. 1B, the
선택적으로, 제 1 시드층(20)을 형성하고, 연속적으로 그 위에 구리 등을 이용한 배선용 제 1 도금층(30)을 형성할 수 있다. Alternatively, the
이어, 도 1(d)에서 보여주는 바와 같이, 시드층(20)이 형성된 이면에 반대되는 표면에서 레이저 빔 또는 기계 드릴을 이용하여 폴리이미드 기판(10)만을 가공하여 비아 홀(12)을 형성한다. 형성되는 비아 홀(12)은 미리 설정된 비아 홀 패턴에 대응하여 형성된다.Subsequently, as shown in FIG. 1D, the
이와 같이, 폴리이미드 기판만을 가공하기 때문에 레이저 빔이나 기계 드릴과 같이 드릴링 소스에 대한 선택의 폭을 넓힐 수 있다는 이점이 있다. 특히, 레이저 빔을 이용함으로써, 미세한 직경의 비아 홀을 형성할 수 있기 때문에 고밀도화되어 미세한 선폭을 갖는 리드패턴에 대응할 수 있게 된다.As such, since only the polyimide substrate is processed, there is an advantage in that the selection of the drilling source, such as a laser beam or a mechanical drill, can be expanded. In particular, by using a laser beam, since a via hole having a fine diameter can be formed, it becomes denser and can cope with a lead pattern having a fine line width.
특히, 종래기술에 있어서는 사이드 에칭이라고 불리는 횡방향의 에칭도 동시에 진행되기 때문에 관통공의 벽면이 수직으로 형성되지 않고 테이퍼를 형성되었지만, 본 발명에 따르면, 비아홀(12)의 측면과 시드층(20)이 이루는 각도는 100°를 넘지 않고 거의 수직을 이룬다. In particular, in the prior art, since the lateral etching, also called side etching, proceeds at the same time, the wall surface of the through hole is not formed vertically, but a taper is formed. According to the present invention, the side surface of the
비아 홀(12)을 형성한 후, 도 1(e)과 같이, 폴리이미드 기판(10) 전면에 제 2 시드층(20a)을 스퍼터 또는 무전해 도금으로 형성하고, 도 1(f)와 같이, 그 위에 전면이 평탄화되도록 제 2 도금층(30a)을 형성한다. After the
도 1(g)를 참조하면, 제 1 및 제 2 도금층(30, 30a) 전면에 포토 레지스트 (40)를 도포하고, 제 1 도금층(30)이 형성된 이면에는 그라운드 패턴과 비아 랜드에 대응하고, 제 2 도금층(30a)이 형성된 표면에는 리드패턴과 비아 홀 패턴에 대응하도록 노광 및 현상을 거쳐 패터닝을 수행한다. 포토레지스트는 액상 또는 드라이 필름을 이용할 수 있다.Referring to FIG. 1G, the
이어, 도 1(h)와 같이, 포토 레지스트(40)에 대한 패터닝이 완료된 후, 포토 레지스트(40)를 박리한다.Subsequently, as shown in FIG. 1H, after the patterning of the
도 1(i)를 참조하면, 노출된 제 1 및 제 2 시드층(20, 20a)과 제 1 및 제 2 도금층(30, 30a)을 커버하도록 실장용 도전층(50)을 형성하며, 바람직하게 금이나 주석이 이용될 수 있다.Referring to FIG. 1 (i), the mounting
또한, 노출된 폴리이미드 기판(10) 위에는 기판보호를 위한 비도전성의 솔더 레지스트(60)를 도포한다.In addition, a
상기의 실시예에서는 도면에 도시된 대로, 상부측을 표면이라고 하였고, 하부측을 이면이라고 하였으나, 이는 설명의 편의를 위한 것으로 반대로 공정을 수행해도 동일한 결과를 얻을 수 있다.In the above embodiment, as shown in the figure, the upper side is referred to as the surface, the lower side is referred to as the back side, which is for convenience of explanation and the same result can be obtained even if the reverse process.
이상에서는 본 발명의 바람직한 실시예를 중심으로 설명하였지만, 본 발명의 정신을 벗어나지 않는 범위 내에서 다양한 변경이나 변형을 가할 수 있다. 따라서, 본 발명의 범위는 상기한 실시예에 국한되어서는 안되며, 이하에 서술되는 특허청구범위에 의해 결정되어야 한다.Although the above has been described with reference to the preferred embodiments of the present invention, various changes and modifications can be made without departing from the spirit of the present invention. Therefore, the scope of the present invention should not be limited to the above embodiments, but should be determined by the claims described below.
이상에서 설명한 바와 같이, 본 발명에 따르면 여러 가지의 이점을 갖는다. As described above, the present invention has various advantages.
먼저, 폴리이미드 기판만을 가공하기 때문에 레이저 빔이나 기계 드릴과 같이 드릴링 소스에 대한 선택의 폭을 넓힐 수 있다는 이점이 있다. First, since only polyimide substrates are processed, there is an advantage in that the choice of drilling source, such as a laser beam or a mechanical drill, can be expanded.
또한, 레이저 빔을 이용함으로써, 비아 홀의 입구와 저면에서의 직경의 차이를 최소화할 수 있다는 이점이 있다. 이와 함께, 미세한 직경의 비아 홀을 형성할 수 있기 때문에 고밀도화되어 미세한 선폭을 갖는 리드패턴에 대응할 수 있다.In addition, by using the laser beam, there is an advantage that the difference in diameter between the inlet and the bottom of the via hole can be minimized. In addition, since a via hole having a fine diameter can be formed, it is possible to correspond to a lead pattern having a high density and a fine line width.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040100240A KR100642741B1 (en) | 2004-12-02 | 2004-12-02 | Method for making double sides wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040100240A KR100642741B1 (en) | 2004-12-02 | 2004-12-02 | Method for making double sides wiring substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060061479A KR20060061479A (en) | 2006-06-08 |
KR100642741B1 true KR100642741B1 (en) | 2006-11-10 |
Family
ID=37157884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040100240A KR100642741B1 (en) | 2004-12-02 | 2004-12-02 | Method for making double sides wiring substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100642741B1 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100623882B1 (en) * | 2005-06-22 | 2006-09-19 | 디케이 유아이엘 주식회사 | Method for patterning flexible printed circuit board |
KR100878907B1 (en) * | 2007-07-24 | 2009-01-15 | 공희철 | Method of production dual layer flex circuit board for csp |
KR100951939B1 (en) * | 2009-05-08 | 2010-04-09 | (주)인터플렉스 | Method of manufacturing flexible printed circuit board |
KR100951940B1 (en) * | 2009-08-14 | 2010-04-09 | (주)인터플렉스 | Method of manufacturing flexible printed circuit board |
WO2012008686A2 (en) * | 2010-07-15 | 2012-01-19 | Lg Innotek Co., Ltd. | Printing plate and method of manufacturing the same |
WO2019160199A1 (en) * | 2018-02-13 | 2019-08-22 | 주식회사 루멘스 | Micro-led module having multi-layer flexible circuit board |
CN108811337A (en) * | 2018-06-29 | 2018-11-13 | 厦门英诺尔光电科技有限公司 | A kind of production method of double-sided PCB board |
-
2004
- 2004-12-02 KR KR1020040100240A patent/KR100642741B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20060061479A (en) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6039889A (en) | Process flows for formation of fine structure layer pairs on flexible films | |
US5092032A (en) | Manufacturing method for a multilayer printed circuit board | |
KR100688701B1 (en) | Manufacturing method of printed circuit board with landless via hole | |
US5200026A (en) | Manufacturing method for multi-layer circuit boards | |
US7325299B2 (en) | Method of making a circuitized substrate | |
JP2009283739A (en) | Wiring substrate and production method thereof | |
JPH09246719A (en) | Method for formation of conductive layer of substrate | |
KR100674458B1 (en) | Printed circuit board and method of manufacturing the same | |
US6562250B1 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
KR100642741B1 (en) | Method for making double sides wiring substrate | |
KR100722625B1 (en) | Via hole having fine hole land and method thereof | |
KR20160079413A (en) | Printed circuit board and method of manufacturing the same | |
KR100794544B1 (en) | Wiring circuit board having bumps and method of producing same | |
KR100576652B1 (en) | Method for making double sides wiring substrate | |
KR100787385B1 (en) | Method of electrolytic gold plating for printed circuit board without lead | |
KR100251831B1 (en) | Via hole forming method of multiple printed circuit board | |
JPH08107263A (en) | Manufacturing method of printed-wiring board | |
TWI815596B (en) | Additive thin circuit board manufacturing method | |
TW202408330A (en) | Additive thin circuit board manufacturing method | |
JPH03225894A (en) | Manufacture of printed wiring board | |
JP3048450B2 (en) | Manufacturing method of flexible double-sided circuit wiring board | |
KR20060014642A (en) | Making method of printed circuit board | |
JPS63224390A (en) | Method of treating printed circuit board | |
KR20070043137A (en) | Method for fabricating the flexible circuit board | |
JPH0730233A (en) | Manufacture of printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120905 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130905 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150904 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160905 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170905 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180910 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190916 Year of fee payment: 14 |