KR100951939B1 - Method of manufacturing flexible printed circuit board - Google Patents

Method of manufacturing flexible printed circuit board Download PDF

Info

Publication number
KR100951939B1
KR100951939B1 KR1020090074841A KR20090074841A KR100951939B1 KR 100951939 B1 KR100951939 B1 KR 100951939B1 KR 1020090074841 A KR1020090074841 A KR 1020090074841A KR 20090074841 A KR20090074841 A KR 20090074841A KR 100951939 B1 KR100951939 B1 KR 100951939B1
Authority
KR
South Korea
Prior art keywords
copper foil
foil layer
printed circuit
circuit board
flexible printed
Prior art date
Application number
KR1020090074841A
Other languages
Korean (ko)
Inventor
김현수
양호민
김도영
Original Assignee
(주)인터플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인터플렉스 filed Critical (주)인터플렉스
Priority to CN2009102243172A priority Critical patent/CN101883474A/en
Application granted granted Critical
Publication of KR100951939B1 publication Critical patent/KR100951939B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Abstract

PURPOSE: A manufacturing method of a flexible PCB is provided to prevent deflection of a flexible PCB by attaching a carrier tape in the upper side of a first copper foil layer. CONSTITUTION: A carrier tape is attached on the upper side of a first copper foil layer of a polyimide substrate(S11). A via hole is formed in the polyimide substrate(S12). The surface of the polyimide substrate is processed(S13). A seed layer is formed on the surface of the polyimide substrate(S14). A second copper foil layer is formed on the surface of the seed layer(S15). The carrier tape is removed(S16). A circuit is formed in the first and the second copper foil layer(S17). The surface of the circuit is processed(S18).

Description

연성인쇄회로기판의 제조방법 {Method of manufacturing flexible printed circuit board}Method of manufacturing flexible printed circuit board {Method of manufacturing flexible printed circuit board}

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 굴곡성과 유연성을 가진 연성인쇄회로기판의 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a printed circuit board, and more particularly, to a method for manufacturing a flexible printed circuit board having flexibility and flexibility.

반도체 집적회로의 집적도 발전, 소형 칩 부품을 직접 탑재하는 표면실장 기술의 발전 및 전자 장비들의 소형화 추세에 따라 더욱 복잡하고 협소한 공간에서도 내장이 용이한 연성인쇄회로기판(Flexible Printed Circuit Board; FPCB)이 개발되었다.Flexible printed circuit boards (FPCBs), which are easy to embed in more complex and narrow spaces, due to the development of semiconductor integrated circuits, the development of surface-mount technology for directly mounting small chip components, and the miniaturization of electronic equipment. This was developed.

이러한 연성인쇄회로기판은 연성 동박적층판(Flexible Copper Clad Laminate; 이하, FCCL)을 기판 소재로 사용하여 제조한다. FCCL은 폴리이미드 필름의 표면에 동박층을 접착한 연성의 기판으로 예전에는 폴리이미드 필름과 동박을 접착제로 붙인 3층 구조(폴리이미드 필름-접착제-동박)의 제품이 많이 사용되었는데, 최근에는 폴리이미드 필름과 동박층을 직접 접착한 2층 구조의 FCCL이 많이 사용되고 있다.Such a flexible printed circuit board is manufactured using a flexible copper clad laminate (hereinafter, FCCL) as a substrate material. FCCL is a flexible substrate that has a copper foil layer adhered to the surface of a polyimide film. In the past, many products of a three-layer structure (polyimide film-adhesive-copper foil) in which a polyimide film and a copper foil were glued were used. FCCL of the two-layer structure which directly bonded the mid film and the copper foil layer is used frequently.

도 1은 이러한 종래의 FCCL을 나타낸 단면도, 도 2는 도 1의 FCCL의 표면에 동도금한 것을 나타낸 단면도이다. 도 1을 참조하면, FCCL(10)은 폴리이미드 필름(11)의 상면 및 하면에 각각 동박층(12)이 위치하며, 드릴링 등을 통해 폴리이미드 필름(11)과 동박층들(12)을 관통하여 관통홀(13)을 형성시킨다.1 is a cross-sectional view showing such a conventional FCCL, Figure 2 is a cross-sectional view showing a copper plating on the surface of the FCCL of FIG. Referring to FIG. 1, in the FCCL 10, the copper foil layer 12 is positioned on the upper and lower surfaces of the polyimide film 11, respectively, and the polyimide film 11 and the copper foil layers 12 are formed by drilling or the like. Through-holes 13 are formed.

관통홀(13)을 형성한 후에는, 도 2에 도시된 것처럼 관통홀(13)을 경유하여 상면과 하면을 전기적으로 도통시키기 위해 동박층(12)의 표면에 화학 동도금 및 전기 동도금 등을 통해 동도금층(14)을 형성하게 된다. After the through hole 13 is formed, the surface of the copper foil layer 12 may be chemically plated, electroplated, or the like to electrically conduct the upper and lower surfaces via the through hole 13 as shown in FIG. 2. The copper plating layer 14 is formed.

하지만, 이렇게 화학 동도금 및 전기 동도금을 이용하게 되면 동도금층(14)에 의해 동박층(12)이 더욱 두꺼워지는 단점이 있다. 또한, 이렇게 형성된 FCCL(10)은 동박층(12)의 두께가 두꺼워 미세한 회로를 형성하는 것이 곤란하다.However, when the chemical copper plating and the electrocopper plating is used, the copper foil layer 12 is further thickened by the copper plating layer 14. In addition, the FCCL 10 thus formed has a thick thickness of the copper foil layer 12, making it difficult to form a fine circuit.

또한, 이렇게 동박층(12)의 두께가 두꺼워지는 것을 막기 위해 동도금이 불필요한 동박층(12)의 표면에 드라이 필름을 부착하고 관통홀(13) 주변에만 동도금하는 방법(소위, 버튼 플레이팅)이 있지만, 드라이 필름을 노광, 현상하는 공정이 추가되어 공정이 복잡해진다.In addition, in order to prevent the thickness of the copper foil layer 12 from being thickened, a method of attaching a dry film to the surface of the copper foil layer 12 which does not require copper plating and copper plating only around the through hole 13 (so-called button plating) is However, the process of exposing and developing a dry film is added, and a process becomes complicated.

본 발명은 두께를 얇게하여 미세패턴의 회로 형성이 용이한 연성인쇄회로기판의 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a flexible printed circuit board having a thin thickness, which facilitates circuit formation of a fine pattern.

본 발명에 따른 연성인쇄회로기판의 제조방법은 일면에 제1 동박층이 적층된 폴리이미드 기판에 비아홀을 형성하는 단계; 상기 폴리이미드 기판을 표면처리하는 단계; 상기 폴리이미드 기판의 표면에 전기동이 도금될 수 있도록 증착에 의해 씨드(Seed)층을 형성하는 단계; 상기 씨드층의 표면에 전기동을 도금하여 제2 동박층을 형성하는 단계; 상기 제1 동박층 및 상기 제2 동박층에 회로를 형성하는 단계; 및 상기 회로의 표면을 처리하는 후처리공정단계를 포함한다.Method for manufacturing a flexible printed circuit board according to the present invention comprises the steps of: forming a via hole in a polyimide substrate having a first copper foil layer laminated on one surface; Surface treating the polyimide substrate; Forming a seed layer by evaporation so that copper may be plated on the surface of the polyimide substrate; Plating copper on the surface of the seed layer to form a second copper foil layer; Forming a circuit in said first copper foil layer and said second copper foil layer; And a post processing step of treating the surface of the circuit.

여기서, 상기 비아홀은, 상기 제1 동박층과 상기 폴리이미드 기판을 관통하 여 형성되거나, 상기 폴리이미드 기판만을 관통하여 형성될 수 있다. 아울러, 상기 표면처리하는 단계는, 이온빔, 플라즈마(Plasma) 및 디스미어(Desmear) 중의 적어도 어느 하나에 의할 수 있다.Here, the via hole may be formed through the first copper foil layer and the polyimide substrate, or may be formed only through the polyimide substrate. In addition, the surface treatment may be performed by at least one of an ion beam, a plasma, and a desmear.

게다가, 상기 씨드층을 형성하는 단계는, 고주파 유도가열 방식, 저항 가열방식, 일렉트론 빔 방식 및 플라즈마 방식 중의 적어도 어느 하나에 의할 수 있다. 더욱이 ,상기 씨드층은, 니켈-크롬(Ni-Cr), 구리(Cu) 또는 니켈(Ni)을 포함할 수 있다.In addition, the forming of the seed layer may be performed by at least one of a high frequency induction heating method, a resistance heating method, an electron beam method, and a plasma method. Furthermore, the seed layer may include nickel-chromium (Ni-Cr), copper (Cu), or nickel (Ni).

또한, 상기 비아홀을 형성하는 단계 이전에, 상기 제1 동박층의 상면에 캐리어 테이프(Carrier tape)를 부착하는 단계를 더 포함하고, 상기 제2 동박층을 형성하는 단계 이후에, 상기 캐리어 테이프를 제거하는 단계를 더 포함할 수 있다.The method may further include attaching a carrier tape to an upper surface of the first copper foil layer before forming the via hole, and after forming the second copper foil layer, It may further comprise the step of removing.

나아가, 상기 제1 동박층 및 상기 제2 동박층에 회로를 형성하는 단계에서, 절곡될 부위의 씨드층 및 제2동박층을 에칭에 의해 제거하는 단계를 더 포함할 수 있다.Furthermore, in the forming of the circuits on the first copper foil layer and the second copper foil layer, the method may further include removing the seed layer and the second copper foil layer of the portion to be bent by etching.

본 발명의 연성인쇄회로기판의 제조방법에 의하면, According to the method of manufacturing a flexible printed circuit board of the present invention,

첫째, 증착에 의해 씨드층을 형성하고, 씨드층 위에 동도금에 의해 동박층이 형성되기 때문에 기판의 두께가 얇아진다.First, the seed layer is formed by evaporation, and the copper foil layer is formed by copper plating on the seed layer, so that the thickness of the substrate becomes thin.

둘째, 기판의 두께가 얇기 때문에 미세패턴의 회로 형성이 용이한 장점이 있다.Second, since the thickness of the substrate is thin, there is an advantage in that a circuit of a fine pattern is easily formed.

셋째, 동박층의 두께가 두꺼워지는 것을 방지하기 위해 버튼 플레이팅을 할 때보다 공정이 단순하다.Third, the process is simpler than when button plating to prevent the copper foil layer from becoming thick.

넷째, 캐리어 테이프를 사용하는 경우, 에칭시 회로 패턴의 상하부 편차를 줄일 수 있고, 동박층 면에 플라즈마가 퍼지는 것을 방지할 수 있으며, 기판의 구김현상을 해결해 줄 수 있는 효과가 있다.Fourth, in the case of using the carrier tape, it is possible to reduce the upper and lower variations of the circuit pattern during etching, to prevent the spread of the plasma on the copper foil layer surface, and to solve the wrinkle phenomenon of the substrate.

이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the present specification and claims should not be construed as being limited to the common or dictionary meanings, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that it can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

도 3은 본 발명의 실시예에 따른 연성인쇄회로기판의 제조방법을 나타낸 순서도, 도 4 내지 도 10은 본 발명의 실시예에 따른 연성인쇄회로기판의 제조과정을 나타낸 단면도이다.3 is a flowchart illustrating a method of manufacturing a flexible printed circuit board according to an exemplary embodiment of the present invention, and FIGS. 4 to 10 are cross-sectional views illustrating a manufacturing process of a flexible printed circuit board according to an exemplary embodiment of the present invention.

도 3 내지 도 10을 참조하면, 본 발명에 따른 연성인쇄회로기판의 제조방법은 단계 S11 내지 단계 S18을 포함한다. 3 to 10, a method of manufacturing a flexible printed circuit board according to the present invention includes steps S11 to S18.

단계 S11에서는 일면에 제1 동박층(120)이 적층된 폴리이미드 기판(110)(도 4 참조)을 준비하고, 제1 동박층(120)의 상면에 캐리어 테이프(Carrier tape; 400)를 부착한다(도 5 참조). 일면에 제1 동박층(120)이 적층된 폴리이미드 기판(110)은 단면 자재라고도 불리운다. 상기 동박층은 일반 전해박이 사용될 수 있고, 특히 굴곡성이 요구되는 부분이 있는 경우에는 굴곡성이 좋은 압연박이나 특수전해박 등이 사용될 수 있다. In step S11, a polyimide substrate 110 (see FIG. 4) having the first copper foil layer 120 laminated on one surface is prepared, and a carrier tape 400 is attached to an upper surface of the first copper foil layer 120. (See FIG. 5). The polyimide substrate 110 in which the first copper foil layer 120 is laminated on one surface is also called a cross-sectional material. General copper foil may be used as the copper foil layer, and in particular, when there is a part requiring flexibility, a rolled foil or a special electrolytic foil having good flexibility may be used.

상기 캐리어 테이프(400)의 부착은 후술하는 것처럼 필요에 따라 생략될 수도 있다.Attachment of the carrier tape 400 may be omitted as necessary, as will be described later.

단계 S12에서는 폴리이미드 기판(110)을 관통하는 비아홀(130)을 형성시킨다(도 6 참조). In step S12, a via hole 130 penetrating the polyimide substrate 110 is formed (see FIG. 6).

상기 비아홀(130)은 유브이(Ultraviolet; UV) 레이저 드릴 등에 의해 형성된다. UV 레이저 드릴은 레이저 발생원으로 바나듐(Vanadium) 등을 사용하여 355㎛의 자외선 파장대를 발생함으로써 75㎛ 이하의 가공이 가능하다. UV 레이저 드릴은 미세하고 정교한 비아홀(130)을 형성시킬 수 있다.The via hole 130 is formed by a UV laser drill. The UV laser drill is capable of processing 75 μm or less by generating 355 μm of an ultraviolet wavelength band using vanadium or the like as a laser source. The UV laser drill may form fine and sophisticated via holes 130.

단계 S13에서는 폴리이미드 기판(110)의 표면을 처리한다. 표면처리는 이온빔, 플라즈마(Plasma) 및 디스미어(Desmear) 중의 적어도 어느 하나에 의할 수 있다. In step S13, the surface of the polyimide substrate 110 is processed. Surface treatment may be performed by at least one of an ion beam, a plasma, and a desmear.

특히, 후술할 씨드층(200) 증착을 위해 플라즈마를 사용하면, 제1 동박 층(120)의 면에 플라즈마가 퍼질 수 있어서 폴리이미드 기판(110) 쪽의 표면 조도의 향상이 어려울 수 있다. 이를 방지하기 위해 표면처리를 하게 되면, 제1 동박층(120)에 플라즈마가 퍼지는 일이 없기 때문에 제1 동박층(120)의 유무와 상관없이 폴리이미드 기판(110) 쪽의 고른 표면 조도를 확보할 수 있고, 씨드층(200) 형성시 밀착력을 좋게 할 수 있다.In particular, when the plasma is used to deposit the seed layer 200 to be described later, the plasma may be spread on the surface of the first copper foil layer 120, so that it may be difficult to improve the surface roughness of the polyimide substrate 110. When surface treatment is performed to prevent this, plasma is not spread through the first copper foil layer 120, so that even surface roughness of the polyimide substrate 110 is secured regardless of the presence or absence of the first copper foil layer 120. It is possible to improve the adhesion when the seed layer 200 is formed.

다음으로, 단계 S14에서는 비아홀(130)이 형성된 폴리이미드 기판(110)의 표면에 전기동(300)이 도금될 수 있도록 증착에 의해 씨드(Seed)층(200)을 형성시킨다(도 7 참조). 씨드층(200)은 니켈-크롬(Ni-Cr), 구리(Cu) 또는 니켈에 의해 형성된다. 씨드층(200)은 후술할 제2 동박층(300)을 형성시키기 위한 것이므로, 도 7에 도시된 것처럼 제1 동박층(120)에는 씨드층(200)을 형성시킬 필요가 없다. 즉, 씨드층(200) 형성을 위한 플라즈마는 폴리이미드 기판(110)을 향하여 발생되고, 씨드층(220)은 폴리이미드 기판(110)과 비아홀(130)에 형성된다. 이러한 단계 S14에서의 씨드층(200)을 형성시키기 위한 증착(Sputtering) 공법으로는 고주파 유도가열 방식, 저항 가열방식, 일렉트론 빔 방식 및 플라즈마 방식 중의 적어도 어느 하나에 의해 가능하다.Next, in step S14, the seed layer 200 is formed by evaporation so that the copper copper 300 may be plated on the surface of the polyimide substrate 110 on which the via holes 130 are formed (see FIG. 7). The seed layer 200 is formed of nickel-chromium (Ni-Cr), copper (Cu), or nickel. Since the seed layer 200 is for forming the second copper foil layer 300 to be described later, it is not necessary to form the seed layer 200 in the first copper foil layer 120 as shown in FIG. 7. That is, the plasma for forming the seed layer 200 is generated toward the polyimide substrate 110, and the seed layer 220 is formed in the polyimide substrate 110 and the via hole 130. The sputtering method for forming the seed layer 200 in step S14 may be performed by at least one of a high frequency induction heating method, a resistance heating method, an electron beam method, and a plasma method.

증착 공법이란 금속판에 아르곤 등의 불활성 원소를 부딪쳐서 금속 분자를 쫓아낸 후 표면에 막을 부착하는 기술이다. 진공이 유지된 챔버 내에서 불활성 기체인 아르곤(Ar) 가스 등을 흘려주면서 타겟(Target)에 직류 전원을 인가하면, 증착하고자 하는 기판과 타겟 사이에 플라즈마(Plasma)가 발생한다. 이러한 플라즈마 내에는 고출력 직류전류계에 의해 아르곤 가스가 양이온으로 이온화 된다. 아르곤 양이온은 직류전류계에 의해서 음극으로 가속되어 타겟 표면에 충돌하게 된다. 이렇게 충돌시킨 타겟 물질은 원자가 완전 탄성 충돌에 의해 운동량을 교환하여 표면에서 밖으로 튀어나오게 된다. 방출된 원자들은 진공챔버 안에서 자유롭게 운동하게 되며 증착하고자 하는 대상의 표면에 증착층을 형성한다. 방출된 원자들은 운동량 전달에 의해 비교적 높은 운동에너지를 가지므로 대상의 표면에서 증착층을 형성할때 열역학적으로 안정된 위치로 표면확산이 일어나게 되며, 치밀한 조직의 매우 얇은 피막을 형성한다. 이와 같은 증착공법에 의하여 형성된 씨드층(130)은 1000Å 이하의 매우 얇은 두께로 형성된다. 이러한 증착공법은 600V 이상의 고전압이 필요하고 도금의 증착속도를 결정하는 전류는 10A 정도 밖에 흐르게 할 수 밖에 없어 증착속도를 아주 빠르게 할 수는 없다.The vapor deposition method is a technique in which an inert element such as argon is hit on a metal plate to drive out a metal molecule and then attach a film to the surface. When DC power is applied to the target while flowing argon (Ar) gas, which is an inert gas, in the vacuum chamber, a plasma is generated between the substrate to be deposited and the target. In such a plasma, argon gas is ionized into cations by a high output direct current ammeter. Argon cations are accelerated to the cathode by a DC ammeter and collide with the target surface. The collision of the target material causes the atoms to extrude out of the surface by exchanging momentum due to the full elastic impact. The released atoms move freely in the vacuum chamber and form a deposition layer on the surface of the object to be deposited. The released atoms have relatively high kinetic energy due to the transfer of momentum, so that when the deposition layer is formed on the surface of the target, surface diffusion occurs to a thermodynamically stable position, forming a very thin film of dense tissue. The seed layer 130 formed by such a deposition method is formed to a very thin thickness of 1000 두께 or less. This deposition method requires a high voltage of 600V or more, and the current that determines the deposition rate of the plating can only flow about 10A, so the deposition rate can not be very fast.

증착공법의 경우, 앞서 설명한 것처럼 제1 동박층(120)의 면에 플라즈마가 퍼질 수 있어서 이를 방지하기 위해 표면처리가 선행된다. 아울러, 전술한 캐리어 테이프(400) 역시 제1 동박층(120)에 플라즈마가 퍼지는 현상을 방지하는 역할도 겸하게 된다.In the case of the deposition method, as described above, the surface of the first copper foil layer 120 may be spread with plasma, so that the surface treatment is preceded. In addition, the above-mentioned carrier tape 400 also serves to prevent the phenomenon of plasma spreading on the first copper foil layer 120.

단계 S15에서는 증착된 씨드층(200)의 표면에 전기동을 도금하여 제2 동박층(300)을 형성시킨다(도 8 참조). 비아홀(130)에도 전기동이 도금되므로 제1 동박층(120)과 제2 동박층(300)은 전기적으로 도통되게 된다.In step S15, the copper foil is plated on the deposited seed layer 200 to form the second copper foil layer 300 (see FIG. 8). Since copper is also plated in the via hole 130, the first copper foil layer 120 and the second copper foil layer 300 are electrically conductive.

단계 S14에서 증착된 씨드층(200)의 표면에 전기동을 도금할 때, 상면과 하면에 전류를 인가시켜야 하는데, 전기동이 필요없는 제1 동박층(120)에도 적은 양의 전류가 인가된다. 그 때문에, 제1 동박층(120)에도 얇게라도 전기동이 도금될 수 있다. 이렇게 되면 제1 동박층(120)과 제2 동박층(300)의 두께가 의도한 바와 달리, 서로 달라질 수 있기 때문에 제1 동박층(120)의 상면에 캐리어 테이프(400)를 부착하는 것이다. 뿐만 아니라, 전기동 도금시 필름 형태의 기판은 연약해져서 흐물흐물해지고 구겨질 수 있는데, 캐리어 테이프(400)가 일정한 두께를 유지시켜 줌으로써 기판의 구김현상을 해결해 줄 수 있다.When plating copper on the surface of the seed layer 200 deposited in step S14, current must be applied to the upper and lower surfaces, and a small amount of current is also applied to the first copper foil layer 120 that does not require copper. For this reason, copper may be plated even on the first copper foil layer 120 thinly. In this case, since the thicknesses of the first copper foil layer 120 and the second copper foil layer 300 may be different from each other, the carrier tape 400 is attached to the upper surface of the first copper foil layer 120. In addition, during electroplating, the film-type substrate may be soft and creased and wrinkled. The carrier tape 400 may solve the wrinkle phenomenon of the substrate by maintaining a constant thickness.

단계 S16에서는 캐리어 테이프(400)를 제거한다(도 9 참조). 본 실시예에서는 상기 캐리어 테이프를 사용하였으나, 상기 캐리어 테이프를 사용하지 아니하고 상기 제1,2동박층에 인가하는 전류를 조절하여 제1,2동박층의 두께를 조절할 수도 있다. 이 경우에는 단계 S16 또한 생략될 수 있다.In step S16, the carrier tape 400 is removed (see Fig. 9). In the present embodiment, the carrier tape is used, but the thickness of the first and second copper foil layers may be adjusted by controlling the current applied to the first and second copper foil layers without using the carrier tape. In this case, step S16 may also be omitted.

단계 S17에서는 제1 동박층(120) 및 제2 동박층(300)에 노광, 현상, 부식 등의 공정을 통해 회로를 형성한다. 상기 회로 형성단계의 부식공정에서 절곡부위(A)에 대응하는 씨드층 및 제2동박층을 제거한다.(도 9 참조) 증착을 이용하여 형성된 씨드층(200)에 동도금을 하여 동박층을 형성시키면 완성된 기판 중에서 절곡될 부위(A)의 절곡성에 문제가 발생할 수 있다. 따라서 이러한 문제점을 제거하기 위하여 절곡될 부위(A)의 씨드층(200) 및 제2동박층을 회로형성 시에 에칭에 의해 제거하는 것이다. In step S17, a circuit is formed on the first copper foil layer 120 and the second copper foil layer 300 through a process such as exposure, development, and corrosion. In the corrosion process of the circuit forming step, the seed layer and the second copper foil layer corresponding to the bent portion A are removed. (See FIG. 9) A copper foil layer is formed by copper plating the seed layer 200 formed by deposition. This may cause problems in the bendability of the portion (A) to be bent in the finished substrate. Therefore, in order to eliminate this problem, the seed layer 200 and the second copper foil layer of the portion A to be bent are removed by etching during circuit formation.

상기 회로형상단계가 완료되면, S18의 후처리공정에서는 회로의 표면에 PSR 잉크를 도포하거나 또는 커버레이 필름(500) 등을 접합하여 처리한다(도 10 참조).When the circuit shape step is completed, in the post-treatment step of S18, PSR ink is applied to the surface of the circuit or the coverlay film 500 or the like is bonded (see FIG. 10).

도 11은 본 발명의 다른 실시예에 따른 연성인쇄회로기판의 제조방법에 의하여 제조된 연성인쇄회로기판의 단면도이다. 도 11에서는 앞서 설명한 실시예에서 비아홀(130)이 폴리이미드 기판(110)만을 관통하여 형성된 것과 달리, 본 발명의 다른 실시예는 캐리어 테이프(400)와 제1 동박층(120)과 폴리이미드 기판(110)을 모두 관통하여 형성된 관통홀이 형성된다. 이 경우에도 앞서 설명한 S12 내지 S18 등의 동일한 과정이 적용되므로 반복적인 설명은 생략한다.11 is a cross-sectional view of a flexible printed circuit board manufactured by a method of manufacturing a flexible printed circuit board according to another embodiment of the present invention. In FIG. 11, unlike the via hole 130 formed only through the polyimide substrate 110 in the above-described embodiment, another embodiment of the present invention provides a carrier tape 400, a first copper foil layer 120, and a polyimide substrate. Through holes formed through all of the 110 are formed. In this case, since the same process as described above S12 to S18 is applied, repeated description is omitted.

이와 같이, 연성인쇄회로기판의 제조방법에 따르면, 증착에 의해 씨드층(200)을 형성하고, 씨드층(200) 위에 동도금에 의해 제2 동박층(300)이 형성되기 때문에 기판의 두께가 얇아지고, 미세패턴의 회로 형성이 용이하다. 또한, 동박층의 두께가 두꺼워지는 것을 방지하기 위해 버튼 플레이팅을 할 때보다 공정이 단순하다. 캐리어 테이프를 사용하는 경우에는, 에칭시 회로 패턴의 상하부 편차를 줄일 수 있고, 동박층 면에 플라즈마가 퍼지는 것을 방지할 수 있으며, 기판의 구김현상을 해결해 줄 수 있다.As described above, according to the method of manufacturing the flexible printed circuit board, since the seed layer 200 is formed by evaporation and the second copper foil layer 300 is formed by copper plating on the seed layer 200, the thickness of the substrate is thin. It is easy to form a circuit of a fine pattern. In addition, the process is simpler than when button plating to prevent the thickness of the copper foil layer from becoming thick. In the case of using the carrier tape, it is possible to reduce the upper and lower deviations of the circuit pattern during etching, to prevent the spread of the plasma on the copper foil layer surface, and to solve the wrinkle phenomenon of the substrate.

도 1은 종래의 FCCL을 나타낸 단면도이다. 1 is a cross-sectional view showing a conventional FCCL.

도 2는 도 1의 FCCL의 표면에 동도금한 것을 나타낸 단면도이다.FIG. 2 is a cross-sectional view showing copper plating on the surface of the FCCL of FIG. 1.

도 3은 본 발명의 실시예에 따른 연성인쇄회로기판의 제조방법을 나타낸 순서도이다.3 is a flowchart illustrating a method of manufacturing a flexible printed circuit board according to an exemplary embodiment of the present invention.

도 4 내지 도 10은 본 발명의 실시예에 따른 연성인쇄회로기판의 제조과정을 나타낸 단면도이다.4 to 10 are cross-sectional views illustrating a manufacturing process of a flexible printed circuit board according to an exemplary embodiment of the present invention.

도 11은 본 발명의 다른 실시예에 따른 연성인쇄회로기판의 제조과정을 나타낸 단면도이다.11 is a cross-sectional view illustrating a manufacturing process of a flexible printed circuit board according to another exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

110...폴리이미드 기판 120...제1 동박층110 ... polyimide substrate 120 ... first copper foil layer

130...비아홀 200...씨드층130 ... via hole 200 ... seed layer

300...제2 동박층 400...캐리어 테이프300 ... second copper foil layer 400 ... carrier tape

500...커버레이 필름500 ... Coverlay Film

Claims (8)

일면에 제1 동박층이 적층된 폴리이미드 기판에 비아홀을 형성하는 단계; 상기 폴리이미드 기판을 표면처리하는 단계; 상기 폴리이미드 기판의 표면에 전기동이 도금될 수 있도록 증착에 의해 씨드(Seed)층을 형성하는 단계; 상기 씨드층의 표면에 전기동을 도금하여 제2 동박층을 형성하는 단계; 상기 제1 동박층 및 상기 제2 동박층에 회로를 형성하는 단계; 및 상기 회로의 표면을 처리하는 후처리 공정 단계를 포함하고, 상기 씨드층을 형성하는 단계는, 고주파 유도가열 방식, 저항 가열방식, 일렉트론 빔 방식 및 플라즈마 방식 중의 적어도 어느 하나에 의한 것을 특징으로 하는 연성인쇄회로기판의 제조방법.Forming a via hole in a polyimide substrate having a first copper foil layer laminated on one surface thereof; Surface treating the polyimide substrate; Forming a seed layer by evaporation so that copper may be plated on the surface of the polyimide substrate; Plating copper on the surface of the seed layer to form a second copper foil layer; Forming a circuit in said first copper foil layer and said second copper foil layer; And a post-processing step of treating the surface of the circuit, wherein the seed layer is formed by at least one of a high frequency induction heating method, a resistance heating method, an electron beam method, and a plasma method. Method of manufacturing flexible printed circuit board. 청구항 1에 있어서,The method according to claim 1, 상기 비아홀은, The via hole is 상기 폴리이미드 기판을 관통하여 형성되는 것을 특징으로 하는 연성인쇄회로기판의 제조방법.The method of manufacturing a flexible printed circuit board, characterized in that formed through the polyimide substrate. 청구항 1에 있어서,The method according to claim 1, 상기 비아홀은, The via hole is 상기 제1 동박층과 상기 폴리이미드 기판을 관통하여 형성되는 것을 특징으 로 하는 연성인쇄회로기판의 제조방법.A method of manufacturing a flexible printed circuit board, characterized in that formed through the first copper foil layer and the polyimide substrate. 청구항 1에 있어서,The method according to claim 1, 상기 표면처리하는 단계는,The surface treatment step, 이온빔, 플라즈마(Plasma) 및 디스미어(Desmear) 중의 적어도 어느 하나에 의한 것을 특징으로 하는 연성인쇄회로기판의 제조방법.A method of manufacturing a flexible printed circuit board comprising at least one of an ion beam, a plasma, and a desmear. 삭제delete 청구항 1에 있어서,The method according to claim 1, 상기 씨드층은,The seed layer, 니켈-크롬(Ni-Cr), 구리(Cu) 또는 니켈(Ni)을 포함하는 것을 특징으로 하는 연성인쇄회로기판의 제조방법.A method for manufacturing a flexible printed circuit board comprising nickel-chromium (Ni-Cr), copper (Cu) or nickel (Ni). 청구항 1에 있어서,The method according to claim 1, 상기 비아홀을 형성하는 단계 이전에,Prior to forming the via hole, 상기 제1 동박층의 상면에 캐리어 테이프(Carrier tape)를 부착하는 단계를 더 포함하고,Attaching a carrier tape to an upper surface of the first copper foil layer; 상기 제2 동박층을 형성하는 단계 이후에,After the step of forming the second copper foil layer, 상기 캐리어 테이프를 제거하는 단계를 더 포함하는 것을 특징으로 하는 연성인쇄회로기판의 제조방법.Removing the carrier tape further comprises the step of manufacturing a flexible printed circuit board. 청구항 1 내지 4, 청구항 6 및 청구항 7 중의 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 6 and 7, 상기 제1 동박층 및 상기 제2 동박층에 회로를 형성하는 단계에서, In the step of forming a circuit in the first copper foil layer and the second copper foil layer, 절곡될 부위의 씨드층 및 제2동박층을 에칭에 의해 제거하는 것을 특징으로 하는 연성인쇄회로기판의 제조방법.A method of manufacturing a flexible printed circuit board, wherein the seed layer and the second copper foil layer of the portion to be bent are removed by etching.
KR1020090074841A 2009-05-08 2009-08-13 Method of manufacturing flexible printed circuit board KR100951939B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102243172A CN101883474A (en) 2009-05-08 2009-11-17 Method of manufacturing flexible printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20090040335 2009-05-08
KR1020090040335 2009-05-08

Publications (1)

Publication Number Publication Date
KR100951939B1 true KR100951939B1 (en) 2010-04-09

Family

ID=42219692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090074841A KR100951939B1 (en) 2009-05-08 2009-08-13 Method of manufacturing flexible printed circuit board

Country Status (2)

Country Link
KR (1) KR100951939B1 (en)
CN (1) CN101883474A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158208B1 (en) 2010-09-16 2012-06-19 삼성전기주식회사 Method for forming hole and plating of substrates using plasma
WO2013069947A1 (en) * 2011-11-09 2013-05-16 Lg Innotek Co., Ltd. Tape carrier package and method of manufacturing the same
KR20130059605A (en) * 2011-11-29 2013-06-07 엘지이노텍 주식회사 Chip package member and manufacturing method thereof
KR101328206B1 (en) * 2012-01-12 2013-11-14 영풍전자 주식회사 A method for manufacturing a printed circuit board

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103096615A (en) * 2012-11-14 2013-05-08 南京市江宁区丁卯电子科技中心 Flexible printed circuit board provided with light emitting diode
CN104219899A (en) * 2014-04-04 2014-12-17 珠海市创元电子有限公司 Method for manufacturing flexible copper-clad plate with metalized through hole
CN108990298A (en) * 2018-07-26 2018-12-11 深圳崇达多层线路板有限公司 A method of fine-line is made by seed layer and resist layer of nickel
CN110418507B (en) * 2019-08-19 2020-11-06 台山市精诚达电路有限公司 Manufacturing process of high-frequency high-speed flexible circuit board
CN112064071B (en) * 2020-09-09 2021-08-03 松山湖材料实验室 Bending-resistant copper foil, preparation method thereof and FPC (flexible printed circuit) flexible circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061479A (en) * 2004-12-02 2006-06-08 엘지마이크론 주식회사 Method for making double sides wiring substrate
KR20060077500A (en) * 2004-12-30 2006-07-05 엘지마이크론 주식회사 Manufacturing mehtod of double-sides wiring board and double-sides wiring board
KR20080087622A (en) * 2007-08-02 2008-10-01 주식회사 피앤아이 Double sided flexible copper clad laminate without a adhesive layer, flexible printed circuit board using the flexible copper clad laminate, and fabrication methods of the flexible copper clad laminate and the flexible printed circuit board
KR20090025546A (en) * 2007-09-06 2009-03-11 (주)인터플렉스 Manufacturing method of a flexible printed circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061479A (en) * 2004-12-02 2006-06-08 엘지마이크론 주식회사 Method for making double sides wiring substrate
KR20060077500A (en) * 2004-12-30 2006-07-05 엘지마이크론 주식회사 Manufacturing mehtod of double-sides wiring board and double-sides wiring board
KR20080087622A (en) * 2007-08-02 2008-10-01 주식회사 피앤아이 Double sided flexible copper clad laminate without a adhesive layer, flexible printed circuit board using the flexible copper clad laminate, and fabrication methods of the flexible copper clad laminate and the flexible printed circuit board
KR20090025546A (en) * 2007-09-06 2009-03-11 (주)인터플렉스 Manufacturing method of a flexible printed circuit board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158208B1 (en) 2010-09-16 2012-06-19 삼성전기주식회사 Method for forming hole and plating of substrates using plasma
WO2013069947A1 (en) * 2011-11-09 2013-05-16 Lg Innotek Co., Ltd. Tape carrier package and method of manufacturing the same
US9674955B2 (en) 2011-11-09 2017-06-06 Lg Innotek Co., Ltd. Tape carrier package, method of manufacturing the same and chip package
KR20130059605A (en) * 2011-11-29 2013-06-07 엘지이노텍 주식회사 Chip package member and manufacturing method thereof
KR101886423B1 (en) * 2011-11-29 2018-09-11 엘지이노텍 주식회사 Chip package member and manufacturing method thereof
KR101328206B1 (en) * 2012-01-12 2013-11-14 영풍전자 주식회사 A method for manufacturing a printed circuit board

Also Published As

Publication number Publication date
CN101883474A (en) 2010-11-10

Similar Documents

Publication Publication Date Title
KR100951939B1 (en) Method of manufacturing flexible printed circuit board
US6815126B2 (en) Printed wiring board with conformally plated circuit traces
JP2006237619A (en) Printed circuit board, flip chip ball grid array substrate and method of manufacturing the same
EP2644010B1 (en) Printed circuit board and method for manufacturing the same
US7507434B2 (en) Method and apparatus for laminating a flexible printed circuit board
KR100951940B1 (en) Method of manufacturing flexible printed circuit board
US9018539B2 (en) Printed circuit board and method for manufacturing the same
TW201438918A (en) Method for producing substrate formed with copper thin layer, method for manufacturing printed circuit board and printed circuit board manufactured thereby
EP2656702B1 (en) Printed circuit board and method for manufacturing the same
KR20080087622A (en) Double sided flexible copper clad laminate without a adhesive layer, flexible printed circuit board using the flexible copper clad laminate, and fabrication methods of the flexible copper clad laminate and the flexible printed circuit board
KR20090025546A (en) Manufacturing method of a flexible printed circuit board
JP4752357B2 (en) LAMINATED MANUFACTURING METHOD AND PRINTED WIRING BOARD MANUFACTURING METHOD
KR100894701B1 (en) Rigid-flexible Print circuit board and method for manufacturing thereof
TW200906264A (en) Method of producing printed circuit board incorporating resistance element
KR20090121662A (en) Forming method of thin film metal conductive lines and
KR101865799B1 (en) Printed Circuit Board and method for manufacturing the same
KR20120002016A (en) Method of manufacturing flexible printed circuit board
JP2013110408A (en) Printed circuit board and manufacturing method therefor
KR20100072921A (en) Manufacturing method of double side flexible printed circuit board for fine pattern
KR101231273B1 (en) The printed circuit board and the method for manufacturing the same
KR20140039921A (en) Method of manufacturing printed circuit board
JP2007217778A (en) Plasma treatment method, method for producing copper clad laminate, method for producing printed circuit board, copper clad laminate and printed circuit board
JP2005064110A (en) Member for electronic component and electronic component using the same
JP2006269638A (en) Method for manufacturing circuit board, circuit board and printed circuit board
KR20100021145A (en) A multi layer fpcb for forming bvh by using pth and a method thereof

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130402

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140402

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170404

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 10