KR20070043137A - Method for fabricating the flexible circuit board - Google Patents

Method for fabricating the flexible circuit board Download PDF

Info

Publication number
KR20070043137A
KR20070043137A KR1020050099050A KR20050099050A KR20070043137A KR 20070043137 A KR20070043137 A KR 20070043137A KR 1020050099050 A KR1020050099050 A KR 1020050099050A KR 20050099050 A KR20050099050 A KR 20050099050A KR 20070043137 A KR20070043137 A KR 20070043137A
Authority
KR
South Korea
Prior art keywords
polymer sheet
circuit board
film
forming
manufacturing
Prior art date
Application number
KR1020050099050A
Other languages
Korean (ko)
Other versions
KR100736146B1 (en
Inventor
윤병재
최성웅
Original Assignee
산양전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산양전기주식회사 filed Critical 산양전기주식회사
Priority to KR1020050099050A priority Critical patent/KR100736146B1/en
Publication of KR20070043137A publication Critical patent/KR20070043137A/en
Application granted granted Critical
Publication of KR100736146B1 publication Critical patent/KR100736146B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

플렉서블 회로기판의 제조방법이 제공된다. 플렉서블 회로기판의 제조방법은 (a)플렉서블 고분자 시트의 소정의 위치에 비아홀을 형성하는 단계, (b)비아홀을 통해 고분자 시트의 상부면과 하부면이 전기적으로 연결되도록 플렉서블 고분자 시트의 전체표면에 전도체막을 형성하는 단계, (c)전도체막이 형성된 고분자 시트의 상부면과 하부면에 감광막을 형성하는 단계, (d)전도체막이 노출되도록 감광막의 일부분을 제거하여 감광막 패턴을 형성하는 단계, (e)감광막 패턴을 식각마스크로 노출된 전도체막을 제거하여 고분자 시트의 상부면과 하부면에 회로패턴을 형성하는 단계, 및 (f)감광막 패턴을 제거하는 단계를 포함한다.A method of manufacturing a flexible circuit board is provided. The method of manufacturing a flexible circuit board includes (a) forming a via hole at a predetermined position of the flexible polymer sheet, and (b) forming a via hole on the entire surface of the flexible polymer sheet such that the upper and lower surfaces of the polymer sheet are electrically connected through the via hole. Forming a conductor film, (c) forming a photoresist film on the upper and lower surfaces of the polymer sheet on which the conductor film is formed, and (d) forming a photoresist pattern by removing a portion of the photoresist film to expose the conductor film, (e) Forming a circuit pattern on the top and bottom surfaces of the polymer sheet by removing the conductor film exposed to the photoresist pattern with an etch mask, and (f) removing the photoresist pattern.

플렉서블, 회로기판, 폴리이미드, 동박적층연성필름 Flexible, Circuit Board, Polyimide, Copper Clad Laminated Flexible Film

Description

플렉서블 회로기판의 제조방법{Method for fabricating the flexible circuit board}Method for fabricating a flexible circuit board {Method for fabricating the flexible circuit board}

도 2a 내지 도 2f는 상기 도 1의 각 공정단계에 있어서의 공정사시도들이다.2A to 2F are process perspective views in each process step of FIG. 1.

도 3a 내지 도 3f는 도 2a 내지 도 2f의 A-B면을 따라 절단한 면의 단면도를 나타낸다.3A to 3F show cross-sectional views taken along the plane A-B of FIGS. 2A-2F.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 고분자 시트 105: 비아홀100: polymer sheet 105: via hole

110: 전도체막 111: 랜드110: conductor film 111: land

112: 라인 패턴 120: 감광막112: line pattern 120: photosensitive film

121: 감광막 패턴 130: 회로 패턴121: photoresist pattern 130: circuit pattern

본 발명은 플렉서블 회로기판의 제조방법에 관한 것으로서, 보다 상세하게는 동박적층연성필름 대신에 고분자 필름을 이용한 플렉서블 회로기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a flexible circuit board, and more particularly, to a method for manufacturing a flexible circuit board using a polymer film instead of a copper-clad flexible film.

이동통신기기, LCD 및 캠코더와 같은 디지털기기는 경박화되어 가는 기기의 특성상 부품의 실장공간이 협소해져 회로기판의 굴곡이 필요하며, 절첩(folding)이 필요한 부분에서도 기판으로서의 기능을 다할 수 있는 제품의 필요성이 대두되어 폴리이미드, 폴리에스테르와 같은 연성(flexible) 고분자필름을 사용한 플렉서블 회로기판이 사용되고 있다.Digital devices such as mobile communication devices, LCDs, and camcorders require narrow circuit boards due to the characteristics of devices becoming thinner and require bending of circuit boards, and can function as a board even in areas requiring folding. As the need arises, a flexible circuit board using a flexible polymer film such as polyimide or polyester is used.

이러한 플렉서블 회로기판은 복수층을 적층하여 사용하더라도 그 두께가 커지지 않기 때문에, 특히, 기판을 복수개 적층하여 다층(multi layer) 회로기판을 구성하는 목적으로 널리 사용되고 있다.Such a flexible circuit board does not have a large thickness even when a plurality of layers are stacked. In particular, the flexible circuit board is widely used for the purpose of constructing a multi-layer circuit board by stacking a plurality of substrates.

이러한 플렉서블 회로기판을 제조하기 위해선 플렉서블한 고분자 시트의 양면에 동박(copper clad)이 적층되어 있는 동박적층연성필름(Flexible Copper Clad Laminates)이라고 하는 부재를 이용하였는데 이러한 동박적층연성필름은 그 자체가 가진 두께로 인하여 이를 이용하여 플렉서블 회로기판을 제조할 경우 두께가 두꺼워지고, 미세 회로패턴의 형성이 용이하지 않으며 굴곡신뢰성이 떨어지게 된다는 문제가 있다. 또한, 동박적층연성필름의 가격이 비교적 비싼편이라 제조 단가가 상승하고 동박적층연성필름을 이용하여 플렉서블 회로기판을 제조할 경우 작업이 용이하지 않다는 문제가 있었다. (종래기술로 적어주신 공정을 종래기술에 그대로 적 시할 경우 본 발명에 대한 진보성이 문제될 우려가 있으므로 종래기술을 포괄적으로 기술하였습니다. 종래기술부분은 후에 특허심사시 또는 특허등록 후 아무런 영 향을 미치지 아니하는 부분이므로 이렇게 기술하여도 무방할 것 같습니다.) To manufacture such a flexible circuit board, a member called a flexible copper clad laminate (laminated copper clad laminate) in which copper clads are laminated on both sides of the flexible polymer sheet is used. Due to the thickness, when the flexible circuit board is manufactured using the same, the thickness becomes thick, and there is a problem in that formation of a fine circuit pattern is not easy and bending reliability is deteriorated. In addition, since the price of the copper-clad flexible film is relatively expensive, the manufacturing cost increases, and there is a problem that the operation is not easy when the flexible circuit board is manufactured using the copper-laminated flexible film. (When the process written in the prior art is indicated as it is in the prior art, the progress of the present invention may be problematic. Therefore, the prior art is comprehensively described. It is a part that doesn't affect, so it can be described like this.)

본 발명이 이루고자 하는 기술적 과제는 가격이 상대적으로 비싸고 두께가 두꺼워 작업이 용이하지 않은 동박적층연성필름 대신에 플렉서블한 고분자 시트를 원재료로한 플렉서블 회로기판의 제조방법을 제공하는데에 있다.An object of the present invention is to provide a method for manufacturing a flexible circuit board using a flexible polymer sheet as a raw material instead of a copper foil laminated flexible film, which is relatively expensive and thick, which is not easy to work.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기의 기술적 과제를 해결하기 위한 본 발명의 실시예에 따른 플렉서블 회로기판의 제조방법은 (a)플렉서블 고분자 시트의 소정의 위치에 비아홀을 형성하는 단계, (b)비아홀을 통해 고분자 시트의 상부면과 하부면이 전기적으로 연결되도록 플렉서블 고분자 시트의 전체표면에 전도체막을 형성하는 단계, (c)전도체막이 형성된 고분자 시트의 상부면과 하부면에 감광막을 형성하는 단계, (d)전도체막이 노출되도록 감광막의 일부분을 제거하여 감광막 패턴을 형성하는 단계, (e)감광막 패턴을 식각마스크로 노출된 전도체막을 제거하여 고분자 시트의 상부면과 하부면에 회로패턴을 형성하는 단계, 및 (f)감광막 패턴을 제거하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a flexible circuit board, the method including: (a) forming a via hole at a predetermined position of a flexible polymer sheet, and (b) an upper surface of the polymer sheet through the via hole. Forming a conductive film on the entire surface of the flexible polymer sheet so that the lower surface and the lower surface are electrically connected to each other, (c) forming a photosensitive film on the upper and lower surfaces of the polymer sheet on which the conductive film is formed, and (d) the photosensitive film so that the conductive film is exposed. Forming a photoresist pattern by removing a portion of the photoresist, (e) forming a circuit pattern on the top and bottom surfaces of the polymer sheet by removing the conductor film exposed to the photoresist pattern with an etch mask, and (f) Removing.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 첨부 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the accompanying drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various different forms, only the present embodiments to make the disclosure of the present invention complete, and common knowledge in the art to which the present invention pertains. It is provided to fully inform the person having the scope of the invention, which is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

또한, 도면에서 층과 막 또는 영역들의 크기 두께는 명세서의 명확성을 위하여 과장되어 기술된 것이며, 어떤 막 또는 층이 다른 막 또는 층의 "상에" 형성된다라고 기재된 경우, 상기 어떤 막 또는 층이 상기 다른 막 또는 층의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막 또는 층이 개재될 수도 있다.In addition, in the drawings, the size and thickness of layers and films or regions are exaggerated for clarity of description, and when any film or layer is described as being formed "on" of another film or layer, It may be directly on top of the other film or layer, and a third other film or layer may be interposed therebetween.

도 1은 본 발명의 실시예에 의한 플렉서블 회로기판의 제조방법을 설명하기 위한 공정흐름도이다.1 is a process flowchart illustrating a method of manufacturing a flexible circuit board according to an embodiment of the present invention.

도 2a 내지 도 2f는 상기 도 1의 각 공정단계에 있어서의 공정사시도들이고, 도 3a 내지 도 3f는 도 2a 내지 도 2f의 A-B면을 따라 절단한 면의 단면도를 나타낸다.2A to 2F are process perspective views in each process step of FIG. 1, and FIGS. 3A to 3F are cross-sectional views of planes cut along the A-B planes of FIGS. 2A to 2F.

본 발명의 실시예에 의한 플렉서블 회로기판을 제조하기 위해서는 먼저, 도 2a에 도시된 바와 같이 고분자 시트의 소정의 위치에 비아홀(via hall;105))을 형성한다(S110).In order to manufacture the flexible circuit board according to an embodiment of the present invention, first, via holes 105 are formed at predetermined positions of the polymer sheet as shown in FIG. 2A (S110).

이때 사용되는 고분자 시트(100)는 플렉서블(flexible)한 성질을 가지는 것, 구체적으로 폴리이미드(Polyimide), 에폭시(Epoxy), PET(Polyethylenetereph-talate), FR4 등으로 된 것을 사용하며, 그 구체적인 두께 및 면적은 최종적으로 제조될 회로 기판의 용도에 따라 정해진다.In this case, the polymer sheet 100 to be used has a flexible (flexible) property, in particular, polyimide (Polyimide), epoxy (Epoxy), PET (Polyethyleneterephtalate), FR4, etc., the specific thickness is used And the area is determined according to the use of the circuit board to be finally manufactured.

비아홀(105)은 고분자 시트의 소정의 위치, 보다 구체적으로는 플렉서블 양면형 회로기판에서 상면과 하면을 전기적으로 연결하는 랜드(land)가 형성될 위치에 고분자 시트(100)가 완전히 관통되도록 형성된다.The via hole 105 is formed such that the polymer sheet 100 is completely penetrated at a predetermined position of the polymer sheet, more specifically, a position where a land is formed to electrically connect the upper and lower surfaces of the flexible double-sided circuit board. .

비아홀(105)을 형성하기 위해서는 레이져(Laser)가공 또는 CNC(Computerized Numerically Controlled) 기계가공 등이 이용될 수 있다.In order to form the via hole 105, laser processing or computerized numerically controlled (CNC) machining may be used.

도 3a은 도 2a에서 A-B면에 대한 단면도를 나타내는데, 도 3에 도시된 바와 같이 고분자 시트(100)를 완전히 관통하는 비아홀(105)이 형성되어 있음을 알 수 있다.FIG. 3A shows a cross-sectional view of the A-B plane in FIG. 2A, and it can be seen that a via hole 105 is formed through the polymer sheet 100 as shown in FIG. 3.

다음으로, 도 2b에 도시된 바와 같이 비아홀(105)이 형성된 고분자 시트(100)의 전체 표면에 전도체막(110)을 형성한다(S120).Next, as illustrated in FIG. 2B, the conductor film 110 is formed on the entire surface of the polymer sheet 100 on which the via holes 105 are formed (S120).

이때, 전체 표면이라 함은 고분자 시트(100)의 상면과 하면뿐만 아니라, 비아홀(105)의 표면까지도 포함하는 의미하는데, 도 3a의 A-B면을 따라 절단한 단면도인 도 3b를 참조하면 전도체막(110)이 고분자 시트(100)의 상면과 하면 뿐만 아니라 비아홀(105)의 표면에 형성되어 있음을 알 수 있다. 다만, 도 3b와 같이 비아홀(105)의 표면에만 전도체막(110)을 형성할 수도 있으나, 비아홀(105) 전체가 완전히 매몰되도록 전도체막(110)을 형성하여도 무방하다.In this case, the entire surface means not only the top and bottom surfaces of the polymer sheet 100, but also the surface of the via hole 105. Referring to FIG. 3B, which is a cross-sectional view taken along the AB plane of FIG. 3A, the conductive film ( It can be seen that 110 is formed on the top and bottom surfaces of the polymer sheet 100 as well as on the surface of the via hole 105. However, although the conductive film 110 may be formed only on the surface of the via hole 105 as shown in FIG. 3B, the conductive film 110 may be formed so that the entire via hole 105 is completely buried.

이와 같이 비아홀(105) 내부의 표면에 형성된 전도체막(110)을 통해 고분자 시트(100)의 상면에 형성된 전도체막(110)과 하면에 형성된 전도체막(110)을 전기적으로 연결된다.As such, the conductor film 110 formed on the upper surface of the polymer sheet 100 and the conductor film 110 formed on the lower surface of the via hole 105 are electrically connected to each other.

전도체막(110)으로는 전기전도도 및 가공성이 우수한 소재, 예컨대 Cu, Ag, Au, Al등이 사용될 수 있으며, 전도체막(110)을 형성하는 방법은 스퍼터링(sputtering)을 이용한 플라즈마(plasma) 증착법, 화학침착법, 도금법 중 하나 또는 이들을 복합하는 방법이 사용될 수 있다.As the conductor film 110, a material having excellent electrical conductivity and workability, such as Cu, Ag, Au, Al, or the like, may be used. The method of forming the conductor film 110 may be performed by plasma deposition using sputtering. One of chemical deposition, plating, or a combination thereof may be used.

다만, 고분자 시트(100)와 전도체막(110)과의 접착성을 고려할 때는 스퍼터링을 이용한 플라즈마 증착법이 바람직하나, 스퍼터링을 이용한 플라즈마 증착법은 증착속도가 낮다는 문제가 있으므로, 따라서 1차적으로 스퍼터링을 이용한 플라즈마 증착법으로 전도체막(110)을 먼저 형성한 뒤, 후에 화학침착법 또는 도금법에 의해 1차적으로 형성된 전도체막(110)의 두께를 증가시켜주는 방법을 사용하는 것이 바람직하다.However, in consideration of the adhesion between the polymer sheet 100 and the conductor film 110, the plasma deposition method using sputtering is preferable, but the plasma deposition method using sputtering has a problem that the deposition rate is low, so sputtering is primarily performed. It is preferable to use a method of first forming the conductor film 110 by using the plasma deposition method and then increasing the thickness of the conductor film 110 formed primarily by chemical deposition or plating.

다음으로, 도 2c에 도시된 바와 같이 전도체막(110)이 형성된 고분자 시트(100) 상에 감광막(photoresistor;120)을 형성한다(S130).Next, as shown in FIG. 2C, a photoresist 120 is formed on the polymer sheet 100 on which the conductor film 110 is formed (S130).

감광막(120)은 포지티브형(positive type), 네가티브형(negative type) 모두 사용 가능하며 액체로된 감광용액을 코팅하는 방식이나, 감광성 고분자 시트를 압착하여 형성하는 방법 모두 사용가능하다.The photosensitive film 120 may be used in both a positive type and a negative type, and may be formed by coating a liquid photosensitive solution or pressing and forming a photosensitive polymer sheet.

즉, 감광성 용액을 스핀코팅(spin coating) 장치에 의해 상기 전도체막(110)이 형성된 고분자 시트(100)에 코팅하고, 그 후 감광용액에 포함된 용매(solvent) 를 베이킹(baking)하여 증발시키는 공정을 통해 감광막(120)을 형성하거나, 시트(sheet)형태의 감광성 고분자막을 전도체막(110)이 형성된 고분자 시트(100) 상에 압력을 가하여 흡착시키는 방식으로 감광막(120)을 형성할 수도 있다.That is, the photosensitive solution is coated on the polymer sheet 100 on which the conductor film 110 is formed by a spin coating apparatus, and then, the solvent contained in the photosensitive solution is baked to evaporate. The photosensitive film 120 may be formed through the process, or the photosensitive film 120 may be formed by applying pressure to the sheet-shaped photosensitive polymer film by applying pressure on the polymer sheet 100 having the conductor film 110 formed thereon. .

도 3c는 도 2c의 A-B면을 따라 절개한 단면도인데, 도 3c에 도시된 바와 같이 감광막(120)이 전도체막(110)이 형성된 고분자 시트(100) 상에 형성되어 있음을 알 수 있다.3C is a cross-sectional view taken along the A-B plane of FIG. 2C, and it can be seen that the photosensitive film 120 is formed on the polymer sheet 100 on which the conductor film 110 is formed, as shown in FIG. 3C.

다음으로, 도 2d에 도시된 바와 같이 감광막(120)의 일부분을 제거하여 감광막 패턴(121)을 형성한다(S140).Next, as shown in FIG. 2D, a portion of the photoresist film 120 is removed to form the photoresist pattern 121 (S140).

감광막 패턴(121)은 후에 진행될 에칭(etching) 공정에서 식각 마스크로 이용된다.The photoresist pattern 121 is used as an etching mask in an etching process to be performed later.

감광막 패턴(121)을 형성하기 위해 감광막(120)의 일부분을 제거하기 위해서는 노광(exposure) 및 현상(development)공정을 이용하는데, 보다 구체적으로 설명하면 도 2d에 도시된 바와 같은 패턴을 가진 포토마스크(미도시)를 이용하여 감광막(120)에 노광을 해주게 된다. 다만, 이때 노광 영역은 감광막(120)을 포지티브형을 사용하느냐 네가티브형을 사용하느냐에 따라 달라질 것이다.To remove a portion of the photoresist 120 to form the photoresist pattern 121, an exposure and development process is used. More specifically, a photomask having a pattern as shown in FIG. 2D will be described. (Not shown) is used to expose the photosensitive film 120. However, at this time, the exposure area will vary depending on whether the photosensitive film 120 uses a positive type or a negative type.

그 후, 노광에 의해 감광막(120)의 조직이 변하게 되면 이에 현상액을 부어 원하는 부위의 감광막(120)을 제거해준다. 일반적으로, 제거되는 감광막(120)을 부위는 후에 회로라인이 형성될 부분과 상부회로와 하부회로를 연결하는 랜드부가 형성될 부분을 제외한 영역에 해당하는 감광막(120) 부분이 현상공정을 통해 제거될 것이다.Thereafter, when the structure of the photosensitive film 120 is changed by exposure, the developer is poured to remove the photosensitive film 120 at a desired portion. In general, a portion of the photosensitive film 120 to be removed is removed through a developing process, except for a portion where a circuit line is to be formed later and a portion where a land portion connecting the upper circuit and the lower circuit is to be formed. Will be.

그리고, 감광막(120)이 노광 및 현상공정을 통해 일부제거된 후 남은 감광막을 감광막 패턴(121)이라 정의한다.The photoresist film remaining after the photoresist film 120 is partially removed through an exposure and development process is defined as a photoresist pattern 121.

도 3d는 도 2d의 A-B면을 따라 절개한 단면도인데, 도 3d에 도시된 바와 같이 감광막(120)의 일부가 제거되고 감광막 패턴(121)이 형성되어 있음을 알 수 있다.FIG. 3D is a cross-sectional view taken along the plane A-B of FIG. 2D, and as shown in FIG. 3D, a portion of the photoresist layer 120 is removed and a photoresist pattern 121 is formed.

다음으로, 도 2e에 도시된 바와 같이 감광막 패턴(121)을 식각 마스크(etching mask)로 하여 식각을 실시하여 소정의 회로 패턴(130)을 형성한다(S150).Next, as illustrated in FIG. 2E, etching is performed using the photoresist pattern 121 as an etching mask to form a predetermined circuit pattern 130 (S150).

회로 패턴(130)이란 비아홀(105) 부근에 형성되어 고분자 시트(100)의 상면과 하면을 전기적으로 연결시켜 주는 랜드(111)와 랜드(111)와 랜드(111)사이를 전기적으로 연결하며 도전체막(도 2c의 110 참조)이 식각되어 라인 형태로 남아있는 라인패턴(112)로 이루어진다.The circuit pattern 130 is formed near the via hole 105 to electrically connect the land 111 and the land 111 and the land 111 to electrically connect the upper and lower surfaces of the polymer sheet 100 to the conductive. The body film (see 110 of FIG. 2C) is formed of a line pattern 112 that is etched and remains in the form of a line.

다만, 도 2e에서는 고분자 시트(100)의 상면에만 회로 패턴(130)이 형성된 것으로 도시되어 있으나, 실제로는 고분자 시트(100)의 하면에도 소정의 회로 패턴이 형성되어 있다.In FIG. 2E, the circuit pattern 130 is formed only on the upper surface of the polymer sheet 100, but in reality, a predetermined circuit pattern is formed on the lower surface of the polymer sheet 100.

회로 패턴(130)을 형성하기 위해서 행해지는 식각은 선택성(selectivity)이뛰어난 습식식각(wet etching)을 이용하는데, 습식식각에 이용되는 식각용액은 일반적으로 반도체 제조공정에서 금속의 식각에 이용되는 용액이 사용된다.The etching performed to form the circuit pattern 130 uses wet etching with excellent selectivity. The etching solution used for wet etching is generally a solution used for etching metals in a semiconductor manufacturing process. This is used.

도 3e는 도 2e의 A-B면을 따라 절개한 단면도이다. 도 3e를 참조하면 감광막 패턴(121)을 식각마스크로 습식 식각이 이루어져 고분자 시트(100)의 상면과 하면에 일정한 회로패턴(130)이 형성되어 있음을 알 수 있다.3E is a cross-sectional view taken along the plane A-B of FIG. 2E. Referring to FIG. 3E, it can be seen that wet etching is performed using the photoresist pattern 121 as an etching mask to form a predetermined circuit pattern 130 on the top and bottom surfaces of the polymer sheet 100.

다음으로, 도 2f에 도시된 바와 같이 감광막 패턴(121)을 제거한다(S160).Next, as illustrated in FIG. 2F, the photoresist pattern 121 is removed (S160).

그 결과 도 2f에 도시된 바와 같이 고분자 시트(100) 상에는 라인 패턴(112)과 랜드(111)로 이루어진 일정한 형태의 회로패턴(130)이 노출된다.As a result, as shown in FIG. 2F, the circuit pattern 130 having a predetermined shape including the line pattern 112 and the lands 111 is exposed on the polymer sheet 100.

도 3f는 도 2f의 A-B면을 따라 절개한 단면도이다.3F is a cross-sectional view taken along the plane A-B of FIG. 2F.

도 3f를 참고하면 고분자 시트(100)를 중심으로 비아홀(105)이 형성되어 있고, 그 비아홀(105)의 표면은 랜드(111)로 채워져 고분자 시트(100)의 상면과 하면을 전기적으로 연결하고 있음을 알 수 있다.Referring to FIG. 3F, a via hole 105 is formed around the polymer sheet 100, and the surface of the via hole 105 is filled with lands 111 to electrically connect the upper and lower surfaces of the polymer sheet 100. It can be seen that.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above embodiments but may be manufactured in various forms, and having ordinary skill in the art to which the present invention pertains. It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without changing the technical spirit or essential features of the present invention. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

본 발명의 실시예에 따른 플렉서블 회로기판의 제조방법에 의하면 다음의 효과가 하나 또는 두개 이상 존재한다.According to the manufacturing method of the flexible circuit board according to the embodiment of the present invention, one or more of the following effects are present.

첫째, 동박적층연성필름(FCCL)을 사용하지 않아 제조 비용이 감소된다.First, manufacturing costs are reduced by not using a copper clad laminated flexible film (FCCL).

둘째, 회로기판을 형성한 최종 두께가 두꺼워져 굴곡신뢰성이 증가한다.Second, the final thickness of the circuit board is thickened to increase the bending reliability.

셋째, 작업이 용이해져 제조 비용이 감소된다.Third, the work is facilitated and the manufacturing cost is reduced.

넷째, 비아홀의 형성시 레이져 가공을 하게 되므로 비아홀 사이즈를 축소하는 것이 가능하다.Fourth, since the laser processing is performed when the via hole is formed, it is possible to reduce the via hole size.

Claims (10)

(a) 플렉서블 고분자 시트의 소정의 위치에 비아홀을 형성하는 단계;(a) forming a via hole at a predetermined position of the flexible polymer sheet; (b) 상기 비아홀을 통해 상기 고분자 시트의 상부면과 하부면이 전기적으로 연결되도록 상기 플렉서블 고분자 시트의 전체표면에 전도체막을 형성하는 단계;(b) forming a conductor film on the entire surface of the flexible polymer sheet such that the upper and lower surfaces of the polymer sheet are electrically connected through the via holes; (c) 상기 전도체막이 형성된 상기 고분자 시트의 상부면과 하부면에 감광막을 형성하는 단계;(c) forming a photoresist film on upper and lower surfaces of the polymer sheet on which the conductor film is formed; (d) 상기 전도체막이 노출되도록 상기 감광막의 일부분을 제거하여 감광막 패턴을 형성하는 단계;(d) forming a photoresist pattern by removing a portion of the photoresist such that the conductor film is exposed; (e) 상기 감광막 패턴을 식각마스크로 노출된 상기 전도체막을 제거하여 상기 고분자 시트의 상부면과 하부면에 회로패턴을 형성하는 단계; 및(e) forming a circuit pattern on the upper and lower surfaces of the polymer sheet by removing the conductor film exposed to the photoresist pattern with an etch mask; And (f) 상기 감광막 패턴을 제거하는 단계를 포함하는 플렉서블 회로기판의 제조방법.(f) manufacturing the flexible circuit board, including removing the photoresist pattern. 제 1 항에 있어서,The method of claim 1, 상기 (a) 단계에서 상기 비아홀은 레이저를 이용하거나, CNC 기계가공으로 형성하는 것을 특징으로 하는 플렉서블 회로기판의 제조방법.The method of manufacturing a flexible circuit board, characterized in that in the step (a) the via hole is formed by using a laser or CNC machining. 제 1 항에 있어서,The method of claim 1, 상기 (b) 단계에서 상기 전도체막은 Cu, Ag, Au, Al 중 하나 또는 이들의 합금으로부터 선택되는 것을 특징으로 하는 플렉서블 회로기판의 제조방법.The method of manufacturing a flexible circuit board, characterized in that in the step (b) the conductor film is selected from one of Cu, Ag, Au, Al or alloys thereof. 제 1 항에 있어서,The method of claim 1, 상기 (b) 단계에서 상기 전도체막은 스퍼터링을 이용한 플라즈마 증착법, 화학침착법, 도금법 중 하나 또는 이들을 복합하는 방법에 의해 형성되는 것을 특징으로 하는 플렉서블 회로기판의 제조방법.In the step (b), the conductive film is a method of manufacturing a flexible circuit board, characterized in that formed by a method of plasma deposition, sputtering, chemical deposition, plating method or a combination thereof. 제 1 항에 있어서,The method of claim 1, 상기 (c) 단계에 사용되는 상기 감광막은 포지티브형 또는 네가티브형 감광막 중 하나인 것을 특징으로 하는 플렉서블 회로기판의 제조방법.The method of manufacturing a flexible circuit board, characterized in that the photosensitive film used in the step (c) is one of a positive or negative photosensitive film. 제 1 항에 있어서,The method of claim 1, 상기 (c) 단계에서 상기 감광막을 형성하는 공정은,The step of forming the photosensitive film in the step (c), 감광액을 스핀코팅장치에 의해 상기 고분자 시트에 코팅하는 단계; 및Coating a photoresist on the polymer sheet by a spin coating apparatus; And 코팅된 상기 감광액에 포함된 용매를 베이킹하여 증발시키는 단계로 이루어 지는 것을 특징으로 하는 플렉서블 기판의 제조방법.Method for producing a flexible substrate, characterized in that the step of evaporating by baking the solvent contained in the coated photosensitive liquid. 제 1 항에 있어서,The method of claim 1, 상기 (c) 단계에서 상기 감광막은 감광성 고분자 시트를 압착하여 형성되는 것을 특징으로 하는 플렉서블 회로기판의 제조방법.The manufacturing method of the flexible circuit board, characterized in that in the step (c) the photosensitive film is formed by pressing a photosensitive polymer sheet. 제 1 항에 있어서,The method of claim 1, 상기 (d) 단계에서 상기 감광막 패턴은,In the step (d), the photoresist pattern is, 포토마스크를 이용하여 상기 감광막의 일부영역을 노광하는 단계; 및Exposing a portion of the photosensitive film using a photomask; And 상기 감광막의 일부 영역이 제거되도록 현상하는 단계를 통해 형성되는 것을 특징으로 하는 플렉서블 회로기판의 제조방법.And forming a portion of the photosensitive film so as to be removed. 제 1 항에 있어서,The method of claim 1, 상기 (e)단계에서 상기 전도체막은 습식식각을 통해 제거되는 것을 특징으로 하는 플렉서블 회로기판의 제조방법.The method of manufacturing a flexible circuit board, characterized in that in the step (e) the conductor film is removed by wet etching. 제 1 항에 있어서,The method of claim 1, 상기 회로패턴은 상기 전도체막의 일부영역이 제거되어 형성되는 라인패턴과, 상기 라인패턴 각각의 종단에 위치하며 상기 비아홀을 통해 상기 고분자시트의 상부의 라인패턴과 하부의 라인패턴을 전기적으로 연결시키는 랜드로 이루어지는 것을 특징으로 하는 플렉서블 회로기판의 제조 방법.The circuit pattern may include a line pattern formed by removing a portion of the conductive layer, and a land located at an end of each of the line patterns and electrically connecting the upper line pattern and the lower line pattern of the polymer sheet through the via hole. A method for manufacturing a flexible circuit board, characterized in that consisting of.
KR1020050099050A 2005-10-20 2005-10-20 Method for fabricating the flexible circuit board KR100736146B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050099050A KR100736146B1 (en) 2005-10-20 2005-10-20 Method for fabricating the flexible circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050099050A KR100736146B1 (en) 2005-10-20 2005-10-20 Method for fabricating the flexible circuit board

Publications (2)

Publication Number Publication Date
KR20070043137A true KR20070043137A (en) 2007-04-25
KR100736146B1 KR100736146B1 (en) 2007-07-06

Family

ID=38177675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099050A KR100736146B1 (en) 2005-10-20 2005-10-20 Method for fabricating the flexible circuit board

Country Status (1)

Country Link
KR (1) KR100736146B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008007166A1 (en) * 2008-02-01 2009-08-13 Albea Kunststofftechnik Gmbh Acrylonitrile butadiene styrene carrier film for galvanic coating, which carries electrically conductive base layer in sub-area, comprises contact hole in the region of the base layer connected with rear side contact placed on the film

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225995A (en) * 1990-01-31 1991-10-04 Hitachi Chem Co Ltd Wiring board
JPH0621615A (en) * 1992-07-03 1994-01-28 Sharp Corp Manufacture of film substrate
JP3941573B2 (en) * 2002-04-24 2007-07-04 宇部興産株式会社 Method for manufacturing flexible double-sided substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008007166A1 (en) * 2008-02-01 2009-08-13 Albea Kunststofftechnik Gmbh Acrylonitrile butadiene styrene carrier film for galvanic coating, which carries electrically conductive base layer in sub-area, comprises contact hole in the region of the base layer connected with rear side contact placed on the film

Also Published As

Publication number Publication date
KR100736146B1 (en) 2007-07-06

Similar Documents

Publication Publication Date Title
US20080148562A1 (en) Method for manufacturing multilayer flexible printed circuit board
JP2006229115A (en) Metal component used in manufacturing wiring substrate and method for manufacturing wiring substrate using it
US20120199388A1 (en) Printed circuit board and manufacturing method thereof
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
KR100905574B1 (en) Fabricating Method of Printed Circuit Board
TWI524441B (en) Circuit board and method of manufacturing the same
US8161638B2 (en) Manufacturing method of circuit structure
KR101862243B1 (en) Method for manuracturing printed circuit board with via and fine pitch circuit and printed circuit board by the same method
KR101304359B1 (en) Method of manufacturing a cavity printed circuit board
KR20110088971A (en) Method of fabricating a fine-pitch printed circuit board
TW201811136A (en) Printed circuit board with thick copper conducting line and method same
KR100736146B1 (en) Method for fabricating the flexible circuit board
KR100642741B1 (en) Method for making double sides wiring substrate
KR101987378B1 (en) Method of manufacturing printed circuit board
CN102686052A (en) Flexible printed circuit board and manufacture method thereof
KR100813441B1 (en) Method of fabricating a printed circuit board having a fine line spacing pitch
TW201134336A (en) Flexible printed circuit board and manufacturing method thereof
KR101905881B1 (en) The printed circuit board and the method for manufacturing the same
JPH03225894A (en) Manufacture of printed wiring board
CN113873771A (en) Manufacturing process suitable for ultra-fine FPC (flexible printed circuit) circuit
KR101262584B1 (en) The printed circuit board and the method for manufacturing the same
US9035196B2 (en) Circuit board and method of manufacturing the same
KR100873673B1 (en) Method of fabricating multi-layered printed circuit board with a metal bump and pcb manufactured thereof
CN117677059A (en) Manufacturing method of circuit board line structure with through holes and manufactured circuit board line structure with through holes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee