KR20050110221A

KR20050110221A - 펄스 발생방법 및 펄스 발생장치와, 이를 이용하는모터제어시스템

Info

Publication number: KR20050110221A
Application number: KR1020040035161A
Authority: KR
Inventors: 양인수
Original assignee: 삼성전자주식회사
Priority date: 2004-05-18
Filing date: 2004-05-18
Publication date: 2005-11-23
Also published as: KR100597736B1; JP4071776B2; US7183731B2; JP2005333792A; US20050258787A1

Abstract

본 발명은 펄스 발생방법 및 펄스 발생장치와, 이를 이용하는 모터제어시스템에 관한 것이다. 본 발명에 따른 펄스 발생방법은 기준 클럭의 주파수에 기초한 주기를 설정하는 단계와; 상기 주기 동안 출력될 총 펄스 개수를 설정되는 단계와; 상기 주기 및 상기 총 펄스 개수에 기초하여 제1 펄스의 폭을 결정하는 상기 기준 클럭의 개수, 제2 펄스를 결정하는 상기 기준 클럭의 개수, 상기 제1 펄스에 대한 제1 개수 및 상기 제2 펄스에 대한 제2 개수를 산출하는 단계와; 상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 단계를 포함하는 것을 특징으로 한다. 이에 의해, 한 주기 내에서 정해진 총 펄스 개수를 모두 출력하여 제어의 정밀도를 향상시키고, 제조비용을 감소시킬 수 있다.

Description

펄스 발생방법 및 펄스 발생장치와, 이를 이용하는 모터제어시스템{PULSE GENERATING METHOD AND PULSE GENERATOR, AND MOTOR CONTROL SYSTEM USING THEREOF}

본 발명은 펄스 발생방법 및 펄스 발생장치와 이를 이용하는 모터제어시스템에 관한 것으로서, 보다 상세하게는, 주어진 한 주기 내에서 정해진 총 펄스 개수를 모두 출력할 수 있는 펄스 발생방법 및 펄스 발생장치와 이를 이용하는 모터제어시스템에 관한 것이다.

일반적으로 모터제어시스템은 모터와, 모터를 구동시키는 모터구동부와, 소정 프로그램에 기초하여 모터구동부에 펄스를 출력하는 상위제어부를 포함한다. 여기서, 모터구동부는 상위제어부로부터 출력되는 펄스에 기초하여 모터의 속도를 제어하게 된다.

상위제어부는 기준 클럭을 출력하는 기준클럭 출력부를 구비하고, 기준클럭 출력부로부터 출력되는 기준 클럭의 개수에 따라 출력되는 펄스의 폭을 결정한다.

이러한 종래의 모터제어시스템에 있어서, 상위제어부는 모터의 속도 정보에 기초하여 펄스를 발생하는 것이 일반적이다. 예를 들어, 도 1은 시간에 대한 모터의 속도를 도시한 도면인데, 상위제어부는 일정 시간 간격으로 모터의 속도에 대응하는 펄스를 출력하고, 상위제어부로부터 출력되는 펄스의 폭 및 개수에 따라 모터구동부는 모터의 속도나 위치 등의 모터 구동을 제어한다.

여기서, 종래의 모터제어시스템에서 모터의 속도에 대응하는 펄스의 개수 및 폭을 결정하는 방법을 수식적으로 설명하면 다음과 같다.

먼저, 일정 시간 간격, 즉, 한 주기를 T라 하고, 주기 T 동안 출력할 총 펄스의 개수를 k라 가정하는 경우, 상위제어부로부터 출력되는 펄스의 폭은 T/k가 된다. 여기서, 상위제어부가 T/k의 폭을 갖는 펄스를 주기 T 내에서 k개 모두를 출력하기 위해서는 기준 클럭의 주파수가 매우 클 것을 요구하게 되는데, 이 경우 상위제어부에 사용되는 집적회로 등의 구성요소들의 특성이 좋아야 하고, 이에 따라 모터제어시스템의 제조비용 또한 증가하게 된다.

반면, 기준클럭 출력부로부터 출력되는 기준 클럭의 주파수가, 상위제어부가 T/k의 폭을 갖는 펄스를 주기 T 내에서 k개 모두를 출력하게 할 정도로 크지 않은 경우, 입력되는 모터의 속도나 위치보다 실제 모터의 속도나 위치가 지연되는 문제가 발생한다.

따라서, 본 발명의 목적은 한 주기 내에서 정해진 총 펄스 개수를 모두 출력하여 제어의 정밀도를 향상시키고, 제조비용을 감소시킨 펄스 발생방법 및 펄스 발생장치와 이를 이용하는 모터제어시스템을 제공하는 것이다.

상기 목적은, 본 발명에 따라, 펄스 발생방법에 있어서, 기준 클럭의 주파수에 기초한 주기를 설정하는 단계와; 상기 주기 동안 출력될 총 펄스 개수를 설정되는 단계와; 상기 주기 및 상기 총 펄스 개수에 기초하여 제1 펄스의 폭을 결정하는 상기 기준 클럭의 개수, 제2 펄스를 결정하는 상기 기준 클럭의 개수, 상기 제1 펄스에 대한 제1 개수 및 상기 제2 펄스에 대한 제2 개수를 산출하는 단계와; 상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 단계를 포함하는 것을 특징으로 하는 펄스 발생방법에 의해 달성된다.

여기서, 상기 주기와 상기 총 펄스 개수가 식 Tㆇ k=n+a(여기서, T는 상기 주기이고, k는 상기 총 펄스 개수이고, n은 정수이고, b는 소수이다)를 만족하는 경우, 상기 제1 펄스에 대응하는 상기 기준 클럭의 개수는 n이고, 상기 제2 펄스에 대응하는 상기 기준 펄스의 개수는 n+1이고, 상기 제1 개수는 k-a×k이며, 상기 제2 개수는 a×k인 것이 바람직하다.

그리고, 상기 주기는 소정의 시간 간격과 상기 기준 펄스의 주파수 간의 곱에 의해 산출되는 것이 바람직하다.

여기서, 상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 단계는, 상기 제1 펄스를 연속하여 상기 제1 개수만큼 출력하는 단계와; 상기 제2 펄스를 연속하여 상기 제2 개수만큼 출력하는 단계를 포함할 수 있다.

또한, 상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 단계는, 상기 제1 개수와 상기 제2 개수가 상호 약분되는지 여부를 검사하는 단계와; 상기 제1 개수와 상기 제2 개수가 상호 약분되는 경우, 상기 제1 펄스 및 상기 제2 펄스를 상기 제1 개수와 상기 제2 개수의 비에 따라 교대로 출력하는 단계를 포함할 수도 있다.

그리고, 상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 단계는, 상기 기준 클럭을 출력하는 단계와; 상기 기준 클럭을 카운트하는 단계와; 상기 카운트된 상기 기준 클럭의 개수와 상기 제1 펄스에 대응하는 상기 기준 펄스의 개수를 비교하는 단계와; 상기 카운트된 상기 기준 클럭의 개수와 상기 제1 펄스에 대응하는 상기 기준 펄스의 개수가 일치하는 경우, 상기 제1 펄스를 출력하는 단계를 포함할 수 있다.

또한, 상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 단계는, 상기 카운트된 상기 기준 클럭의 개수를 초기화한 후 상기 기준 클럭을 재 카운트하는 단계와; 상기 재 카운트된 상기 기준 클럭의 개수와 상기 제2 펄스에 대응하는 상기 기준 클럭의 개수를 비교하는 단계와; 상기 재 카운트된 상기 기준 클럭의 개수와 상기 제2 펄스에 대응하는 상기 기준 펄스의 개수가 일치하는 경우, 상기 제2 펄스를 출력하는 단계를 포함할 수도 있다.

한편, 상기 목적은, 본 본 발명의 다른 실시예에 따라, 펄스 발생장치에 있어서, 기준 클럭의 주파수에 기초한 주기와 상기 주기 동안 출력될 총 펄스 개수에 기초하여, 제1 펄스의 폭을 결정하는 상기 기준 클럭의 개수, 제2 펄스를 결정하는 상기 기준 클럭의 개수, 상기 제1 펄스에 대한 제1 개수 및 상기 제2 펄스에 대한 제2 펄스의 개수를 산출하는 제어연산부와; 상기 제어연산부로부터 상기 주기, 상기 총 펄스 개수, 상기 제1 펄스에 대응하는 상기 기준 클럭의 개수, 상기 제2 펄스에 대응하는 상기 기준 클럭의 개수, 상기 제1 개수 및 상기 제2 개수를 입력받아, 상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 로직회로부를 포함하는 것을 특징으로 하는 펄스 발생장치에 의해서도 달성될 수 있다.

여기서, 상기 주기와 상기 총 펄스 개수가 식 T÷k=n+a(여기서, T는 상기 주기이고, k는 상기 총 펄스 개수이고, n은 정수이고, b는 소수이다)를 만족하는 경우, 상기 제1 펄스에 대응하는 상기 기준 클럭의 개수는 n이고, 상기 제2 펄스에 대응하는 상기 기준 클럭의 개수는 n+1이고, 상기 제1 개수는 k×(1-a)이며, 상기 제2 개수는 a×k인 것이 바람직하다.

또한, 상기 주기는 소정의 시간 간격과 상기 기준 펄스의 주파수 간의 곱에 의해 산출되는 것이 바람직하다.

여기서, 상기 제어연산부는 상기 제1 개수와 상기 제2 개수가 상호 약분되는 경우, 상기 제1 개수 및 상기 제2 개수를 상기 제1 개수 및 상기 제2 개수의 비로 상기 로직회로부에 제공하고; 상기 로직회로부는 상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 상기 제1 개수와 상기 제2 개수의 비에 따라 교대로 출력할 수 있다.

또한, 상기 로직회로부는, 상기 총 펄스 개수, 상기 제1 펄스에 대응하는 상기 기준 클럭의 개수, 상기 제2 펄스에 대응하는 상기 기준 클럭의 개수, 상기 제1 개수 및 상기 제2 개수가 저장되는 레지스터와; 상기 기준 클럭을 출력하는 기준클럭 출력부와; 상기 기준클럭 출력부로부터 출력되는 상기 기준 클럭을 카운트하는 클럭카운터와; 상기 클럭카운터의 카운트 값이 상기 제1 펄스에 대응하는 상기 기준 클럭의 개수와 상기 제2 펄스에 대응하는 상기 기준 클럭의 개수 중 선택된 어느 하나와 일치하는 경우 일치신호를 출력하는 비교부와; 상기 비교부로부터의 상기 일치신호에 따라 상기 제1 펄스 및 상기 제2 펄스 중 상기 선택된 기준 클럭의 개수에 대응하는 펄스를 출력하는 펄스발생부를 포함하는 것이 바람직하다.

그리고, 상기 로직회로부는 상기 펄스발생부로부터 출력되는 펄스의 개수를 카운트하는 펄스카운터를 더 포함하고; 상기 비교부는 상기 펄스카운터의 카운트 값에 기초하여, 상기 제1 펄스에 대응하는 상기 기준 클럭의 개수와 상기 제2 펄스에 대응하는 상기 기준 클럭의 개수 중 상기 클럭카운터의 카운트 값과 비교되는 상기 기준 클럭의 개수를 선택하는 것이 바람직하다.

한편, 상기 목적은, 본 발명의 또 다른 실시예에 따라, 모터제어시스템에 있어서, 모터와; 상기 모터를 구동시키는 모터구동부와; 상기 모터의 속도를 제어하기 위한 펄스를 상기 모터구동부로 출력하는 상기의 펄스 발생장치를 포함하는 것을 특징으로 하는 모터제어시스템에 의해서도 달성될 수 있다.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

본 발명에 따른 모터제어시스템은, 도 2에 도시된 바와 같이, 모터(5)와, 모터(5)의 권선(미도시)의 전류를 온/오프 제어하여 모터(5)를 구동시키는 모터구동부(3)와, 모터구동부(3)에 모터(5)의 속도를 제어하기 위한 제어지령을 출력하는 상위제어부(1)를 포함한다. 여기서, 상위제어부(1)로부터 출력되는 제어지령은 모터(5)의 속도 제어를 위한 펄스(PG_XP)와, 모터(5)의 회전(또는 "이동", 이하 동일) 방향에 대한 정보를 갖는 방향신호(PG_DIR)를 포함한다. 여기서, 상위제어부(1)로부터 출력되는 제어지령은 상위제어부(1) 내의 펄스 발생장치(10)로부터 출력된다.

펄스 발생장치(10)는, 도 3에 도시된 바와 같이, 소정 프로그램에 의해 일정 시간 간격, 즉 매 주기마다 상위지령을 출력하는 제어연산부(20)와, 제어연산부(20)로부터 제공받은 상위지령에 기초하여 펄스(PG_XP) 및 방향신호(PG_DIR)를 발생시켜 모터구동부(3)로 출력하는 로직회로부(30)를 포함한다. 여기서, 제어연산부(20)와 로직회로부(30) 사이에는 도시되지 않은 데이터 버스(Data Bus) 어드레스 버스(Address Bus), 소정 데이터를 읽어 들이거나 로딩(Loading)하기 위한 리드(Read), 라이트(Write) 제어신호선 및 초기화를 위한 리셋(Reset) 신호선 등이 마련될 수 있다.

본 발명에 따른 상위지령은 소정 주기 동안 출력될 총 펄스 개수, 제1 펄스의 폭을 결정하는 기준 클럭의 개수, 제2 펄스를 결정하는 기준 클럭의 개수, 제1 펄스에 대한 제1 개수 및 제2 펄스에 대한 제2 개수에 대한 정보를 포함한다.

여기서, 제어연산부(20)는 한 주기에 대한 정보를 기준 클럭의 주파수에 기초하여 산출한다. 예컨대, 모터제어시스템이 일정 시간 간격 t 마다 모터(5)의 속도제어를 수행하고, 기준 클럭의 주파수를 f라고 가정하는 경우, 제어연산부(20)는 주기 T를 아래의 [식 1]을 이용하여 산출한다.

[식 1]

T = t×f

예를 들어, 모터제어시스템이 50㎛ 간격으로 모터(5)의 속도제어를 수행하고, 기준 클럭의 주파수가 30MHz인 경우, 주기 T는 1500이 된다.

그런 다음, 제어부는, 주기 T 동안 출력될 총 펄스 개수를 k라 할 때, 아래의 [식 2]를 이용하여, 제1 펄스의 폭을 결정하는 기준 클럭의 개수, 제2 펄스를 결정하는 기준 클럭의 개수, 제1 펄스에 대한 제1 개수 및 제2 펄스에 대한 제2 개수를 산출한다.

[식 2]

T/k = n + a (n은 정수, 0≤a＜1)

이 때, 제1 펄스의 폭을 결정하는 기준 클럭의 개수는 n이고, 제2 펄스의 폭을 결정하는 기준 클럭의 개수는 n+1이고, 제1 펄스에 대한 제1 개수는 k×(1-a)이고, 제2 펄스에 대한 제2 개수는 a×k로 산출된다.

상기와 같은 방법에 의해 제어연산부(20)로부터 주기 T동안 출력될 총 펄스 개수, 제1 펄스의 폭을 결정하는 기준 클럭의 개수, 제2 펄스를 결정하는 기준 클럭의 개수, 제1 펄스에 대한 제1 개수 및 제2 펄스에 대한 제2 개수에 대한 정보는 로직회로부(30)에 제공된다.

한편, 본 발명에 따른 로직회로부(30)는 제어연산부(20)로부터의 상위지령에 기초하여 주기 T 동안 제1 펄스 및 제2 펄스를 각각 제1 개수 및 제2 개수씩 발생하여 모터구동부(3)로 출력한다. 또한, 로직회로부(30)는 제어연산부(20)로부터의 총 펄스 개수의 부호에 따라 모터(5)의 회전방향을 판단하여 모터구동부(3)로 방향신호(PG_DIR)를 출력한다.

본 발명의 바람직한 실시예에 따른 로직회로부(30)는 총 펄스 개수, 제1 펄스에 대응하는 기준 클럭의 개수, 제2 펄스에 대응하는 기준 클럭의 개수, 제1 개수 및 제2 개수 등의 상위지령을 저장하는 레지스터부(31)를 포함한다.

또한, 로직회로부(30)는 기준 클럭을 출력하는 기준클럭 출력부(34)와, 기준 클럭을 카운트하는 클럭카운터(35)와, 후술할 펄스(PG_XP) 출력과정에서 사용되는 다양한 변수들을 비교하는 비교부(32)와, 비교부(32)로부터의 일치신호에 따라 펄스(PG_XP)를 발생하는 펄스발생부(33)를 포함한다.

기준클럭 출력부(34)는 기 설정된 일정 주파수를 갖는 기준 클럭을 출력하고, 클럭카운터(35)는 기준클럭 출력부(34)로부터 출력되는 기준 클럭의 개수를 카운트한다.

비교부(32)는 클럭카운터(35)의 카운트 값과 제1 펄스에 대응하는 기준 클럭의 개수 또는 제2 펄스에 대응하는 기준 클럭의 개수와 비교하여, 양자가 일치하는 경우 일치신호를 출력한다. 여기서, 펄스발생부(33)는 비교부(32)로부터 일치신호가 입력되는 경우 제1 펄스 또는 제2 펄스를 출력하게 된다.

한편, 본 발명에 따른 로직회로부(30)는 펄스발생부(33)로부터 출력되는 펄스(PG_XP)의 개수를 카운트하는 펄스카운터(36)를 포함할 수 있다. 여기서, 비교부(32)는 펄스카운터(36)의 카운트 값에 기초하여, 제1 펄스에 대응하는 기준 클럭의 개수와 제2 펄스에 대응하는 기준 클럭의 개수 중 클럭카운터(35)의 카운트 값과 비교되는 기준 클럭의 개수를 선택하게 되는데, 이에 대한 설명은 후술한다.

또한, 본 발명에 따른 로직회로부(30)는 클럭카운터(35)의 카운트 값, 펄스카운터(36)의 카운트 값 등과 같은, 펄스(PG_XP)를 출력하는 과정에서 사용되는 후술할 다양한 변수를 레지스터부(31)에 저장한다. 여기서, 레지스터부(31)는, 도 3에 도시된 바와 같이, 제어연산부(20)로부터의 상위지령이 저장되는 제1 레지스터(31a)와, 펄스(PG_XP)를 출력하는 과정에서 사용되는 변수들이 저장되는 제2 레지스터(31b)를 포함할 수 있다.

상기와 같은 구성을 통해, 본 발명의 바람직한 실시예에 따른 펄스 발생방법을, 도 4 및 도 5를 참조하여 상세히 설명한다.

본 발명에 따른 펄스 발생방법을 설명하기에 앞서, 펄스 발생과정에서 사용되는 변수들을 정의한다. 여기서, 상위지령에서의 변수는 전술한 [식 1] 및 [식 2]와 동일하다.

< 상위지령 >

k : 한 주기 동안 출력될 총 펄스 개수

n : 제1 펄스에 대응하는 기준 클럭의 개수

n+1 : 제2 펄스에 대응하는 기준 클럭의 개수

k×(1-a) : 제1 펄스에 대한 제1 개수

a×k : 제2 펄스에 대한 제2 개수

< 제1 레지스터(31a)에 사용되는 변수 >

XP_VALUE = k

RATE1 = k×(1-a)

RATE2 = a×k

PG_CMT1 = n

PG_CMT2 = n+1

< 제2 레지스터에 사용되는 변수 >

xp_value : 펄스카운터에 카운트된 총 카운트 값

counter : 클럭카운터에 의해 카운트된 값

rate1 : 펄스카운터의 카운트 값으로 RATE1과의 비교 값

rate2 : 펄스카운터의 카운트 값으로 RATE2와의 비교 값

먼저, 한 주기 T가 시작되는 경우, 예컨대, 로직회로부(30)에 스타트 신호가 입력되면(도 6 및 도 7의 "start" 참조), 제2 레지스터(31b)에 저장된 xp_value, counter, rate1 및 rate2값이 초기화된다(S10).

이와 함께, 제어연산부(20)는 주기 T동안 출력될 총 펄스 개수 k가 설정되면(S11), [식 1] 및 [식 2]를 이용하여 a×k, k 1-a), n+1, n 값을 산출하여 로직회로부(30)에 제공한다. 여기서, 제어연산부(20)로부터 제공되는 k, k×(1-a), a×k, n, n+1 값들은 각각 제1 레지스터(31a)의 XP_VALUE, RATE1, RATE2, PG_CMT1, PG_CMT2 값으로 저장된다(S12).

한편, 스타트 신호에 의해 한 주기 T가 시작되는 경우, 로직회로부(30)는 XP_VALUE 값의 부호를 확인하여 모터(5)의 회전 방향을 판단한다(S13). 이에 따라, 펄스발생부(33)로부터 출력되는 방향신호(PG_DIR)의 논리값을 XP_VALUE의 부호에 대응하여 출력함으로써, 모터(5)의 회전방향을 결정하게 된다. 본 발명의 일 실시예에서는 XP_VALUE가 양수인 경우 모터(5)가 시계방향(CW)으로 회전하도록 제어하는 논리값의 방향신호(PG_DIR)를 출력하고(S14), XP_VALUE가 음수인 경우 모터(5)가 반시계방향(CCW)으로 회전하도록 제어하는 논리값의 방향신호(PG_DIR)를 출력하는 것(S15)을 일 예로 한다.

한편, 스타트신호에 따라, 기준클럭 출력부(34)로부터 기준 클럭이 출력되고(S16), 클럭카운터(35)는 기준 클럭을 카운트하여 제2 레지스터(31b)의 counter를 1씩 증가시킨다(S17).

그런 다음, 비교부(32)는 제2 레지스터(31b)의 counter 값이 1씩 증가할 때마다 counter 값과 제1 레지스터(31a)의 PG_CMT1 값이 일치하는지 여부를 검사한다(S18). 이 때, counter 값과 PG_CMT1 값이 일치하지 않는 경우 S16 단계와 S17 단계가 반복된다. 그리고, counter 값과 PG_CMT1 값이 일치하는 것으로 판단되는 경우, 비교부(32)는 일치신호를 출력한다.

이 때, 펄스발생부(33)는 비교부(32)로부터의 일치신호에 따라 펄스(PG_XP)를 출력하게 되는데(S19), 이 때 펄스발생부(33)로부터 출력되는 펄스(PG_XP)는 n 개의 기준 클럭의 간격에 대응하는 제1 펄스가 된다.

펄스발생부(33)로부터 제1 펄스가 출력될 때 펄스카운터(36)가 이를 카운트하여, 제2 레지스터(31b)의 rate1 및 xp_value 값이 1씩 증가한다(S20). 또한, 제2 레지스터(31b)의 counter 값을 다시 초기화시킨다(S20).

그런 다음, 비교부(32)는 제2 레지스터(31b)의 rate1 값과 제1 레지스터(31a)의 RATE1 값을 비교한다(S21). 이 때, rate1 값과 RATE1 값이 일치하지 않으면 S16 단계에서부터 S20 단계가 반복된다. 반면, rate1 값과 RATE1 값이 일치하면, 제1 레지스터(31a)의 rate1 값을 초기화시킴으로서(S22), 제1 펄스의 발생을 종료한다.

한편, 제1 펄스의 발생이 종료된 상태에서, 기준클럭 출력부(34)는 기준 클럭을 출력하고(S23), 클럭카운터(35)는 기준 클럭을 카운트하여 제2 레지스터(31b)의 counter 값을 1씩 증가시킨다(S24).

그런 다음, 비교부(32)는 제2 레지스터(31b)의 counter 값이 1씩 증가할 때마다 counter 값과 제1 레지스터(31a)의 PG_CMT2 값을 비교한다(S25). 이 때, counter 값과 PG_CMT2 값이 일치하지 않는 경우 S23 단계와 S24 단계가 반복된다. 그리고, counter 값과 PG_CMT2 값이 일치하는 것으로 판단되는 경우, 비교부(32)는 일치신호를 출력한다.

이 때, 펄스발생부(33)는 비교부(32)로부터의 일치신호에 따라 펄스(PG_XP)를 출력하게 되는데(S26), 이 때 펄스발생부(33)로부터 출력되는 펄스(PG_XP)는 n+1 개의 기준 클럭의 간격에 대응하는 제2 펄스가 된다.

다음, 펄스발생부(33)로부터 제2 펄스가 출력될 때 펄스카운터(36)가 이를 카운트하고, 제2 레지스터(31b)의 rate2 및 xp_value 값이 1씩 증가한다(S27). 또한, 제2 레지스터(31b)의 counter 값을 다시 초기화시킨다(S27).

그런 다음, 비교부(32)는 제2 레지스터(31b)의 rate2 값과 제1 레지스터(31a)의 RATE2 값을 비교한다(S28). 이 때, rate2 값과 RATE2 값이 일치하지 않으면 S23에서부터 S27 단계까지 반복 수행된다. 반면, rate2 값과 RATE2 값이 일치하면, 제1 레지스터(31a)의 rate2 값을 초기화시킴으로서(S29), 제2 펄스의 발생을 종료한다.

그런 다음, 비교부(32)는 제1 레지스터(31a)의 XP_VALUE의 절대값과 제2 레지스터(31b)의 xp_value 값을 비교한다(S30). 여기서, XP_VALUE의 절대값과 xp_value 값이 일치하지 않는 경우, S16단계에서부터 S29단계까지 반복 수행되고, 양 값이 일치하는 경우, 주기 T 동안의 펄스(PG_XP) 출력이 종료된다.

한편, 본 발명에 일 실시예에 따른 제어연산부(20)는 제1 펄스에 대한 제1 개수와 제2 펄스에 대한 제2 계수가 약분되는지 여부를 판단하고, 제1 개수와 제2 계수가 상호 약분이 되는 경우 로직회로부(30)로 제공되는 제1 개수 및 제2 개수, 즉 k×(1-a) 및 a×k 값을 그 비로 출력할 수 있다.

예를 들어, T가 1500이고, k가 200이라 가정하는 경우, n은 7이고, a는 0.5가 된다. 따라서, 제1 펄스는 7 간격으로 100개가 출력되고, 제2 펄스는 8 간격으로 100개가 출력된다. 이 때, 제어연산부(20)는 로직회로부(30)로 제공되는 제1 개수 및 제2 개수를 각각 100이 아닌 제1 개수 및 제2 개수의 비, 바람직하게는 가장 간략화된 비로 출력할 수 있다. 따라서, 제어연선부로부터 로직회로부(30)에 제공되는 제1 개수 및 제2 개수는 각각 1이 되고, 로직회로부(30)의 제1 레지스터(31a)의 RATE1 및 RATE2에 저장되는 값은 각각 1이 된다.

도 6은 상기와 같은 방법에 따라 로직회로부(30)로부터 주기 T 동안 출력되는 펄스(PG_XP)의 파형을 도시한 도면이다. 도면에 도시된 바와 같이, 로직회로부(30)는 제1 펄스와 제1 펄스를 제1 개수 및 제2 개수의 비(상기의 예에서는 1 : 1)에 따라 교대로 출력하게 된다. 여기서, 주기 T 동안 출력되는 총 펄스 개수는 도 5의 S30 단계에서 판단되므로, 제1 펄스 및 제2 펄스를 교대로 출력하더라도 주기 T 동안의 총 펄스 개수는 XP_VALUE 값에 맞출 수 있다.

한편, 본 발명의 다른 실시예에 따른 제어연산부(20)는 제1 펄스에 대한 제1 개수와 제2 펄스에 대한 제2 개수 간의 약분 여부를 고려하지 않고, [식 1] 및 [식 2]를 통해 산출된 k×(1-a) 및 a×k 값을 로직회로부(30)에 제공할 수 있다. 이에 따라, 로직회로부(30)의 펄스발생부(33)로부터 출력되는 펄스(PG_XP)는, 도 7에 도시된 바와 같이, 제1 펄스가 제1 개수 즉, k ×(1-a) 개 출력된 후, 제2 펄스가 제2 개수, 즉 a×k 개 출력된다.

여기서, 펄스발생부(33)가 제1 펄스 및 제2 펄스를 순차적으로 출력하는 경우, 로직회로부(30)의 제2 레지스터(31b)에는 xp_value 값을 포함하지 않을 수 있다. 즉, 제1 펄스를 모두 출력하고 제2 펄스를 모두 출력하는 경우에는 [식 1] 및 [식 2]의 관계에서 출력된 제1 펄스와 제2 펄스의 합은 총 펄스 개수와 일치하기 때문이다. 따라서, 도 4 및 도 5에서 xp_value의 카운트 및 레지스터에의 적산 과정은 생략될 수 있으며, 도 5의 S30 단계 또한 생략될 수 있다.

여기서, 도 6 및 도 7의 펄스(PG_XP)의 파형은 모터(5)의 현재 동작 상태에 따라 선택적으로 적용하는 것이 바람직하다. 예컨대, 도 6의 펄스(PG_XP)의 파형은 모터(5)를 등속도 구간이나 완만한 가속도 구간에서 모터(5)를 제어할 때 적용하는 것이 바람직하고, 도 7의 펄스(PG_XP) 파형은 다소 급한 감속 또는 가속 구간에서 모터(5)를 제어하는 것이 바람직하다.

전술한 실시예에서는 펄스발생부(33)로부터 제1 펄스, 제2 펄스 순으로 출력되는 것을 일 예로 하여 설명하였으나, 필요에 따라 그 순서가 바뀔 수 있음은 물론이다. 예컨대, 모터(5)의 감속이나 가속 여부에 따라 제1 펄스 및 제2 펄스의 순서를 바꿀 수 있다.

또한, 전술한 실시예들에 따른 로직회로부(30)는 프로그래머블 롬(Programmable ROM)의 일종인 FPGA(Field Programmable Gate Array) 등을 이용하거나, ASIC(Application Specific Integrated Circuit)를 구워 구현할 수 있으며, 구현을 위한 논리회로는 VHDL(VHSIC Hardware Description Language) 등을 이용할 수 있다.

이와 같이, 기준 클럭의 주파수에 기초한 주기를 설정하는 단계와, 주기 동안 출력될 총 펄스 개수를 설정되는 단계와, 주기 및 총 펄스 개수에 기초하여 제1 펄스의 폭을 결정하는 기준 클럭의 개수, 제2 펄스를 결정하는 기준 클럭의 개수, 제1 펄스에 대한 제1 개수 및 제2 펄스에 대한 제2 개수를 산출하는 단계와, 주기 동안 제1 펄스 및 제2 펄스를 각각 제1 개수 및 제2 개수씩 출력하는 단계를 마련하여, 한 주기 내에서 정해진 총 펄스 개수를 모두 출력하여 제어의 정밀도를 향상시키고, 제조비용을 감소시킬 수 있다.

이상 설명한 바와 같이, 본 발명에 따르면, 한 주기 내에서 정해진 총 펄스 개수를 모두 출력하여 제어의 정밀도를 향상시키고, 제조비용을 감소시킨 펄스 발생방법 및 펄스 발생장치와 이를 이용하는 모터제어시스템이 제공된다.

도 1은 일반적인 모터제어시스템에 있어서 모터의 속도에 대한 그래프이고,

도 2는 본 발명에 따른 모터제어시스템의 제어블럭도이고,

도 3은 본 발명의 바람직한 실시예에 따른 펄스 발생장치의 제어블럭도이고,

도 4 및 도 5는 본 발명의 바람직한 실시예에 따른 펄스 발생방법의 제어흐름도이고,

도 6 및 도 7은 본 발명의 바람직한 실시예에 따른 펄스 발생장치로부터 출력되는 펄스의 파형에 대한 실시예들을 도시한 도면이다.

<도면의 주요부분에 대한 부호의 설명>

1 : 상위제어부 3 : 모터구동부

5 : 모터 10 : 펄스 발생장치

20 : 제어연산부 30 : 로직회로부

31 : 레지스터부 31a : 제1 레지스터

31b : 제2 레지스터 32 : 비교부

33 : 펄스발생부 34 : 클럭출력부

Claims

펄스 발생방법에 있어서,

기준 클럭의 주파수에 기초한 주기를 설정하는 단계와;

상기 주기 동안 출력될 총 펄스 개수를 설정되는 단계와;

상기 주기 및 상기 총 펄스 개수에 기초하여 제1 펄스의 폭을 결정하는 상기 기준 클럭의 개수, 제2 펄스를 결정하는 상기 기준 클럭의 개수, 상기 제1 펄스에 대한 제1 개수 및 상기 제2 펄스에 대한 제2 개수를 산출하는 단계와;

상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 단계를 포함하는 것을 특징으로 하는 펄스 발생방법.
제1항에 있어서,

상기 주기와 상기 총 펄스 개수가 식 T÷k=n+a(여기서, T는 상기 주기이고, k는 상기 총 펄스 개수이고, n은 정수이고, b는 소수이다)를 만족하는 경우,

상기 제1 펄스에 대응하는 상기 기준 클럭의 개수는 n이고, 상기 제2 펄스에 대응하는 상기 기준 펄스의 개수는 n+1이고, 상기 제1 개수는 k×(1-a)이며, 상기 제2 개수는 a×k인 것을 특징으로 하는 펄스 발생방법.
제2항에 있어서,

상기 주기는 소정의 시간 간격과 상기 기준 펄스의 주파수 간의 곱에 의해 산출되는 것을 특징으로 하는 펄스 발생방법.
제3항에 있어서,

상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 단계는,

상기 제1 펄스를 연속하여 상기 제1 개수만큼 출력하는 단계와;

상기 제2 펄스를 연속하여 상기 제2 개수만큼 출력하는 단계를 포함하는 것을 특징으로 하는 펄스 발생장치.
제3항에 있어서,

상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 단계는,

상기 제1 개수와 상기 제2 개수가 상호 약분되는지 여부를 검사하는 단계와;

상기 제1 개수와 상기 제2 개수가 상호 약분되는 경우, 상기 제1 펄스 및 상기 제2 펄스를 상기 제1 개수와 상기 제2 개수의 비에 따라 교대로 출력하는 단계를 포함하는 것을 특징으로 하는 펄스 발생방법.
제3항에 있어서,

상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 단계는,

상기 기준 클럭을 출력하는 단계와;

상기 기준 클럭을 카운트하는 단계와;

상기 카운트된 상기 기준 클럭의 개수와 상기 제1 펄스에 대응하는 상기 기준 펄스의 개수를 비교하는 단계와;

상기 카운트된 상기 기준 클럭의 개수와 상기 제1 펄스에 대응하는 상기 기준 펄스의 개수가 일치하는 경우, 상기 제1 펄스를 출력하는 단계를 포함하는 것을 특징으로 하는 펄스 발생방법.
제6항에 있어서,

상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 단계는,

상기 카운트된 상기 기준 클럭의 개수를 초기화한 후 상기 기준 클럭을 재 카운트하는 단계와;

상기 재 카운트된 상기 기준 클럭의 개수와 상기 제2 펄스에 대응하는 상기 기준 클럭의 개수를 비교하는 단계와;

상기 재 카운트된 상기 기준 클럭의 개수와 상기 제2 펄스에 대응하는 상기 기준 펄스의 개수가 일치하는 경우, 상기 제2 펄스를 출력하는 단계를 포함하는 것을 특징으로 하는 펄스 발생방법.
펄스 발생장치에 있어서,

기준 클럭의 주파수에 기초한 주기와 상기 주기 동안 출력될 총 펄스 개수에 기초하여, 제1 펄스의 폭을 결정하는 상기 기준 클럭의 개수, 제2 펄스를 결정하는 상기 기준 클럭의 개수, 상기 제1 펄스에 대한 제1 개수 및 상기 제2 펄스에 대한 제2 펄스의 개수를 산출하는 제어연산부와;

상기 제어연산부로부터 상기 주기, 상기 총 펄스 개수, 상기 제1 펄스에 대응하는 상기 기준 클럭의 개수, 상기 제2 펄스에 대응하는 상기 기준 클럭의 개수, 상기 제1 개수 및 상기 제2 개수를 입력받아, 상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 각각 상기 제1 개수 및 상기 제2 개수씩 출력하는 로직회로부를 포함하는 것을 특징으로 하는 펄스 발생장치.
제8항에 있어서,

상기 주기와 상기 총 펄스 개수가 식 T÷k=n+a(여기서, T는 상기 주기이고, k는 상기 총 펄스 개수이고, n은 정수이고, b는 소수이다)를 만족하는 경우,

상기 제1 펄스에 대응하는 상기 기준 클럭의 개수는 n이고, 상기 제2 펄스에 대응하는 상기 기준 클럭의 개수는 n+1이고, 상기 제1 개수는 k×(1-a)이며, 상기 제2 개수는 a×k인 것을 특징으로 하는 펄스 발생장치.
제9항에 있어서,

상기 주기는 소정의 시간 간격과 상기 기준 펄스의 주파수 간의 곱에 의해 산출되는 것을 특징으로 하는 펄스 발생장치.
제10항에 있어서,

상기 제어연산부는 상기 제1 개수와 상기 제2 개수가 상호 약분되는 경우, 상기 제1 개수 및 상기 제2 개수를 상기 제1 개수 및 상기 제2 개수의 비로 상기 로직회로부에 제공하고;

상기 로직회로부는 상기 주기 동안 상기 제1 펄스 및 상기 제2 펄스를 상기 제1 개수와 상기 제2 개수의 비에 따라 교대로 출력하는 것을 특징으로 하는 펄스 발생장치.
제11항에 있어서,

상기 로직회로부는,

상기 총 펄스 개수, 상기 제1 펄스에 대응하는 상기 기준 클럭의 개수, 상기 제2 펄스에 대응하는 상기 기준 클럭의 개수, 상기 제1 개수 및 상기 제2 개수가 저장되는 레지스터와;

상기 기준 클럭을 출력하는 기준클럭 출력부와;

상기 기준클럭 출력부로부터 출력되는 상기 기준 클럭을 카운트하는 클럭카운터와;

상기 클럭카운터의 카운트 값이 상기 제1 펄스에 대응하는 상기 기준 클럭의 개수와 상기 제2 펄스에 대응하는 상기 기준 클럭의 개수 중 선택된 어느 하나와 일치하는 경우 일치신호를 출력하는 비교부와;

상기 비교부로부터의 상기 일치신호에 따라 상기 제1 펄스 및 상기 제2 펄스 중 상기 선택된 기준 클럭의 개수에 대응하는 펄스를 출력하는 펄스발생부를 포함하는 것을 특징으로 하는 펄스 발생장치.
제12항에 있어서,

상기 로직회로부는 상기 펄스발생부로부터 출력되는 펄스의 개수를 카운트하는 펄스카운터를 더 포함하고;

상기 비교부는 상기 펄스카운터의 카운트 값에 기초하여, 상기 제1 펄스에 대응하는 상기 기준 클럭의 개수와 상기 제2 펄스에 대응하는 상기 기준 클럭의 개수 중 상기 클럭카운터의 카운트 값과 비교되는 상기 기준 클럭의 개수를 선택하는 것을 특징으로 하는 펄스 발생장치.
모터제어시스템에 있어서,

모터와;

상기 모터를 구동시키는 모터구동부와;

상기 모터의 속도를 제어하기 위한 펄스를 상기 모터구동부로 출력하는 제8항 내지 제13항 중 어느 한 항의 펄스 발생장치를 포함하는 것을 특징으로 하는 모터제어시스템.