KR20050105868A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20050105868A KR20050105868A KR1020040031144A KR20040031144A KR20050105868A KR 20050105868 A KR20050105868 A KR 20050105868A KR 1020040031144 A KR1020040031144 A KR 1020040031144A KR 20040031144 A KR20040031144 A KR 20040031144A KR 20050105868 A KR20050105868 A KR 20050105868A
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- amorphous silicon
- semiconductor device
- manufacturing
- minutes
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 41
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 210000002381 plasma Anatomy 0.000 description 32
- 238000000137 annealing Methods 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 101710162453 Replication factor A Proteins 0.000 description 1
- 102100035729 Replication protein A 70 kDa DNA-binding subunit Human genes 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 표시 소자의 박막트랜지스터를 형성할 때, 비정질 실리콘을 형성한 후, 상기 비정질 실리콘의 표면에 형성된 불순물의 제거 및 비정질 실리콘의 특성 향상을 위한 플라즈마 표면 처리에 관한 것이다.
본 발명의 반도체 장치의 제조 방법은 소정의 소자가 형성된 기판 상부에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층을 RF 파워 밀도가 0.50 내지 0.80W/cm2인 O2 플라즈마 또는 RF 파워 밀도가 0.15 내지 0.35W/cm2인 N2O 플라즈마를 이용하여 표면처리하는 단계로 이루어진 반도체 장치의 제조 방법에 기술적 특징이 있다.
따라서, 본 발명의 반도체 장치의 제조 방법은 표면에 형성된 불순물을 제거하여 실리콘 표면을 깨끗하게 유지할 뿐만 아니라 플랫밴드 전압이 낮아지는 전기적 특성을 얻을 수 있는 효과가 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 자세하게는 실리콘의 표면에 형성된 불순물을 제거하거나 비정질 실리콘층의 특성을 개선하기 위해 RF 파워 밀도가 0.50 내지 0.80W/cm2인 O2 플라즈마 또는 RF 파워 밀도가 0.15 내지 0.35W/cm2인 N2O 플라즈마를 이용한 반도체 장치의 제조 방법에 관한 것이다.
실리콘 박막 트랜지스터는 평판 디스플레이, 이미지 센서, 복사기, 프린터 그리고 스캐너 등의 대면적 집적 회로에 적용되고 있다.
상기 평판 디스플레이로는 LCD(Liquid Crystal Display), 유기 전계발광 소자 등이 있는데, 유기 전계발광 소자는 평판 디스플레이의 대표적인 기술로서, 크게 능동형(active type)과 수동형(passive type)의 두 가지 형태로 나누어지며, 능동형 소자는 각 화소 하나 하나를 박막 트랜지스터와 같은 능동소자가 제어하게 되어 있어 속도, 시야각 그리고 대조비(contrast ratio)에 있어서 수동형 표시소자보다 훨씬 뛰어나 고해상도의 화면을 구현할 수 있다.
유기 전계발광 소자에 실리콘 박막트랜지스터를 사용하는 주된 이유는 400℃ 이하의 저온에서 공정이 가능하고 소자 특성의 안정성이 우수하며, 대면적의 유리 기판에 손쉽게 직접화가 이루어질 수 있기 때문이다.
상기에서 서술한 저온 공정의 이점으로 인하여 실리콘 박막 트랜지스터의 제조방법에는 역시 저온 공정이 가능한 PECVD(plasma enhanced Chemical Vapor Deposition, 이하 PECVD) 기술이 널리 이용되고 있다. 이 기술은 실란(SiH4) 등의 반응가스들을 비교적 낮은 온도에서 글로우 방전에 의해 분해시켜 비정질 실리콘계 막을 증착시키는 것으로서 대면적의 기판 위에 낮은 비용으로 박막을 만들 수 있기 때문에 실리콘 박막 트랜지스터 제조기술에 널리 이용되고 있다.
또한, 기판상에 형성된 비정질 실리콘의 특성 안정화를 위해 수행하는 어닐링 공정 역시 상술한 증착기 내에서 이루어지고 있다. 예를 들어 비정질 실리콘의 어닐링 공정은 통상적으로 수소 분위기에서 실시되어지며, 그 조건은 250℃, 100sccm 및 10-1Torr에서 30분간 PECVD 장치에서 실시해 오고 있다.
그러나, 상기의 비정질 실리콘의 형성시 발생하는 파티클(Particle) 또는 오염물이 비정질 실리콘의 표면에 형성되어 이후 형성된 박막 트랜지스터의 특성에 악영향을 미칠 뿐만 아니라 플랫밴드(Flatband) 전압이 너무 높아 박막트랜지스터를 구동하는데 어려움이 많다는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, RF 파워 밀도가 0.50 내지 0.80W/cm2인 O2 플라즈마 또는 RF 파워 밀도가 0.15 내지 0.35W/cm2인 N2O 플라즈마를 이용하여 비정질 실리콘층을 표면처리하는 반도체 장치의 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 소자가 형성된 기판 상부에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층을 RF 파워 밀도가 0.50 내지 0.80W/cm2인 O2 플라즈마 또는 RF 파워 밀도가 0.15 내지 0.35W/cm2인 N2O 플라즈마를 이용하여 표면처리하는 단계로 이루어진 반도체 장치의 제조 방법에 의해 달성된다.
또한 본 발명의 상기 목적은 O2 플라즈마의 유량이 4000 내지 6000sccm이고, 공정 압력이 125 내지 225Pa이고, N2O 플라즈마의 유량이 2500 내지 3500sccm이고, 공정 압력이 110 내지 210Pa이고, 플라즈마 처리 시간이 8 내지 12분 또는 25 내지 35분임을 특징으로 하는 반도체 장치의 제조 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
먼저, 도 1은 기판상에 버퍼층 및 비정질 실리콘을 형성한 후의 단면도이다. 도에서 보는 바와 같이 유리 또는 플라스틱과 같은 절연 기판(11)상에 산화막 또는 질화막으로 버퍼(buffer)층(12)을 형성하고, 상기 버퍼층 상부에 비정질 실리콘(13)을 형성한다.
일반적으로 상기 버퍼층은 하부의 기판상에서 Na 이온 또는 가스 등이 상부의 비정질 실리콘층 속으로 확산하는 것을 방지하기 위해서 형성된다.
상기 비정질 실리콘은 CVD 장치로 300 내지 500℃의 온도에서 실란과 같은 소오스(Source) 가스를 이용하여 형성하게 된다. 이때 파티클과 같은 불순물이 비정질 실리콘에 흡착 또는 부착되기도 한다.
다음, 도 2는 비정질 실리콘의 O2 또는 N2O 플라즈마를 이용한 표면처리 공정의 단면도이다. 도에서 보는 바와 같이 비정질 실리콘의 표면으로 O2 또는 N2O 플라즈마를 이용하여 표면처리하는 것을 보여 주고 있다. 이와 같이, 상기 비정질 실리콘 표면을 O2 또는 N2O 플라즈마를 하는 경우에는 비정질 실리콘(13) 상부에 얇게 산화막(14)이 비정질 실리콘층 전면에 걸쳐 골고루 형성하게 된다. 따라서, 이후 공정에서 진행되는 비정질 실리콘의 결정화에 따라 비정질 실리콘 전체가 균일하게 결정화된다. 이에 따라 제조된 박막트랜지스터와 같은 반도체 장치는 그 특성이 균일하게 된다.
상기 O2 플라즈마는 RF 파워 밀도가 0.50 내지 0.80W/cm2이고 공정 유량이 4000 내지 6000sccm이고, 공정 압력이 125 내지 225Pa이고, 공정 시간은 8 내지 12분 또는 25 내지 35분으로 진행하고, N2O 플라즈마는 RF 파워 밀도가 0.15 내지 0.35W/cm2이고, 공정 유량이 2500 내지 3500sccm이고, 공정 압력이 110 내지 210Pa이고, 공정 시간은 8 내지 12분 또는 25 내지 35분으로 진행한다.
바람직하게 O2 플라즈마는 RF 파워 밀도가 0.67W/cm2이고 공정 유량이 5000sccm이고, 공정 압력이 175Pa이고, 공정 시간은 10분 또는 30분으로 진행하고, N2O 플라즈마는 RF 파워 밀도가 0.24W/cm2이고, 공정 유량이 3000sccm이고, 공정 압력이 160Pa이고, 공정 시간은 10분 또는 30분으로 진행한다.
이어서, 상기 표면처리된 비정질 실리콘층을 열처리 공정, RTA(Rapid Thermal Annealing) 공정, SPC(Solid Phase Crystallization) 공정, ELA(Excimer Laser Crystallization) 공정, MIC(Metal Induced Crystallization) 공정 및 MILC(Metal Induced Lateral Crystallization) 공정 등과 같은 결정화 공정을 이용하여 다결정 또는 단결정 실리콘층을 형성하고, 게이트 절연막, 소오스 및 드레인 을 형성하여 박막트랜지스터를 형성한다.
다음, 도 3a 및 3b는 일 실시 예로 O2 또는 N2O 플라즈마를 이용하여 비정질 실리콘을 표면처리하여 플랫밴드 전압을 측정한 결과를 표시한 그래프를 나타내고 있다. 도 3a 및 도 3b에서 보는 바와 같이 비정질 실리콘을 형성하고 아무런 처리를 하지 않고 플랫밴드 전압을 측정한 결과 약 -3V임을 알 수 있는데 이는 CVD 장치로 비정질 실리콘을 형성했을 때 나타나는 고유한 값이다.
상기에서 상술한 O2 플라즈마로 비정질 실리콘을 표면처리했을 때의 결과 값을 보여주는 도 3a에서 보는 바와 같이 RF 파워 밀도가 0.67W/cm2이고 공정 유량이 5000sccm이고, 공정 압력이 175Pa인 O2 플라즈마를 이용하여 10분 및 30분을 표면처리한 직후의 플랫밴드 전압은 약 -3.5V를 나타내고 표면처리 후 10분간 어닐링했을 때는 -6V, 30분간 어닐링했을 때는 -7V의 플랫밴드 전압이 측정되어졌음을 보여주고 있다. 즉, CVD로 비정질 실리콘을 형성하고 O2 플라즈마를 이용하여 30분간 표면처리를 실시한 후 어닐링을 실시하게 되면 플랫밴드 전압이 -7V를 낮아져(또는 음의 전압으로 높아져서) 우수한 박막트랜지스터의 특성을 나타낼 수 있게 된다는 것을 보여 주고 있다.
일반적으로 다른 반도체 분야에는 플랫밴드 전압이 높을 수록(또는 0V에 가까워 질수록) 트랜지스터의 특성이 우수한 특성을 가질 수 있으나 디스플레이 분야에서는 플랫밴드 전압이 낮아야(또는 음의 전압이 높아야) 소자의 계조 표시가 용이해짐으로 O2 플라즈마로 표면 처리할 경우 우수한 박막트랜지스터를 형성할 수 있음을 보여 주고 있다.
상기에서 상술한 N2O 플라즈마로 비정질 실리콘을 표면 처리했을 때의 결과 값을 보여주는 그림 3b에서 보는 바와 같이 RF 파워 밀도가 0.24W/cm2이고, 공정 유량이 3000sccm이고, 공정 압력이 160Pa인 N2O 플라즈마를 이용하여 10분간 비정질 실리콘을 표면 처리했을 때, 약 -6.5V의 플랫밴드 전압이 측정됨을 알 수 있고, 30분간 N2O 플라즈마를 이용하여 비정질 실리콘을 표면 처리했을 때, 약 -7.2V의 플랫밴드 전압이 측정되었다. 그러나 어닐링을 한 후에는 10분 또는 30분간 N2O 플라즈마 처리한 두 조건 모두 약 -3V로 모두 높아지는 경향을 보인다. 따라서 N2O 플라즈마로 비정질 실리콘을 표면처리할 경우에는 어닐링 공정은 진행하지 않고 다음 공정으로 진행하는 것이 더 우수한 박막트랜지스터를 얻을 수 있다.
종합해보면 비정질 실리콘을 O2 플라즈마로 표면처리할 때에는 RF 파워 밀도가 0.67W/cm2이고, 공정 유량이 5000sccm이고, 공정 압력이 175Pa으로 30분간 표면 처리한 후 어닐링하고, N2O 플라즈마로 표면처리할 때에는 RF 파워 밀도가 0.24W/cm2이고, 공정 유량이 3000sccm이고, 공정 압력이 160Pa으로 10분간 표면 처리만할 때 가장 좋은 플랫밴드 전압을 나타내는 것을 알 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 장치의 제조 방법은 O2 또는 N2O 플라즈마를 이용하여 표면에 형성된 불순물을 제거하여 실리콘 표면을 깨끗하게 유지할 뿐만 아니라 플랫밴드 전압이 감소하는 전기적 특성을 얻을 수 있는 효과가 있다.
도 1은 기판상에 버퍼층 및 비정질 실리콘을 형성한 후의 단면도.
도 2는 비정질 실리콘의 O2 또는 N2O 플라즈마를 이용한 표면처리 공정의 단면도.
도 3a 및 3b는 일 실시 예로 O2 또는 N2O 플라즈마를 이용하여 비정질 실리콘을 표면처리하여 플랫밴드 전압을 측정한 결과를 표시한 그래프.
<도면의 주요부분에 대한 부호의 설명>
11 : 기판 13 : 비정질 실리콘
21 : O2 플라즈마 또는 N2O 플라즈마
Claims (8)
- 소정의 소자가 형성된 기판 상부에 비정질 실리콘층을 형성하는 단계;상기 비정질 실리콘층을 RF 파워 밀도가 0.50 내지 0.80W/cm2인 O2 플라즈마 또는 RF 파워 밀도가 0.15 내지 0.35W/cm2인 N2O 플라즈마를 이용하여 표면처리하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1항에 있어서,상기 O2 플라즈마는 유량이 4000 내지 6000sccm임을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1항에 있어서,상기 O2 플라즈마는 공정 압력이 125 내지 225Pa임을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1항에 있어서,상기 N2O 플라즈마는 유량이 2500 내지 3500sccm임을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1항에 있어서,상기 N2O 플라즈마는 공정 압력이 110 내지 210Pa임을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1항에 있어서,상기 O2 플라즈마 또는 N2O 플라즈마 처리는 공정 시간이 8 내지 12분임을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1항에 있어서,상기 O2 플라즈마 또는 N2O 플라즈마 처리는 25 내지 35분임을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1항에 있어서,상기 반도체 장치는 박막트랜지스터임을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040031144A KR100571005B1 (ko) | 2004-05-03 | 2004-05-03 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040031144A KR100571005B1 (ko) | 2004-05-03 | 2004-05-03 | 반도체 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050105868A true KR20050105868A (ko) | 2005-11-08 |
| KR100571005B1 KR100571005B1 (ko) | 2006-04-13 |
Family
ID=37282971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040031144A KR100571005B1 (ko) | 2004-05-03 | 2004-05-03 | 반도체 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100571005B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112602167A (zh) * | 2018-08-21 | 2021-04-02 | 周星工程股份有限公司 | 薄膜形成装置及使用其的薄膜形成方法 |
-
2004
- 2004-05-03 KR KR1020040031144A patent/KR100571005B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112602167A (zh) * | 2018-08-21 | 2021-04-02 | 周星工程股份有限公司 | 薄膜形成装置及使用其的薄膜形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100571005B1 (ko) | 2006-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100327086B1 (ko) | 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기 | |
| US8110453B2 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| US9935183B2 (en) | Multilayer passivation or etch stop TFT | |
| KR101451104B1 (ko) | 박막 반도체장치의 제조 방법 | |
| JP2011527120A (ja) | 高性能金属酸化物及び金属酸窒化物薄膜トランジスタを作るためのゲート誘電体の処理 | |
| US6773969B2 (en) | Method of forming a thin film transistor | |
| US20230274997A1 (en) | Nitrogen-rich silicon nitride films for thin film transistors | |
| JP2006518935A (ja) | アクティブ・マトリックス・ディスプレー用トランジスタとその製造方法 | |
| JP4258476B2 (ja) | 薄膜半導体装置の製造方法 | |
| TWI567828B (zh) | 製造閘極絕緣層的方法 | |
| WO2011040279A1 (ja) | 半導体装置およびその製造方法 | |
| US20040175870A1 (en) | Method for manufacturing a thin film transistor | |
| US20090200553A1 (en) | High temperature thin film transistor on soda lime glass | |
| US20140273342A1 (en) | Vth control method of multiple active layer metal oxide semiconductor tft | |
| KR100571005B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3204735B2 (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| CN1265428C (zh) | 一种制作薄膜晶体管的方法 | |
| CN1314090C (zh) | 形成多晶硅层的方法以及制造多晶硅薄膜晶体管的方法 | |
| KR20040036761A (ko) | 고밀도 플라즈마 화학기상증착법에 의한 실리콘 증착방법 | |
| KR20150000125U (ko) | 아연 함량이 저감된 샤워헤드 | |
| JP2009111302A (ja) | 半導体装置およびその製造方法 | |
| JPH01227475A (ja) | アモルファスシリコン薄膜トランジスタ | |
| JP2005167280A (ja) | 半導体装置、アクティブマトリクス基板、及び電子機器 | |
| KR950006349B1 (ko) | 비정질 실리콘 박막트랜지스터의 어닐링 방법 | |
| KR100233146B1 (ko) | 다결정 실리콘의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 14 |