KR20050104750A - 수직전극형 발광 다이오드 및 그 제조 방법 - Google Patents

수직전극형 발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR20050104750A
KR20050104750A KR1020040030144A KR20040030144A KR20050104750A KR 20050104750 A KR20050104750 A KR 20050104750A KR 1020040030144 A KR1020040030144 A KR 1020040030144A KR 20040030144 A KR20040030144 A KR 20040030144A KR 20050104750 A KR20050104750 A KR 20050104750A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
emitting diode
etching
vertical
Prior art date
Application number
KR1020040030144A
Other languages
English (en)
Other versions
KR100663324B1 (ko
Inventor
김성진
Original Assignee
주식회사 이츠웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이츠웰 filed Critical 주식회사 이츠웰
Priority to KR1020040030144A priority Critical patent/KR100663324B1/ko
Publication of KR20050104750A publication Critical patent/KR20050104750A/ko
Application granted granted Critical
Publication of KR100663324B1 publication Critical patent/KR100663324B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

상하로 관통되도록 형성된 비아홀을 가진 사파이어기초기판, 상기 사파이어 기초기판 위에 형성된 복수개의 질화물계 반도체층, 상기 사파이어 기초기판의 비아홀을 통해 드러나는 상기 질화물계 반도체층 노출면에 형성되는 제 1전극패드, 상기 질화물계 반도체층 위에 형성된 오믹전극, 상기 오믹전극 위에 형성된 씨드금속 및 상기 씨드금속 위에 형성된 리셉터 금속막을 포함하는 수직전극형 발광 다이오드를 마련한다.

Description

수직전극형 발광 다이오드 및 그 제조 방법{light emitting diode with vertical electrode and manufacturing method of the same}
본 발명은 수직형 전극구조를 갖는 발광 다이오드 및 그 제조 방법에 관한 것이다.
발광 다이오드는 일정한 크기의 정방향 전류가 흐르면 빛을 발생하는 광 다이오드의 일종이다. 발광 다이오드는 인듐인(InP), 갈륨비소(GaAs), 갈륨인(GaP) 등의 화합물 반도체를 p-i-n 접합한 구조를 이용하여 적색 또는 녹색을 내는 발광 다이오드가 있으며, 또한 청색 및 자외선 광을 발생하는 발광 다이오드가 개발되어 표시장치, 광원용 장치, 환경 응용 장치에 널리 이용되고 있다. 근래 들어서는 적, 녹, 청색의 3칩을 이용하거나 형광체를 이용하여 백색광을 내는 색변환 발광 다이오드가 개발되어 조명장치로도 그 응용 범위가 넓어지고 있다.
이러한 발광 다이오드에서 박막구조로서 질화물 계열을 발광 물질로 사용하는 경우에는 에피택셜 성장시 결정 결함의 발생을 줄이기 위하여 격자정수 및 결정 구조가 유사한 사파이어를 기초기판으로 사용한다.
그런데 사파이어는 절연체이기 때문에 제 1전극과 제 2전극을 모두 에피층의 성장면 위에 형성할 수밖에 없었다. 이와 같이 두 전극을 모두 같은 면에 형성하게 되면 와이어 본딩에 필요한 전극의 면적을 확보하여야 하므로 발광 다이오드의 칩 면적도 일정 크기 이상이 되어 웨이퍼 당 칩 생산량의 향상에 장애가 되고, 절연체를 기판으로 사용하기 때문에 외부로부터 유입되는 정전기를 방출하기가 어려워 정전기로 인한 소자 불량을 유발한다. 이는 소자의 신뢰성을 저하시키고 제너다이오드를 결합해야하는 등의 패키지 공정에 있어서 여러 가지 제약을 가져온다.
또, 사파이어는 열전도도가 낮아 발광 다이오드 구동 중에 발생하는 열을 외부로 방출하는데 어려움이 있어서 고출력을 위한 대 전류를 인가하는데도 한계가 있다.
특히, 발광다이오드는 사파이어 기판을 습식 또는 건식식각하여 제조하므로 사파이어 식각 중에 질화물 반도체 층 및 전극이 손상되지 말아야 하며 칩 성능에 영향을 미치지 말아야 한다. 또한 반도체 소자를 분리하는데 일반적으로 사용하는 다이싱 장비는 다이아몬드 블레이드(blade)를 사용하고 있는데 사파이어 기판을 절단하는 것은 다소 무리가 있고 생산성도 저하된다.
따라서, 수직형 전극구조를 갖는 발광다이오드 구조를 개발하기 위한 연구가 당 기술분야에서 계속되고 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 사파이어 기판 식각기술을 이용한 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법을 제공하고, 그 제조방법을 단순화시키는 것을 목적으로 한다.
본 발명은, 특히 여러 단계의 공정을 수행하는데 유리하도록 리셉터기판을 사용하는 경우의 발광다이오드에 있어서, 새로운 기셉터기판 및 내부 연결구조를 갖는 수직형 전극구조의 발광다이오드를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에서는 다음과 같은 발광 다이오드를 제안한다.
본 발명은 상하로 관통되도록 형성된 비아홀을 가진 사파이어기초기판; 상기 사파이어 기초기판 위에 형성된 복수개의 질화물계 반도체층; 상기 사파이어 기초기판의 비아홀을 통해 드러나는 상기 질화물계 반도체층 노출면에 형성되는 제 1전극패드; 상기 질화물계 반도체층 위에 형성된 오믹전극; 상기 오믹전극 위에 형성된 씨드금속; 및 상기 씨드금속 위에 도금되어 형성된 리셉터금속막;을 포함하는 수직전극형 발광 다이오드를 제공한다.
바람직하게는, 상기 사파이어 기초기판과 비아홀에 걸쳐서 광투과성전극 또는 투명전극이 형성되고, 상기 제 1전극패드는 상기 광투과성전극 또는 투명전극 위의 비아홀을 벗어난 위치에 형성되는 것을 특징으로 한다. 더욱 바람직하게는 상기 광투과성 전극은 Ni, Au, Pt, Ti, Al 중 적어도 하나를 포함한다. 또한 바람직하게는 상기 투명전극은 ZnO 또는 ITO(Indium Tin Oxide)로 형성되는 것을 특징으로 한다.
또한 바람직하게는 상기 사파이어 기초기판은 식각되어 완전히 제거되고, 상기 제 1전극패드는 상기 질화물계 반도체층 위에 형성된다. 또한 바람직하게는 상기 질화물계 반도체층 위에는 광투과성 전극 또는 투명전극이 형성되고, 상기 제 1전극패드는 상기 광투과성 전극 또는 투명전극 위에 형성된다. 더욱 바람직하게는 광투과성 전극은 Ni, Au, Pt, Ti, Al중 적어도 하나를 포함하는 것을 특징으로 한다. 또한 바람직하게는 상기 투명전극은 ZnO 또는 ITO(Indium Tin Oxide)로 형성되는 것을 특징으로 한다.
또한 바람직하게는 상기 질화물계 반도체층 위에는 망사형 전극이 형성되고, 상기 제 1전극패드는 상기 망사형 전극위에 형성되는 것을 특징으로 한다. 더욱 바람직하게는 상기 망사형 전극은 Ni, Au, Pt, Ti, Al 중 적어도 하나를 포함하여 형성하는 것을 특징으로 한다.
또한 바람직하게는 상기 오믹전극 위에는 제 2 비아홀을 포함하는 산화막이 형성되고, 상기 산화막 위에 씨드금속이 형성되어 상기 제 2 비아홀을 통하여 오믹전극과 전기적으로 연결되는 것을 특징으로 한다.
또한 바람직하게는 상기 오믹전극은 Pt, Ni, Au, Rh, Pd 중 적어도 하나를 포함한다. 더욱 바람직하게는 상기 오믹전극은 Pt로 형성된다. 또한 바람직하게는 상기 씨드금속은 Au, W, Pt, Cu, Ni 중 적어도 하나로 형성한다. 또한 바람직하게는 상기 리셉터 금속막은 Au, Cu, CuW, Mo, W, Pt 중 적어도 하나를 도금하는 것을 특징으로 한다.
또한 바람직하게는 상기 질화물계 반도체 층은 Inx(AlyGa1-y)N 질화물계 반도체로 이루어져 있고 x와 y는 1≥x≥0, 1≥y≥0, x+y>0 값을 가지는 것을 특징으로 한다. 또한 바람직하게는 상기 제 1전극은 Al, Pt, Ta, Cr, Ni, Au, Ti 중의 적어도 하나를 포함하여 형성한다.
상기 구조의 수직전극형 발광 다이오드는 사파이어 기초기판 위에 복수개의 질화물계 반도체 층을 형성하는 단계; 상기 질화물계 반도체층 위에 오믹전극을 형성하는 단계; 상기 오믹전극 위에 씨드금속을 형성하는 단계; 상기 씨드금속 위에 리셉터 금속막을 도금하여 형성하는 단계; 상기 사파이어 기초기판을 소정두께로 가공한 후, 상기 사파이어 기초기판 위에 식각마스크를 형성하는 단계; 상기 식각마스크를 일부 식각하여 사파이어 기초기판을 노출시킨 후, 노출된 사파이어 기초기판을 식각하여 상기 질화물계 반도체 층의 적어도 일부가 노출되도록 식각하는 단계; 및 상기 노출된 질화물계 반도체층 위에 제 1 전극패드를 형성하는 단계;를 포함하여 제조한다.
바람직하게는 사파이어 기초기판을 식각한 후에 상기 식각마스크를 전부 식각하여 제거하는 단계를 추가적으로 포함한다.
또한 바람직하게는 상기 식각마스크를 전부 식각하여 제거한 후에 상기 사파이어 기초기판 및 상기 노출된 질화물계 반도체층 위에 광투과성 전극을 형성하는 단계를 추가적으로 포함하고, 상기 제 1전극패드는 상기 광투과성 전극 위에 형성한다. 이때, 상기 광투과성 전극의 형성단계는 Ni/Au/Ni, Al, Ti/Al 중 어느 한 구조를 증착하여 산소 또는 질소를 포함하는 분위기의 퍼니스에서 400℃내지 700℃의 온도로 1분 내지 5분간 열처리하는 것이 더욱 바람직하다.
또한 바람직하게는 상기 식각마스크를 전부 식각하여 제거한 후에 상기 사파이어 기초기판 및 상기 노출된 질화물계 반도체층 위에 투명전극을 형성하는 단계를 추가적으로 포함하고, 상기 제 1전극패드는 상기 투명전극 위에 형성한다.
또한 바람직하게는 상기 사파이어 기초기판의 식각단계는 사파이어 기초기판을 식각하여 완전히 제거하는 것을 특징으로 한다. 이때 노출된 상기 질화물계 반도체층 위에 광투과성 전극을 형성하는 단계를 추가적으로 포함하고, 상기 제 1전극패드는 상기 광투과성 전극 위에 형성하는 것이 더욱 바람직하다. 더욱 바람직하게는 상기 광투과성 전극은 Ni/Au/Ni, Al, Ti/Al 중 어느 한 구조를 증착하여 산소 또는 질소를 포함하는 분위기의 퍼니스에서 400℃내지 700℃의 온도로 1분 내지 5분간 열처리하여 형성한다.
또한 바람직하게는 상기 사파이어 기초기판을 식각하여 제거한 후에, 상기 노출된 질화물계 반도체층 위에 투명전극을 형성하는 단계를 추가적으로 포함하고, 상기 제 1전극패드는 상기 투명전극 위에 형성한다.
또한 바람직하게는 사파이어 기초기판을 식각하여 제거한 후에, 상기 노출된 질화물계 반도체층 위에 망사형 전극을 형성하는 단계를 추가적으로 포함하고, 상기 제 1전극패드는 상기 망사형 전극 위에 형성한다. 더욱 바람직하게는 상기 망사형 전극은 Ni, Au, Pt, Ti, Al중 적어도 하나를 포함하여 형성하고, 산소 또는 질소를 포함하는 분위기의 퍼니스에서 400℃내지 700℃의 온도로 1분 내지 5분간 열처리하여 형성한다.
또한 바람직하게는 오믹전극을 형성한 후에, 상기 오믹전극 위에 산화막을 형성하고, 상기 산화막을 식각하여 오믹전극이 노출되도록 제 2 비아홀을 형성하는 단계를 추가적으로 포함하고, 상기 산화막 위에 씨드금속을 형성하는 것을 특징으로 한다.
또한 바람직하게는 오믹전극은 Pt, Ni, Au, Rh, Pd 중 적어도 하나를 증착하며, 질소 또는 산소를 포함하는 분위기에서, 300℃ 내지 700℃의 온도로 1분 내지 5분간 열처리하여 형성한다. 또한 바람직하게는 리셉터금속막은 Au, Cu, CuW, Mo, W, Pt 중 적어도 하나를 전기도금 또는 무전해질 도금으로 도금하여 형성한다. 또한 바람직하게는 사파이어 기초기판의 식각은 200℃ 내지 400℃온도의 황산(H2SO4)과 인산(H3PO4)으로 혼합된 식각용액으로 습식식각한다. 더욱 바람직하게는 사파이어 기초기판의 식각단계에서 상기 질화물계 반도체 층의 적어도 일부가 노출되도록 식각함과 동시에 식각을 통하여 상기 기초기판을 개별 칩별로 분리하기 위한 벽개라인을 동시에 형성한다. 또한 바람직하게는 제 1전극패드는 Al, Pt, Ta, Cr, Ni, Au, Ti 중의 적어도 하나를 질소분위기의 퍼니스에서 300℃ 내지 600℃의 온도로 2분간 열처리하여 형성한다.
이하 본 발명에 의한 수직형 발광 다이오드 및 그 제조방법에 대하여 상세하게 설명한다.
<질화물계 반도체 층의 형성>
430μm 정도의 두께의 사파이어 기초기판 (Sapphire, Al2O3)위에 금속유기화학증착법(metal organic chemical vapor deposition; MOCVD)을 이용하여 Inx(GayAl1-y)N 질화물 반도체 층을 성장한다. 질화물계 반도체의 조성비는 1≥x≥0, 1≥y≥0, x+y>0 이다. 여기서 질화물계 반도체 층은 금속유기화학증착법(metal organic chemical vapor deposition), 액상에피텍셜법(liquid phase epitaxy), 수소액상성장(hydride vapor phase epitaxy), 분자빔에피텍셜법(Molecular beam epitaxy), MOVPE(metal organic vapor phase epitaxy)로 성장하는 것도 가능하다.
성장하는 질화물 반도체 층은 제작하고자 하는 소자의 종류에 따라 단일층 또는 복수층으로 성장할 수 있고, 도전성질을 갖도록 Si, Mg, Zn군 중 어느 하나 또는 복수의 원소를 불순물로 첨가할 수 있다. n-형 질화물계 반도체 층을 만들기 위해서는 Si를 첨가하고 p-형 질화물계 반도체 층을 만들기 위해서 Mg를 첨가하면 된다. 도핑농도는 제작하고자 하는 소자의 종류에 따라 다르며 1015/cm3내지 1021 /cm3 정도로 도핑 할 수 있다.
따라서 도핑농도에 따라 질화물 반도체를 고저항체 또는 도전성으로 구분하며 고저항체인 경우 비저항은 100Ωcm 이상, 도전성인 경우는 10-1Ωcm이하가 되는 것이 바람직하다.
수직 전극형 발광다이오드를 제작하기 위하여 사파이어 기판(11)위에 버퍼층 (Buffer layer + undoped Inx(AlyGa1-y)N)(12), n형 도전형 접촉층(13), n형 클래드층(14), 발광층(15), p형 클래드층(16), p형 도전형 접촉층(17)의 Inx(AlyGa1-y )N 질화물계 반도체 층을 성장했다. 즉, 각층(12, 13, 14, 15, 16, 17) 마다 AlGaN, InGaN, AlGaInN 등으로 형성할 수 있다. 특히 발광층(15)의 경우 Inx(AlyGa1-y )N의 장벽층과 Inx(AlyGa1-y)N의 우물층으로 이루어진 단일 양자 우물 구조 또는 다중 양자 우물 구조를 가질 수 있고, In, Ga, Al의 조성비를 조절함으로써 InN(~2.2eV) 밴드갭을 갖는 장파장에서부터 AlN(~6.4eV) 밴드갭을 갖는 단파장의 발광다이오드까지 자유롭게 제작할 수 있다.
도면에서 예시하지는 않았지만, 사파이어 기초 기판위에 10Å 두께정도의 SiO2, SiN군 중 어느 하나 또는 이들 조합으로 미세구조(fine cluster)를 형성한 후 버퍼층을 포함하는 발광 다이오드를 성장할 수 있다. 이러한 SiN, 또는 SiO2 미세 구조는 사파이어 기초기판과 질화물 반도체층간의 응력을 최소화시켜, 질화물 반도체 막질을 개선시키며 습식식각을 이용한 사파이어 기판을 제거 할 때 습식식각의 정지층으로 활용되어 질 수 있다. 사파이어 기초기판을 덮는 SiN, 또는 SiO2 미세 구조의 면적 비(wafer coverage)는 90% 이하 이여야 한다. 그 이유는 SiN, 또는 SiO2 미세 구조가 사파이어 기판 전체를 덮었을 경우에는 질화물이 성장될 사파이어가 노출되지 않아 질화물계 반도체가 성장되지 않기 때문이며, 질화물계 반도체는 SiN 또는 SiO2위에는 성장되지 않기 때문이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 수직형 전극 구조를 가지는 발광 다이오드의 바람직한 실시예를 상세하게 설명하면 다음과 같다.
<제 1실시예>
도 1a 내지 도 1e는 본 발명의 제1 실시예에 따른 수직형 전극 구조를 갖는 발광 다이오드의 중간 제조과정을 도시한 도면이다. 도 1a에서 보여 주는 바와 같이, 사파이어 기판(11)위에 질화물계 반도체 층(12, 13, 14, 15, 16, 17) 성장이 끝나면 제2 오믹 접촉층(17)위에 오믹전극(18) 및 씨드금속(20)을 증착한다. 오믹전극(18)은 Pt, Ni, Au, Rh, Pd, Ti군 중 어느 하나 또는 이들 금속의 합금으로 증착하여 질소 또는 산소를 포함하는 분위기의 퍼니스에서, 300℃ 내지 700℃의 온도로 1분 내지 5분간 열처리 한다.
특히, 금속증착시에 형성되는 금속 클러스트 때문에 형성되는 마이크로 파이프(micro pipe)는 식각용액이 흐를 수 있는 통로를 제공하여 식각용액이 질화물 반도체층 속으로 침투하게 됨으로서 제 2 오믹 접촉층(17)을 손상시킬 수 있는데, Pt는 이러한 식각용액에 손상받지 않기 때문에 제 2 오믹접촉층(17)을 보호하기 위해 Pt를 오믹전극으로 형성하는 것이 바람직하다.
사파이어 기판(11) 위에 버퍼층(12) 및 n형 및 p형 도전형 접촉층(13, 17), n형 및 p형 클래딩 층(14, 16), 발광층(15)은 Inx(AlyGa1-y)N 질화물계 반도체로 이루어져 있고, x와 y는 1≥x≥0, 1≥y≥0, x+y>0 값을 가진다. n형 도전형 접촉층(13)은 Si 불순물이 1018 이상의 농도로 도핑되어 1x10-1Ωcm 이하의 비저항을 가지며, p형 접촉층(17)은 Mg 불순물이 1019 이상의 농도로 도핑되어 1x10-1Ωcm이하의 비저항을 갖도록 했다.
질화물계 반도체 박막의 전체 두께는 사파이어 기판 제거시 응력에 의한 질화물 반도체의 깨짐을 최소화하기 위하여 1μm내지 100μm두께를 갖는 것이 바람직하고, 전류확산 및 식각 선택비를 개선시키기 위하여 n형 도전형 접촉층(13)은 0.5μm 이상 및 p형 접촉층(17)의 두께는 0.1μm이상 두껍게 하는 것이 바람직하다.
이후에 도1b 에서 도시한 바와 같이 리셉터 금속막(21)을 형성한다. 씨드금속(20)은 도금하고자 하는 금속종류에 따라 다르며 Au, W, Pt, Cu, Ni군 중 어느 하나를 씨드금속으로하여 금속막을 도금하게 된다. 리셉터금속막(21)은 전기전도도 및 열전도도를 고려하여 Au, Cu, CuW, Pt, Mo, W 중 적어도 하나를 도금하는 것이 바람직하고, 오믹전극 및 씨드금속을 증착하여 열처리한 후 전기도금 또는 무전해질 도금으로 도금하면 된다. 전기도금을 하는 경우, 리셉터금속막의 도금속도를 정확히 측정하여 1μm내지 100μm두께로 도금한다.
도금이 끝난 시료는 도 1c에서 보는 바와 같이, 사파이어 기판(11)을 랩핑(lapping and polishing)하고 SiO2 식각마스크(22)를 1μm정도 증착한후, 사파이어 기판을 식각하여 비아홀을 형성할 부분의 SiO2를 제거하여 사파이어 기판을 노출 시켰다.
이 때, 랩핑단계는 도금 전에 실시해도 상관없으나 랩핑한 후 사파이어 기판 두께의 균일도를 고려하면 도금 전에 하는 것이 바람직할 수 있다. 사파이어 기판(11)의 랩핑 두께는 식각공정 시간을 최소화시키기 위하여 가능한 한 얇게 하는 것이 좋으나 너무 얇으면 랩핑중에 질화물 반도체를 손상시킬 수 있기 때문에 바람직하게는 5μm내지 200μm정도이다. 또, 사파이어 기판 식각중에 사파이어 기판(11) 표면의 거칠기가 질화물반도체 층(12, 13, 14, 15, 16, 17)에 그대로 전달되어 질화물 반도체 구조가 손상될 수 있기 때문에 경면 연마된 사파이어 기판(11) 표면의 거칠기는 20μm이하가 되도록 하는 것이 바람직하다.
여기서 사파이어 기판(11)의 랩핑은 CMP(chemical mechanical polishing), ICP/RIE 건식 식각, 알루미나슬러리(Al2O3 slurry), 다이아몬드 슬러리를 이용한 기계적 연마 또는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4), 인산(H3PO4), 산화크롬(CrO3), 수산화칼륨(KOH), 황산수소칼륨(KHSO4) 및 알루에치 (4H3PO4+4CH3COOH+HNO3+H2O) 중 적어도 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액으로 하는 습식식각에 의하여 진행한다. 이 때, ICP/RIE 또는 RIE 의 식각 가스로는 BCL3, Cl2, HBr, Ar 중의 어느 하나 또는 이들의 혼합 가스를 사용한다.
이후 사파이어 기초기판(11)을 식각하여 버퍼층(12)을 노출시켜 제1 전극 접촉면적을 확보했다(도1d). 이 과정에서 식각마스크(22)는 식각하여 완전히 제거하는 것이 바람직하다.
버퍼층(12)을 노출시키기 위한 사파이어 기판(11)의 습식식각은 다음과 같은 방법으로 진행한다. 200℃ 내지 400℃ 온도의 황산(H2SO4)과 인산(H3PO 4)으로 혼합된 식각 용액에 의한 사파이어 기판(11)의 식각 속도를 측정하여 사파이어 기판(11) 두께보다 5μm정도 더한 두께를 식각할 만큼의 시간동안 식각 용액에 담가둔다.
여기서 사용되는 식각 용액을 사용하면 GaN 질화물 반도체의 식각속도는 사파이어 기판(11)에 비하여 1/10 이하의 식각 속도를 보였다. 즉, 사파이어 기초기판(11)에 대한 질화물계 반도체 층(12, 13, 14, 15, 16, 17)의 식각 선택비가 10 이상이다. 따라서 사파이어 기초기판(11)을 완전히 식각하고도 남을 시간동안 식각을 진행하더라도 질화물 반도체 층(12, 13, 14, 15, 16, 17)의 식각 속도가 느리기 때문에 질화물 반도체 층(12, 13, 14, 15, 16, 17)이 손상될 염려는 적다.
한편, 식각 용액의 온도는 100℃ 이상으로 유지하는 것이 식각 시간 단축을 위하여 바람직하다. 식각 용액의 온도를 100℃ 이상으로 유지하기 위한 가열은 히터 위에 용액을 올려놓거나 히터를 직접 용액에 접촉하도록 하는 직접 가열 방식과 광흡수를 이용한 간접 가열 방식으로 할 수 있다.
제 1 전극패드(24)를 형성하기 위한 사파이어 기초기판(11)의 식각에는 ICP/RIE 기술을 사용할 수도 있다. 사파이어 기판(11)을 빠르게 식각하기 위하여 ICP와 RIE 파워를 가능한 한 높이는 것이 좋지만 에피층을 손상시킬 수 있기 때문에 주의가 필요하다.
도 2는 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도를 나타내는 그래프이다. 도 2에서와 같이, 100sccm의 BCl3, 1800W의 인덕트 파워 (Inductive Power), 10mTorr의 챔버압력에서 실험한 결과, 사파이어 및 질화물계 반도체는 ICP 및 RIE 파워를 증가시킴에 따라 식각 속도가 증가하고 있지만, 사파이어와 질화물계 반도체 사이의 식각비(Al2O3 식각속도 vs. GaN 식각속도)는 감소하고 있다는 것을 알 수 있다.
이러한 결과는 건식 식각 기술인 ICP/RIE 기술로 사파이어 기판(11)을 식각할 경우, 질화물계 반도체로 이루어진 버퍼층(12)에서 식각을 정지하기 어렵다는 것을 나타내며, 버퍼층(12)에서 식각을 멈추기 위해서는 광학적 분석 방법 또는 잔류 가스 분석 방법 같은 기술을 활용해야만 한다. 설사 이러한 분석 기술을 사용한다 할지라도 성공할 확률은 낮다고 하겠다. 그러나 습식 식각 방법에서는 질화물 반도체 층(12, 13)을 식각 정지층으로 사용하여 대량 생산에 필수 요건인 공정 마진을 확보할 수 있다.
도 3은 황산(H2SO4)과 인산(H3PO4)을 혼합 용액으로 사파이어와 GaN을 습식 식각할 경우의 식각 속도를 나타내는 그래프이다. 도 3에서 볼 수 있는 바와 같이, 황산과 인산을 혼합한 용액의 질화물계 반도체에 대한 사파이어 식각속도는 황산과 인산의 혼합비에 의존하며 황산이 증가할수록 빠르게 식각된다. GaN질화물 반도체의 식각속도도 황산의 혼합비에 의존하고 있으며 사파이어와의 식각 선택 비는 특정 비율에서 20 이상이 됨을 알 수 있다.
이러한 결과는 사파이어 기판(11)의 식각 정지층으로 질화물 반도체 층(12, 13)을 효과적으로 활용 할 수 있음을 의미하며, 도 4에서 보는 바와 같이 100℃의 고온에서 20 이상의 식각 선택 비를 얻을 수 있었다.
도 5는 습식 식각 방법으로 사파이어 기판에 특정한 패턴을 형성하고, 습식 식각 방법으로 사파이어 기판을 식각한 후의 사파이어 기판 표면 사진이다. 도 5를 보면, 식각된 경사면과 바닥이 아주 깨끗한 것을 알 수 있다. 사파이어 기판(11)은 325℃의 온도에서 20분 동안에 22.4μm 식각 되어 1.1μm/min의 식각 속도를 나타냈다. 이러한 식각 속도는 괄목할 만한 것이고 양산을 고려해 보더라도 전혀 문제가 없을 것으로 판단되며, 습식 식각은 장비의 생산성에 제약을 받지 않으므로 대량 생산 측면에서 그 어떤 방법보다 많은 장점이 있다고 할 수 있다.
사파이어 기판(11) 식각기술을 활용하여 비아홀 형성과 동시에 소자의 다이싱 라인(dicing line) 또는 벽개(cleve, brake) 라인을 형성시킬 수 있다. 황산 (H2SO4)과 인산(H3PO4)이 혼합된 용액으로 다양한 선폭을 갖는 패턴에 대한 사파이어 기판을 식각한 경우 식각된 깊이는 오픈된 패턴폭에 따라 달랐으며, 오픈된 선폭이 넓을수록 깊었고 선폭이 좁은 패턴인 경우에는 식각깊이가 자동으로 정지되는 것을 알 수 있었다.
다시 말하면, 습식식각에서 사파이어 기판은 습식식각에서 방향성을 갖고 있으며 식각깊이는 패턴된 선폭에 의존한다. 주로 사용되는 사파이어의 기초기판(11)은 (0001)의 C면이며 습식식각을 하면 방향에 따라 식각면의 각도는 M면, R면, A면에 따라 54° 또는 25° 정도의 경사면을 이룬다. 이러한 현상은 (0001)의 C면과 식각된 (10-10)의 M면, (-1012)의 R면, (11-20)의 A면-식각파셋(etched facet)면이 식각 속도가 다르기 때문이다. 즉 사파이어 식각속도의 면방위 의존성을 살펴본 결과, C면>R면>M면>A면 순서이고, 이와 같은 결과로 미루어 볼 때 식각깊이는 오픈된 선폭에 의해 결정되며 오픈된 선폭을 조절하면 자유자제로 식각깊이를 조절할 수 있다는 것을 의미한다.
도 6에서 보는 바와 같이 식각된 표면을 현미경으로 관찰한 결과, 표면 모폴로지(morphology)는 매우 깨끗했고 큰 두께편차도 관측 할 수 없었다. (0001)면의 사파이어 기판을 일정한 깊이까지 식각하면 식각된 단면은 뾰족한 삼각형 형태 (V-grooved shaped)를 갖게 되어 그 어떤 다이아몬드 펜으로 벽개 라인을 형성했을 때보다 깨끗하게 만들 수 있었다. 다이싱 라인은 20μm 선폭이면 충분하고 비아홀을 식각하는 동안에 일정 깊이에서 식각이 정지되어 자동으로 스크라이빙 라인이 형성되므로 비아홀을 형성한 후 추가 공정없이 개별 칩으로 분리하기 위한 다이싱 라인을 형성할 수 있다.
도 1e에서 도시한 바와 같이 습식 또는 건식 방법을 하나 이상 조합한 방법으로 소자를 분리할 장소에 다이싱라인(25)을 형성시켜 줌으로서 용이하게 소자를 분리 할 수 있을 뿐만 아니라, 절단된 면을 깨끗한 경면으로 만들 수 있다.
사파이어 습식식각 기술을 양산에 적용했을 경우에 다른 중요한 요소는 사파이어 기판(11)과 질화물 반도체 층(12, 13)과의 식각 선택비를 높일 수 있는 공정 조건을 확보하는 것이며, 특히 질화물 반도체 층(12, 13)을 사파이어 식각 정지층 (etch stop layer)으로 활용하는 것이 효과적이다. 질화물 반도체층(12, 13)으로는 Inx(GayAl1-y)N (1≥x≥0, 1≥y≥0, x+y>0) 계열을 사용할 수 있으며, 바람직하게는 Al의 조성비를 증가시키거나 Mg을 도핑한 p형 GaN를 사용하는 것이 효과적이고, 필요에 따라서는 사파이어 기판(11)에 질화물 반도체층(12)을 형성하기 전에 국지적으로 SiO2나 SiNx 등의 보호막을 형성하여 식각 정지층을 별도로 형성할 수도 있다. 특히 SiO2는 사파이어에 높은 습식식각 선택 비를 갖고 있다.
도 6은 사파이어 기판을 습식 식각 방법으로 제거한 후의 버퍼층(12)의 표면 사진이다. 도 6에서 볼 수 있는 바와 같이, 사파이어 기초기판(11)이 제거된 후에도 응력에 의한 박막의 깨짐이나 손상을 거의 발견 할 수 없었고 질화물 반도체 층(12)의 표면도 아주 깨끗하다는 것을 알 수 있었다.
이후, RIE를 이용하여 버퍼층(12)을 건식식각하여 제1 오믹 접촉층(13)을 노출시키고 제 1 전극패드(24)를 형성시켜 열처리 한다. 낮은 접촉저항을 얻기 위하여 제1 전극패드(24)는 Al, Pt, Ta, Ni, Cr, Au, Ti 중의 어느 하나 또는 이들 금속의 합금을 증착하여 열처리한다. 열처리는 질소분위기의 퍼니스에서 300℃내지 600℃ 온도로 2분간 수행하였다.
도1e에서 보는 바와 같이 기판을 다이싱하기 위하여 비아홀을 형성 할때 다이싱할 부분의 사파이어도 제거되도록 SiO2를 패턴닝하였다. 일반적으로 사용하는 다이싱 장비는 다이아몬드 블레이드(blade)를 사용하고 있는데 사파이어 기판을 절단하는 것은 다소 무리가 있고 생산성도 저하된다. 이러한 문제를 해결하기 위하여 비아홀을 형성할 때 다이싱 라인(25)을 동시에 형성하면 공정시간과 공정비용을 절감할 수 있는 장점이 있을 뿐만 아니라 다이싱 장비를 사용하지 않고 벽개공정을 통해서도 소자를 분리할 수 있으므로 제조원가가 절감된다. 이후 열처리가 끝난 웨이퍼는 소자의 크기에 맞게 다이싱하여 소자를 분리하면 된다.
제1 실시예에서 제조된 발광 다이오드의 특징을 요약하면 다음과 같다. 수직 전극형 다이오드는 제 2 전극의 역할을 하는 리셉터 금속막(21), 상기 리셉터 금속막(21)위에 형성되어 있는 씨드금속(20), 오믹전극(18), 상기 오믹전극(18)위에 제1 오믹 접촉층(17), 제 2 클레딩층(16), 발광층(15), 제 1 클레딩층(14), 제 1 오믹 접촉층(13), 버퍼층(12) 및 제 1전극이 되는 제 1 전극패드(24)가 존재하며, 상기 제 1 전극패드(24)는 사파이어 기판(11) 및 버퍼층(12)이 식각되어 형성된 비아홀(23)을 통하여 제 1 오믹접촉층(13)과 전기적으로 연결(inter-connection)되어 있다. 여기서, 제 1 전극패드(24)는 비아홀(via hole)(23) 내부면의 일부를 덮고 있으며 비아홀을 관통하여 제 1 오믹 접촉층(13)과 접촉하고 있고, 비아홀(23)을 일정 깊이까지 채우는 형태로 형성되어 있다. 비아홀(23)의 수평 단면 모양은 원, 사각형 등 다양하게 변형될 수 있고, 비아홀(23)의 수는 하나는 물론 복수개로 형성할 수 있다. 이러한 구조에서 빛은 발광층(15)에서 발생하여 사파이어 기판(11)을 통하여 외부로 방출된다. 여기서 제1 오믹 접촉층은 n형, 제2 오믹 접촉층은 p형이 될 수 있다.
<제 2 실시예>
도 7은 본 발명의 제 2 실시예에 따른 수직형 전극 구조를 갖는 발광 다이오드의 단면 및 평면을 도시한 도면이다. 도 7에서 보는 바와 같이, 오믹전극(18) 및 씨드금속(20), 질화물계 반도체층(12, 13, 14, 15, 16, 17)의 형성, 사파이어기초기판의 식각, 다이싱라인 형성등의 발광다이오드의 상세한 제작방법은 제 1 실시예와 유사하지만, 광투과성 전극 또는 투명전극(26)의 형성과 제 1 전극패드(24)를 비아홀(23) 안에 형성하지 않고 사파이어 기초기판(11) 위에 형성하는 것이 제 1 실시예와 다르다.
여기서 제 1 전극은 전류확산과 광추출이 용이하도록 광투과성전극 또는 투명전극(26)으로 형성하였다. 광투과성 전극은 Ni, Au, Pt, Ti, Al 중 어느 하나의 금속 또는 이들의 합금으로 얇게 형성하여 광투과가 용이하게 하는 것이 바람직하고, 투명전극인 경우에는 ITO(Indium Tin Oxide), ZnO 중 어느 하나로 형성하여 전류확산과 투명도를 확보하여 광추출이 용이하도록 하는 것이 바람직하다.
Ni, Au, Pt, Ti, Al 중 어느 하나의 금속 또는 이들의 합금으로 광투과성 오믹 전극을 형성하는 경우에는, 전류확산에 문제가 없는 한도 내에서 얇게 하는 것이 바람직하지만 전류확산을 고려하여 전체두께를 10Å내지 500Å로 하는 것이 바람직하다. 광투과성전극을 형성하기 위하여 Ni/Au/Ni, Ti/Au, Al 중 어느 하나를 증착하여 산소 또는 질소를 포함하는 분위기의 퍼니스에서, 400℃ 내지 700℃의 온도로, 1분내지 5분동안 열처리 하는 것이 바람직하다. 열처리가 끝난 웨이퍼는 소자의 크기에 맞게 다이싱하여 소자를 분리하면 된다.
제2 실시예에서 제조된 발광다이오드의 특징을 요약하면 다음과 같다. 수직 전극형 다이오드는 제 2 전극의 역할을 하는 리셉터 금속막(21), 상기 리셉터 금속막(21)위에 형성 되어 있는 씨드 금속(19) 및 오믹전극(18), 상기 오믹전극(18)위에 제1 오믹 접촉층(17), 제2 클레딩층(16), 발광층(15), 제1 클레딩층(14), 제1 오믹 접촉층(13), 버퍼층(12) 및 사파이어 기초기판(11), 상기 사파이어 기초기판(11)위에 광투과성 전극 또는 투명전극(26)이 존재하며, 상기 광투과성 전극 또는 투명전극(26)은 사파이어 기판(11) 및 버퍼층(12)이 식각되어 형성된 비아홀(23)을 통하여 제1 오믹 접촉층(13)과 전기적으로 연결(inter-connection)되어 있다. 상기 광투과성 전극 또는 투명전극(26) 위의 비아홀을 벗어난 위치에 제 1전극패드(24)가 형성되어 있다. 여기서, 광투과성 전극 또는 투명전극(26)은 비아홀(via hole) 내부면의 일부를 덮고 있으며 비아홀을 관통하여 제1 오믹 접촉층(13)과 접촉하고 있다. 광투과성 전극 또는 투명전극(26)과 제 1전극패드(24)가 제 1전극의 역할을 한다. 제1 오믹 접촉층은 n형, 제2 오믹 접촉층은 p형이 될 수 있다.
<제 3 실시예>
도 8은 본 발명의 제3 실시예에 따른 수직형 전극 구조를 갖는 발광 다이오드의 단면 및 평면을 도시한 도면이다. 도 8에서 보는 바와 같이, 제3 실시예는 오믹 전극(18) 및 씨드금속(20), 사파이어 기초기판의 식각, 다이싱라인 형성등의 발광다이오드의 상세 제작방법은 제 1 실시예와 유사하지만, 사파이어 기초기판을 전부 식각하여 버퍼층을 노출시킨 후, 버퍼층을 식각하여 제1 오믹접촉층(13)을 노출시켜 제1 전극패드(24)를 형성하는 것이 상이하다.
구체적인 실시예는 다음과 같다. 사파이어 기판(11)위에 질화물 계 반도체 층(12, 13, 14, 15, 16, 17) 성장이 끝나면 제 2 오믹 접촉층(17)위에 오믹전극(18) 및 씨드금속(20)을 증착한다. 오믹전극(18)은 Pt, Ni, Au, Rh, Pd, Ti 군 중 어느 하나 또는 이들 금속의 합금으로 증착하여 질소 또는 산소를 포함하는 분위기의 퍼니스에서 300℃ 내지 700℃의 온도로 1분 내지 5분간 열처리 한다.
사파이어 기판(11)위에 버퍼층(12) 및 n형 및 p형 도전형 접촉층(13, 17), n형, p형 클래딩 층(14, 16), 발광층(15)은 Inx(AlyGa1-y)N 질화물계 반도체로 이루어져 있고 x와 y는 1≥x≥0, 1≥y≥0, x+y>0 값을 가진다. n형 도전형 접촉층(13)은 Si 불순물이 1018 이상의 농도로 도핑되어 1x10-1Ωcm 이하의 비저항을 가지며, p형 접촉층(17)은 Mg 불순물이 1019 이상의 농도로 도핑되어 1x10-1Ωcm이하의 비저항을 갖도록 했다.
질화물계 반도체 박막의 전체 두께는 사파이어 기판 제거시 응력에 의한 질화물 반도체의 깨짐을 최소화하기 위하여 1μm내지 100μm두께를 갖는 것이 바람직하고, 전류확산 및 식각 선택비를 개선시키기 위하여 n형 도전형 접촉층(13)은 0.5μm 이상 및 p형 접촉층(17)의 두께는 0.1μm이상 두껍게 하는 것이 바람직하다.
씨드금속(20)은 도금하고자 하는 금속종류에 따라 다르며 Au, W, Pt, Cu, Ni 군 중 어느 하나를 씨드금속으로 하여 리셉터 금속막(21)을 도금하게 된다. 리셉터금속막(21)은 전기전도도 및 열전도도를 고려하여 Au, Cu, CuW, Pt, Mo, W 중 적어도 하나를 도금하는 것이 바람직하고, 오믹 전극(18) 및 씨드금속(20)을 증착하여 열처리한 후 전기도금 또는 무전해질 도금으로 도금한다. 전기도금을 하는 경우, 리셉터금속막의 도금속도를 정확히 측정하여 0.1μm 내지 100μm두께로 도금하면 된다.
도금이 끝난 시료는 사파이어 기판(11)을 랩핑(lapping and polishing)하고 SiO2 식각 마스크(22)를 1μm정도 증착하고, 사파이어 기판을 식각하여 비아홀을 형성할 부분의 SiO2를 제거하여 사파이어 기판을 노출시켰다. 이 때, 랩핑단계는 도금 전에 실시해도 상관없으나 랩핑한 후의 사파이어 기판 두께의 균일도를 고려하면 도금 전에 하는 것이 바람직할 수 있다. 사파이어 기판(11)의 랩핑 두께는 식각공정 시간을 최소화시키기 위하여 가능한 한 얇게 하는 것이 좋으나 너무 얇으면 랩핑 중에 질화물 반도체를 손상시킬 수 있기 때문에 바람직하게는 5μm~200μm 정도이다.
또, 사파이어 기판 식각 중에 사파이어 기판(11) 표면의 거칠기가 질화물반도체 층(12, 13, 14, 15, 16, 17)에 그대로 전달되어 질화물 반도체 구조가 손상될 수 있기 때문에 경면 연마된 사파이어 기판(11) 표면의 거칠기는 20μm 이하가 되도록 하는 것이 바람직하다. 여기서 사파이어 기판(11)의 랩핑은 CMP(chemical mechanical polishing), ICP/RIE 건식 식각, 알루미나(Al2O3) 가루를 이용한 기계적 연마 또는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4), 인산(H3PO4), 산화크롬(CrO3), 수산화칼륨(KOH), 황산수소칼륨(KHSO4) 및 알루에치(4H3PO4+4CH3COOH+HNO3+H2O)중 적어도 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액으로 하는 습식식각에 의하여 진행한다. 이 때, ICP/RIE 또는 RIE 의 식각 가스로는 BCL3, Cl2, HBr, Ar 중의 어느 하나 또는 이들의 혼합 가스를 사용한다.
이후 사파이어 기판을 전부 식각하여 버퍼층(12)을 완전히 노출시킨후 버퍼층(12)을 건식식각하여 제 1 전극패드(24)의 접촉면적을 확보했다. 버퍼층(12)을 노출시키기 위한 사파이어 기판(11)의 습식식각은 다음과 같은 방법으로 진행한다. 200℃ 내지 400℃온도의 황산(H2SO4)과 인산(H3PO4)으로 혼합된 식각 용액에 의한 사파이어 기판(11)의 식각 속도를 측정하여 사파이어 기판(11) 두께보다 5μm 정도의 두께를 더한만큼의 두께를 식각할 시간동안 식각 용액에 담가둔다.
한편, 식각 용액의 온도는 100℃ 이상으로 유지하는 것이 식각 시간 단축을 위하여 바람직하다. 식각 용액의 온도를 100℃ 이상으로 유지하기 위한 가열은 히터 위에 용액을 올려놓거나 히터를 직접 용액에 접촉하도록 하는 직접 가열 방식과 광흡수를 이용한 간접 가열 방식으로 할 수 있다.
사파이어 기판(11) 식각기술을 활용하여 비아홀 형성과 동시에 소자의 다이싱 라인 또는 벽개라인(25)을 형성할 수 있고, 습식 또는 건식 방법을 하나 이상 조합한 방법으로 소자를 분리할 장소에 다이싱 라인을 형성시켜 줌으로서 용이하게 소자를 분리 할 수 있을 뿐만 아니라, 절단된 면을 깨끗한 경면으로 만들 수 있다.
이후 ICP/RIE 또는 RIE를 이용하여 버퍼층(12)을 건식식각하여 제 1 오믹 접촉층(13)을 노출시키고 제 1 전극패드(24)를 형성시켜 열처리 한다. 낮은 접촉저항을 얻기 위하여 제1 전극패드(24)는 Al, Pt, Ta, Ni, Cr, Au, Ti 중의 어느 하나 또는 이들 금속의 합금을 증착하여 열처리한다. 열처리는 질소를 포함하는 분위기의 퍼니스에서 300℃내지 600℃의 온도로 2분간 수행하였다. 열처리가 끝난 웨이퍼는 소자의 크기에 맞게 다이싱하여 소자를 분리하면 된다.
도8에서 보는 바와 같이 제3 실시예에서 제조된 발광 다이오드의 특징을 요약하면 다음과 같다. 수직 전극형 다이오드는 제 2전극의 역할을 하는 리셉터 금속막(21), 상기 리셉터 금속막(21)위에 형성 되어 있는 씨드금속(20), 오믹 전극(18), 제 1 오믹 접촉층(17), 제 2 클레딩층(16), 발광층(15), 제 1 클레딩층(14), 제1 오믹 접촉층(13) 및 제 1 전극이 되는 제 1전극패드(24)가 존재한다.
<제 4 실시예>
도 9는 본 발명의 제4 실시예에 따른 수직형 전극 구조를 갖는 발광 다이오드의 단면과 평면을 도시한 도면이다. 도 9에서 보는 바와 같이, 오믹 전극(18) 및 씨드금속(20), 사파이어 기초기판의 식각, 다이싱라인 형성등의 발광다이오드의 상세 제작방법은 제 3 실시예와 유사하지만, 광투과성 전극 또는 투명전극(26)과 제 1 전극패드(24)를 형성하는 것이 제 3 실시예와 다르다.
여기서 제 1 전극은 전류확산과 광추출이 용이하도록 광투과성전극 또는 투명전극(26)으로 형성하였다. 광투과성 전극은 Ni, Au, Pt, Ti, Al 중 어느 하나의 금속 또는 이들의 합금으로 얇게 형성하여 광투과가 용이하게 하는 것이 바람직하고, 투명전극인 경우에는 ITO(Indium Tin Oxide), ZnO 중 어느 하나로 형성하여 전류확산과 투명도를 확보하여 광추출이 용이하도록 하는 것이 바람직하다.
Ni, Au, Pt, Ti, Al 중 어느 하나의 금속 또는 이들의 합금으로 광투과성 오믹 전극을 형성하는 경우에는, 전류확산에 문제가 없는 한도내에서 얇게 하는 것이 바람직하지만 전류확산을 고려하여 전체두께를 10Å내지 500Å로 하는 것이 바람직하다. 광투과성전극을 형성하기 위하여 Ni/Au/Ni, Ti/Au, Al중 어느 하나를 증착하여 산소 또는 질소를 포함하는 분위기의 퍼니스에서, 400℃ 내지 700℃의 온도로, 1분내지 5분동안 열처리 하는 것이 바람직하다. 열처리가 끝난 웨이퍼는 소자의 크기에 맞게 다이싱하여 소자를 분리하면 된다.
제4 실시예에서 제조된 발광다이오드의 특징을 요약하면 다음과 같다. 수직 전극형 다이오드는 제 2 전극의 역할을 하는 리셉터 금속막(21), 상기 리셉터 금속막(21)위에 형성 되어 있는 씨드 금속(20) 및 오믹 전극(18), 상기 오믹 전극(18)위에 제 1 오믹 접촉층(17), 제 2 클레딩층(16), 발광층(15), 제 1 클레딩층(14), 제 1 오믹 접촉층(13) 및 광투과성 전극 또는 투명전극(26), 상기 광투과성 전극 또는 투명전극(26)위에 제 1 전극패드(24)가 존재한다. 광투과성 전극 또는 투명전극(26)과 제 1 전극패드(24)가 제 1전극이 된다. 여기서 제1 오믹 접촉층은 n형, 제2 오믹 접촉층은 p형이 될 수 있다.
<제 5 실시예>
도 10은 본 발명의 제 5 실시예에 따른 수직형 전극 구조를 갖는 발광 다이오드의 단면과 평면을 도시한 도면이다. 도 10에서 보는 바와 같이, 오믹 전극(18) 및 씨드금속(20), 사파이어 기초기판의 식각, 다이싱 라인 형성 등의 발광다이오드의 상세 제작방법은 제 4 실시예와 유사하지만, 광투과성 전극 또는 투명전극 대신 망사형 전극(27)을 형성하는 것이 제 4 실시예와 다르다.
제 1전극은 광 추출이 용이 하도록 망사형 전극(27)으로 형성했다. 망사형 전극(27)은 Ni, Au, Pt, Ti, Al 중 어느 하나의 금속 또는 이들의 합금으로 형성하고 산소 또는 질소를 포함하는 분위기의 퍼니스에서 400℃ 내지 700℃의 온도로 1분 내지 5분 동안 열처리 하는 것이 바람직하다.
제 1전극패드(24)의 하부는 노출하여 쇼키접촉을 하거나 전극패드 하부에 절연체를 삽입하여 전류패드 하부로의 전류 집중을 막아주는 것이 전류확산과 소자의 신뢰성 향상을 위하여 바람직하다. 열처리가 끝난 웨이퍼는 소자의 크기에 맞게 다이싱하여 소자를 분리하면 된다.
제5 실시예에서 제조된 수직형 발광다이오드의 특징을 요약하면 다음과 같다. 수직 전극형 다이오드는 제 2 전극의 역할을 하는 리셉터 금속막(21), 상기 리셉터 금속막(21)위에 형성 되어 있는 씨드금속(20) 및 오믹 전극(18) , 상기 오믹전극(18)위에 제 1 오믹 접촉층(17), 제 2 클레딩층(16), 발광층(15), 제 1 클레딩층(14), 제 1 오믹 접촉층(13), 망사형전극(27) 및 제 1 전극패드(24)가 존재한다. 망사형전극(27)과 제 1전극패드(24)가 제 1전극이 된다.여기서 제1 오믹 접촉층은 n형, 제2 오믹 접촉층은 p형이 될 수 있다.
<제 6 실시예>
도 11a내지 도 11f는 본 발명의 제6 실시예에 따른 수직형 전극 구조를 갖는 발광 다이오드의 중간 제조과정을 도시한 도면이다. 도 11a에서 보여 주는 바와 같이, 사파이어 기판(11)위에 질화물계 반도체층(12, 13, 14, 15, 16, 17)의 성장이 끝나면 제 2 오믹 접촉층(17)위에 오믹전극(18)을 증착한다. 오믹전극(18)은 Pt, Ni, Au, Rh, Pd, Ti 중 어느 하나 또는 이들 금속의 합금을 증착하여 질소 또는 산소를 포함하는 분위기의 퍼니스에서 300℃ 내지 700℃의 온도로 1분 내지 5분간 열처리 한다.
특히, 금속 증착시에 형성되는 금속 클러스트 때문에 형성되는 마이크로 파이프(micro pipe)는 식각용액이 흐를 수 있는 통로를 제공하여 식각용액이 질화물 반도체층 속으로 침투하게 됨으로서 제 2 오믹 접촉층(17)을 손상시킬 수 있기 때문에, 제 2 오믹접촉층(17)을 보호하기 위하여 식각용액에 손상받지 않는 Pt를 오믹전극으로 형성하는 것이 바람직하다.
이후 오믹전극(18) 위에 SiO2의 산화막(19)을 증착하고, 오믹전극(18)과 리셉터 금속막(21)을 전기적으로 연결하기 위한 제 2 비아홀(191)을 형성한다. SiO2의 산화막을 증착하는 것은 사파이어 기판을 습식식각할 때 오믹전극(18)만으로 질화물 반도체 층을 보호할 수 없기 때문에 산에 영향을 덜 받는 SiO2의 산화막을 증착하여 질화물계 반도체층을 보호하기 위함이다. 이후 SiO2의 산화막(19)위에 씨드금속(20)을 증착하여 전기 도금한다.
사파이어 기판(11)위에 발광다이오드 구조는 버퍼층(12) 및 n형 및 p형 도전형 접촉층(13, 17), n형, p형 클래딩 층(14, 16), 발광층(15)은 Inx(GayAl1-y )N 질화물계 반도체로 이루어져 있고 x와 y는 1≥x≥0, 1≥y≥0, x+y>0 값을 가진다. n형 도전형 접촉층(13)은 Si 불순물이 1018 이상의 농도로 도핑되어 1x10-1Ωcm 이하의 비저항을 갖고 있으며, p형 접촉층(17)은 Mg 불순물이 1019 이상의 농도로 도핑되어 1x10-1Ωcm이하의 비저항을 갖도록 했다.
질화물계 반도체 박막의 전체 두께는 사파이어 기초기판 제거시 응력에 의한 질화물 반도체의 깨짐을 최소화하기 위하여 1μm 내지 100μm 두께를 갖는 것이 바람직하고, 전류확산 및 식각 선택비를 개선시키기 위하여 n형 오믹 접촉층(13)은 0.5μm 이상 및 p형 접촉층(17)의 두께는 0.1μm 이상 두껍게 하는 것이 바람직하다.
씨드금속(20)은 도금하고자 하는 금속종류에 따라 다르며 Au, W, Pt, Cu, Ni 군 중 어느 하나를 씨드금속으로 하여 리셉터금속막(21)을 도금하게 된다. 리셉터금속막(21)은 전기전도도 및 열전도도를 고려하여 Au, Cu, CuW, W, Pt, Mo 중 적어도 하나를 도금하는 것이 바람직하고, 오믹 전극(18) 및 씨드금속(20)을 증착하여 열처리한 후 전기도금 또는 무전해질 도금으로 도금한다. 전기도금을 하는 경우, 리셉터금속막의 도금속도를 정확히 측정하여 0.1μm 내지 100μm 두께로 도금한다.
도금이 끝난 시료는 도 11e에서 보는 바와 같이, 사파이어 기판(11)을 랩핑(lapping and polishing)하고 SiO2 식각 마스크(22)를 1μm정도 증착하고, 사파이어 기판을 식각하여 비아홀(23)을 형성할 부분의 SiO2를 제거하여 사파이어 기판을 노출 시켰다.
이때, 랩핑단계는 도금전에 실시해도 상관없으나 랩핑한 후 사파이어 기판 두께의 균일도를 고려하면 도금전에 하는 것이 바람직할 수 있다. 사파이어 기판(11)의 랩핑 두께는 식각공정 시간을 최소화시키기 위하여 가능한 한 얇게 하는 것이 좋으나 너무 얇으면 립핑중에 질화물 반도체를 손상시킬 수 있기 때문에 바람직하게는 5μm~200μm정도이다. 또, 사파이어 기초기판의 식각중에 사파이어 기판(11) 표면의 거칠기가 질화물반도체 층(12, 13, 14, 15, 16, 17)에 그대로 전달되어 질화물 반도체 구조가 손상될 수 있기 때문에 경면 연마된 사파이어 기초기판(11) 표면의 거칠기는 20μm 이하가 되도록 하는 것이 바람직하다.
여기서 사파이어 기판(11)의 랩핑은 CMP(chemical mechanical polishing), ICP/RIE 건식 식각, 알루미나(Al2O3) 가루를 이용한 기계적 연마 또는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4), 인산(H 3PO4), 산화크롬(CrO3), 수산화칼륨(KOH), 황산수소칼륨(KHSO4) 및 알루에치(4H3PO4+4CH3COOH+HNO3+H2O)중 적어도 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액으로 하는 습식식각에 의하여 진행한다. 이 때, ICP/RIE 또는 RIE 의 식각 가스로는 BCL3, Cl2, HBr, Ar 중의 어느 하나 또는 이들의 혼합 가스를 사용한다.
이후 SiO2 식각 마스크(22)를 모두 제거한 후, 사파이어 기판을 식각하여 버퍼층(12)을 노출시켜 제 1 전극패드(24)의 접촉면적을 확보했다(도11f). 버퍼층(12)을 노출시키기 위한 사파이어 기판(11)의 습식식각은 다음과 같은 방법으로 진행한다. 200℃ 내지 400℃ 온도의 황산(H2SO4)과 인산(H3PO4 )으로 혼합된 식각 용액에 의한 사파이어 기판(11)의 식각 속도를 측정하여 사파이어 기판(11) 두께보다 5μm 정도를 더한 두께를 식각할 만큼의 시간을 더한 시간동안 식각 용액에 담가둔다.
여기서 사용되는 식각 용액을 사용하면 GaN 질화물 반도체의 식각속도는 사파이어 기판(11)에 비하여 1/10 이하의 식각 속도를 보였다. 즉, 사파이어 기초기판(11)에 대한 질화물계 반도체 층(12, 13, 14, 15, 16, 17)의 식각 선택비가 10 이상이다. 따라서 사파이어 기초기판(11)을 완전히 식각하고도 남을 시간동안 식각을 진행하더라도 질화물계 반도체 층(12, 13, 14, 15, 16, 17)의 식각 속도가 느리기 때문에 질화물계 반도체층(12, 13, 14, 15, 16, 17)이 손상될 염려는 적다.
한편, 식각 용액의 온도는 100℃ 이상으로 유지하는 것이 식각 시간 단축을 위하여 바람직하다. 식각 용액의 온도를 100℃ 이상으로 유지하기 위한 가열은 히터 위에 용액을 올려놓거나 히터를 직접 용액에 접촉하도록 하는 직접 가열 방식과 광흡수를 이용한 간접 가열 방식으로 할 수 있다.
사파이어 기초기판(11)의 식각에는 ICP/RIE 기술을 사용할 수도 있다. 사파이어 기판(11)을 빠르게 식각하기 위하여 ICP와 RIE 파워를 가능한 한 높이는 것이 좋지만 에피층을 손상시킬 수 있기 때문에 주의가 필요하다.
사파이어 기판(11) 식각기술을 활용하여 비아 홀 형성과 동시에 소자의 다이싱 라인(25)을 형성시킬 수 있다. 황산(H2SO4)과 인산(H3PO4)이 혼합된 용액으로 다양한 선폭을 갖는 패턴에 대한 사파이어 기판을 식각한 경우 식각된 깊이는 오픈된 패턴폭에 따라 달랐으며, 오픈된 선폭이 넓을수록 깊었고 선폭이 좁은 패턴인 경우에는 식각깊이가 자동으로 정지되는 것을 알 수 있었다.
다시 말하면, 습식식각에서 사파이어 기판은 습식식각에서 방향성을 갖고 있으며 식각깊이는 패턴된 선폭에 의존한다. 주로 사용되는 사파이어 기초기판(11)은 (0001)의 C면이며 습식식각을 하면 방향에 따라 식각면의 각도는 M면, R면, A면에 따라 54° 또는 25° 정도의 경사면을 이룬다. 이러한 현상은 (0001)의 C면과 식각된 (10-10)의 M면, (-1012)의 R면, (11-20)의 A면-식각파셋(etched facet)면이 식각 속도가 다르기 때문이다. 즉 사파이어 식각속도의 면방위 의존성을 살펴본 결과, C면>R면>M면>A면 순서이고, 이와 같은 결과로 미루어 볼 때 식각깊이는 오픈된 선폭에 의해 결정되며 오픈된 선폭을 조절하면 자유자제로 식각깊이를 조절할 수 있다는 것을 의미한다.
사파이어 습식식각 기술을 양산에 적용했을 경우에 다른 중요한 요소는 사파이어 기판(11)과 질화물 반도체 층(12, 13)과의 식각 선택 비를 높일 수 있는 공정 조건을 확보하는 것이며, 특히 질화물 반도체 층(12, 13)을 사파이어 식각 정지층 (etch stop layer)으로 활용하는 것이 효과적이다. 질화물 반도체 층(12, 13)으로는 Inx(GayAl1-y)N (1≥x≥0, 1≥y≥0, x+y>0) 계열을 사용할 수 있으며, 바람직하게는 Al의 조성비를 증가시키거나 Mg을 도핑한 p형 GaN를 사용하는 것이 효과적이고, 필요에 따라서는 사파이어 기판(11)에 질화물 반도체 층(12)을 형성하기 전에 국지적으로 SiO2나 SiNx 등의 보호막을 형성하여 식각 정지층을 별도로 형성할 수도 있다. 특히 SiO2는 사파이어와 높은 습식식각 선택 비를 갖고 있다.
이후 도11f에서 보는 바와 같이, ICP/RIE 또는 RIE를 이용하여 버퍼층(12)을 건식식각하여 제1 오믹 접촉층(13)을 노출시키고 제 1 전극패드(24)를 형성시켜 열처리 한다. 낮은 접촉저항을 얻기 위하여 제1 전극패드(24)는 Al, Pt, Ta, Ni, Cr, Au, Ti 중의 어느 하나 또는 이들 금속의 합금을 증착하여 열처리한다. 열처리는 질소를 포함하는 분위기의 퍼니스에서 300℃내지 600℃ 온도로 2분간 수행하였다. 이후 열처리가 끝난 웨이퍼는 소자의 크기에 맞게 다이싱하여 소자를 분리하면 된다.
제6 실시예에서 제조된 발광 다이오드의 특징을 요약하면 다음과 같다. 수직 전극형 다이오드는 제 2 전극의 역할을 하는 리셉터 금속막(21), 상기 리셉터 금속막(21) 위에 형성 되어 있는 씨드금속(20), 상기 씨드금속(20)위에 제 2 비아홀(191)이 형성되어 있는 산화막(19), 상기 산화막(19) 위에 형성되어 있는 오믹전극(18), 상기 오믹전극(18)과 씨드금속(20)은 제 2 비아홀(191)을 통하여 전기적으로 연결되어 있으며, 상기 오믹전극(18)위에 제1 오믹 접촉층(17), 제2 클레딩층(16), 발광층(15), 제1 클레딩층(14), 제1 오믹 접촉층(13), 버퍼층(12) 및 사파이어 기초기판(11)이 존재하며, 제 1 전극이 되는 제 1 전극패드(24)는 사파이어 기판(11) 및 버퍼층(12)이 식각되어 형성된 비아홀(23)을 통하여 제1 오믹 접촉층(13)과 전기적으로 연결(inter-connection)되어 있다. 여기서, 제 1 전극패드(24)는 비아홀(23) 내부면의 일부를 덮고 있으며 비아홀을 관통하여 제 1 오믹 접촉층(13)과 접촉하고 있고, 비아홀(23)을 일정 깊이까지 채우는 형태로 형성되어 있다. 제 1 전극패드(24)가 제 1 전극이 된다.
비아 홀(23)의 수평 단면 모양은 원, 사각형 등 다양하게 변형될 수 있고, 비아 홀(via hole)의 수는 하나는 물론 복수개로 형성할 수 있다. 이러한 구조에서 빛은 발광층(15)에서 발생하여 사파이어 기초기판(11)을 통하여 외부로 방출된다. 여기서 제1 오믹 접촉층은 n형, 제2 오믹 접촉층은 p형이 될 수 있다.
본 발명에서는 이면 연마와 건식 또는 습식 식각을 이용하여 사파이어 기판을 제거하기 때문에 생산성이 크게 향상되며, 레이저 리프트 오프 방식의 경우에 에피층이 받을 수 있는 열 손상을 방지할 수 있다. 또한 사파이어 기판과 질화물반도체 간에 식각 선택 비를 활용함으로서 공정의 재현성을 용이하게 향상시킬 수 있으며, 표준화된 공정이 가능하여 대량생산이 용이해진다.
본 발명은 470nm의 파장을 갖는 파란색 계열의 질화물계 발광소자 뿐만 아니라, 사파이어 기초 기판 위에 성장된 Inx(GayAl1-y)N 계열의 모든 질화물계 반도체에 적용 할 수 있으며, 특히 본 발명으로 질화물계 발광소자를 제작하는 경우, 버퍼층으로 사용된 GaN층을 제거할 수 있기 때문에 GaN 밴드갭 파장인 365nm 이하의 자외선 영역의 빛을 발광하는 소자에 대하여 대단히 유용하게 활용할 수 있다. 신뢰성 및 휘도 향상, 소자의 크기를 줄여 생산성 및 소자의 성능을 향상 시켜 고휘도/고성능 질화물 반도체 발광소자 제작을 가능하게 하는 LED 조명 분야의 핵심 기술이다.
이상과 같이 본 발명과 같은 구조의 수직형 발광다이오드에서는 제 1 전극(24,26,27)과 제 2 전극(21)이 칩의 상하 양면에 별도로 형성되므로 수직형 전극구조를 갖는 발광다이오드를 제조할 수 있으며, 칩의 면적을 줄일 수 있어 웨이퍼 당 칩 생산량을 크게 향상시킬 수 있다.
또한 리셉터 금속막(21)이 제 2전극의 역할을 하게 되고, 유테틱 금속의 열압착공정이 불필요하므로 제조공정을 간단하게 하여 제조효율을 높일 수 있다.
또한 사파이어 기판(11)에 비아홀(23)을 형성하고 금속으로 제 1 전극(24,26,27)을 형성하므로 제1 전극 및 리셉터 금속막을 통하여 열 방출과 정전기 방출이 효율적으로 이루어져 소자의 신뢰성 향상에 크게 기여한다. 아울러, 전류가 칩의 면적 전체를 통하여 균일하게 흐르므로 대 전류에서도 구동이 가능하게 되어 단일 소자에서도 높은 광 출력을 얻을 수 있다.
이러한 소자의 특성은 특히 조명 및 액정 표시 장치의 백라이트 유닛(back light unit)에 응용하기 위한 필수요건인 고 휘도 특성을 만족시키기 때문에 앞으로 활용 가능성은 무궁무진하다고 하겠다.
본 발명에서는 이면 연마와 건식 또는 습식 식각을 이용하여 사파이어 기판을 제거하기 때문에 생산성이 크게 향상되며, 레이저 리프트 오프 방식의 경우에 에피층이 받을 수 있는 열 손상을 방지할 수 있다. 또한 사파이어 기판과 질화물반도체 간에 식각 선택 비를 활용함으로서 공정의 재현성을 용이하게 향상시킬 수 있으며, 표준화된 공정이 가능하여 대량생산이 용이해진다.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.
도 1a내지 도1e는 본 발명의 제1 실시예에 따른 수직형 전극 구조를 갖는 발광 다이오드의 중간 제조과정을 도시한 도면이다.
도2는 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도를 나타내는 그래프이다.
도 3은 황산과 인산의 혼합 용액으로 사파이어와 GaN을 습식 식각할 경우의 식각 속도를 나타내는 그래프이다.
도 4는 황산과 인산 혼합 용액의 온도에 따른 사파이어와 GaN의 식각속도를 나타내는 그래프이다.
도 5는 습식 식각 방법으로 사파이어 기판에 특정한 패턴을 형성한 후 사파이어 기판을 습식식각한 후의 사파이어 기판 표면 사진이다.
도 6은 사파이어 기판을 습식 식각 방법으로 제거한 후의 버퍼층의 표면 사진이다.
도 7은 본 발명의 제2 실시예에 따른 수직형 전극 구조를 갖는 발광 다이오드의 단면과 평면을 도시한 도면이다.
도 8은 본 발명의 제3 실시예에 따른 수직형 전극 구조를 갖는 발광 다이오드의 단면과 평면을 도시한 도면이다.
도 9는 본 발명의 제4 실시예에 따른 수직형 전극 구조를 갖는 발광 다이오드의 단면과 평면을 도시한 도면이다.
도 10은 본 발명의 제5 실시예에 따른 수직형 전극 구조를 갖는 발광 다이오드의 단면과 평면을 도시한 도면이다.
도 11a내지 도 11f는 본 발명의 제6 실시예에 따른 수직형 전극 구조를 갖는 발광 다이오드의 중간 제조과정을 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
11 사파이어 기판 12 버퍼층
13 제1 오믹 접촉층 14 제1 클레딩층
15 발광층 16 제2 클레딩층
17 제2 오믹 접촉층 18 오믹전극
19 산화막 20 씨드금속
21 리셉터 금속막 22 SiO2 식각마스크
23 비아홀 24 제1 전극패드
25 다이싱 또는 벽개선 26 투명전극 또는 광투과성 전극
27 망사형전극 191 제 2 비아홀

Claims (34)

  1. 상하로 관통되도록 형성된 비아홀을 가진 사파이어기초기판;
    상기 사파이어 기초기판 위에 형성된 복수개의 질화물계 반도체층;
    상기 사파이어 기초기판의 비아홀을 통해 드러나는 상기 질화물계 반도체층 노출면에 형성되는 제 1전극패드;
    상기 질화물계 반도체층 위에 형성된 오믹전극;
    상기 오믹전극 위에 형성된 씨드금속; 및
    상기 씨드금속 위에 도금되어 형성된 리셉터금속막;을 포함하는 수직전극형 발광 다이오드.
  2. 제 1항에 있어서, 상기 사파이어 기초기판과 비아홀에 걸쳐서 광투과성전극 또는 투명전극이 형성되고, 상기 제 1전극패드는 상기 광투과성전극 또는 투명전극 위의 비아홀을 벗어난 위치에 형성되는 것을 특징으로 하는 수직전극형 발광다이오드.
  3. 제 2항에 있어서, 상기 광투과성 전극은 Ni, Au, Pt, Ti, Al중 적어도 하나를 포함하는 것을 특징으로 하는 수직전극형 발광다이오드.
  4. 제 2항에 있어서, 상기 투명전극은 ZnO 또는 ITO(Indium Tin Oxide)로 형성되는 것을 특징으로 하는 수직전극형 발광다이오드.
  5. 제 1항에 있어서, 상기 사파이어 기초기판은 식각되어 완전히 제거되고, 상기 제 1전극패드는 상기 질화물계 반도체층 위에 형성되는 것을 특징으로 하는 수직전극형 발광다이오드.
  6. 제 5항에 있어서, 상기 질화물계 반도체층 위에는 광투과성 전극 또는 투명전극이 형성되고, 상기 제 1전극패드는 상기 광투과성 전극 또는 투명전극 위에 형성되는 것을 특징으로 하는 수직전극형 발광다이오드.
  7. 제 6항에 있어서, 상기 광투과성 전극은 Ni, Au, Pt, Ti, Al중 적어도 하나를 포함하는 것을 특징으로 하는 수직전극형 발광다이오드.
  8. 제 6항에 있어서, 상기 투명전극은 ZnO 또는 ITO(Indium Tin Oxide)로 형성되는 것을 특징으로 하는 수직전극형 발광다이오드.
  9. 제 5항에 있어서, 상기 질화물계 반도체층 위에는 망사형 전극이 형성되고, 상기 제 1전극패드는 상기 망사형 전극위에 형성되는 것을 특징으로 하는 수직전극형 발광 다이오드.
  10. 제 9항에 있어서, 상기 망사형 전극은 Ni, Au, Pt, Ti, Al 중 적어도 하나를 포함하여 형성하는 것을 특징으로 하는 수직전극형 발광다이오드.
  11. 제 1항에 있어서, 상기 오믹전극 위에는 제 2 비아홀을 포함하는 산화막이 형성되고, 상기 산화막 위에 씨드금속이 형성되어 상기 제 2 비아홀을 통하여 오믹전극과 전기적으로 연결되는 것을 특징으로 하는 수직전극형 발광다이오드.
  12. 제 1항 내지 제 11항 중 어느 한 항에 있어서, 상기 오믹전극은 Pt, Ni, Au, Rh, Pd 중 적어도 하나를 포함하는 것을 특징으로 하는 수직전극형 발광 다이오드.
  13. 제 12항에 있어서, 상기 오믹전극은 Pt로 형성되는 것을 특징으로 하는 수직전극형 발광다이오드.
  14. 제 1항 내지 제 11항 중 어느 한 항에 있어서, 상기 씨드금속은 Au, W, Pt, Cu, Ni 중 적어도 하나로 형성하는 것을 특징으로 하는 수직전극형 발광다이오드.
  15. 제 1항 내지 제 11항 중 어느 한 항에 있어서, 상기 리셉터 금속막은 Au, Cu, CuW, Mo, W, Pt 중 적어도 하나를 도금한 것을 특징으로 하는 수직전극형 발광 다이오드.
  16. 제 1항 내지 제 11항 중 어느 한 항에 있어서, 상기 질화물계 반도체 층은 Inx(AlyGa1-y)N 질화물계 반도체로 이루어져 있고 x와 y는 1≥x≥0, 1≥y≥0, x+y>0 값을 가지는 것을 특징으로 하는 수직전극형 발광 다이오드.
  17. 제 1항 내지 제 11항 중 어느 한 항에 있어서, 상기 제 1전극은 Al, Pt, Ta, Cr, Ni, Au, Ti 중의 적어도 하나를 포함하여 형성하는 것을 특징으로 하는 수직전극형 발광다이오드.
  18. a.사파이어 기초기판 위에 복수개의 질화물계 반도체 층을 형성하는 단계;
    b.상기 질화물계 반도체층 위에 오믹전극을 형성하는 단계;
    c.상기 오믹전극 위에 씨드금속을 형성하는 단계;
    d.상기 씨드금속 위에 리셉터 금속막을 도금하여 형성하는 단계;
    e.상기 사파이어 기초기판을 소정두께로 가공한 후, 상기 사파이어 기초기판 위에 식각마스크를 형성하는 단계;
    f.상기 식각마스크를 일부 식각하여 사파이어 기초기판을 노출시킨 후, 노출된 사파이어 기초기판을 식각하여 상기 질화물계 반도체 층의 적어도 일부가 노출되도록 식각하는 단계; 및
    g.상기 노출된 질화물계 반도체층 위에 제 1 전극패드를 형성하는 단계;를 포함하는 수직전극형 발광다이오드의 제조방법.
  19. 제 18항에 있어서,
    f1.상기 식각마스크를 전부 식각하여 제거하는 단계를 추가적으로 포함하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.
  20. 제 19항에 있어서,
    f2.상기 사파이어 기초기판 및 상기 노출된 질화물계 반도체층 위에 광투과성 전극을 형성하는 단계를 추가적으로 포함하고, 상기 g단계에서 상기 제 1전극패드는 상기 광투과성 전극 위에 형성하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.
  21. 제 20항에 있어서, 상기 f2 단계는 Ni/Au/Ni, Al, Ti/Al 중 어느 한 구조를 증착하여 산소 또는 질소를 포함하는 분위기의 퍼니스에서 400℃내지 700℃의 온도로 1분 내지 5분간 열처리하는 것을 특징으로 하는 수직형 발광 다이오드의 제조방법.
  22. 제 19항에 있어서,
    f2.상기 사파이어 기초기판 및 상기 노출된 질화물계 반도체층 위에 투명전극을 형성하는 단계를 추가적으로 포함하고, 상기 g단계에서 상기 제 1전극패드는 상기 투명전극 위에 형성하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.
  23. 제 19항에 있어서, f단계는 사파이어 기초기판을 식각하여 완전히 제거하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.
  24. 제 23항에 있어서,
    f2.상기 노출된 질화물계 반도체층 위에 광투과성 전극을 형성하는 단계를 추가적으로 포함하고, 상기 g단계에서 상기 제 1전극패드는 상기 광투과성 전극 위에 형성하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.
  25. 제 24항에 있어서, 상기 f2 단계는 Ni/Au/Ni, Al, Ti/Al 중 어느 한 구조를 증착하여 산소 또는 질소를 포함하는 분위기의 퍼니스에서 400℃내지 700℃의 온도로 1분 내지 5분간 열처리하는 것을 특징으로 하는 수직형 발광 다이오드의 제조방법.
  26. 제 23항에 있어서,
    f2.상기 노출된 질화물계 반도체층 위에 투명전극을 형성하는 단계를 추가적으로 포함하고, 상기 g단계에서 상기 제 1전극패드는 상기 투명전극 위에 형성하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.
  27. 제 23항에 있어서,
    f2.상기 노출된 질화물계 반도체층 위에 망사형 전극을 형성하는 단계를 추가적으로 포함하고, 상기 g단계에서 상기 제 1전극패드는 상기 망사형 전극 위에 형성하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.
  28. 제 27항에 있어서, 상기 f2단계는 Ni, Au, Pt, Ti, Al중 적어도 하나를 포함하여 형성하고, 산소 또는 질소를 포함하는 분위기의 퍼니스에서 400℃내지 700℃의 온도로 1분 내지 5분간 열처리하는 것을 특징으로 하는 수직형 발광 다이오드의 제조방법.
  29. 제 19항에 있어서,
    b1.상기 오믹전극 위에 산화막을 형성하고, 상기 산화막을 식각하여 오믹전극이 노출되도록 제 2 비아홀을 형성하는 단계를 추가적으로 포함하고, 상기 c단계는 상기 산화막 위에 씨드금속을 형성하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.
  30. 제 18항 내지 제 29항 중의 어느 한 항에 있어서, 상기 b단계는 Pt, Ni, Au, Rh, Pd 중 적어도 하나를 증착하며, 질소 또는 산소를 포함하는 분위기에서, 300℃ 내지 700℃의 온도로 1분 내지 5분간 열처리하는 것을 특징으로 하는 수직형 발광 다이오드의 제조방법.
  31. 제 18항 내지 제 29항 중의 어느 한 항에 있어서, 상기 d단계는 Au, Cu, CuW, Mo, W, Pt중 적어도 하나를 전기도금 또는 무전해질 도금으로 도금하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.
  32. 제 18항 내지 제 29항 중의 어느 한 항에 있어서, 상기 f단계의 사파이어 기초기판의 식각은 200℃ 내지 400℃온도의 황산(H2SO4)과 인산(H3PO4 )으로 혼합된 식각용액으로 습식식각하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.
  33. 제 18항 내지 제 29항 중의 어느 한 항에 있어서, 상기 f 단계는 상기 질화물계 반도체 층의 적어도 일부가 노출되도록 식각함과 동시에 식각을 통하여 상기 기초기판을 개별 칩별로 분리하기 위한 벽개라인을 동시에 형성하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.
  34. 제 18항 내지 제 29항 중의 어느 한 항에 있어서, 상기 g단계는 Al, Pt, Ta, Cr, Ni, Au, Ti 중의 적어도 하나를 질소분위기의 퍼니스에서 300℃ 내지 600℃의 온도로 2분간 열처리하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.
KR1020040030144A 2004-04-29 2004-04-29 수직전극형 발광 다이오드 및 그 제조 방법 KR100663324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040030144A KR100663324B1 (ko) 2004-04-29 2004-04-29 수직전극형 발광 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030144A KR100663324B1 (ko) 2004-04-29 2004-04-29 수직전극형 발광 다이오드 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060045031A Division KR100704872B1 (ko) 2006-05-19 2006-05-19 수직전극형 발광 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050104750A true KR20050104750A (ko) 2005-11-03
KR100663324B1 KR100663324B1 (ko) 2007-01-02

Family

ID=37282232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030144A KR100663324B1 (ko) 2004-04-29 2004-04-29 수직전극형 발광 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100663324B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755656B1 (ko) * 2006-08-11 2007-09-04 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
KR100785451B1 (ko) * 2006-03-30 2007-12-13 서울옵토디바이스주식회사 패터닝된 투명전극층을 갖는 발광 소자 및 그것을 제조하는방법
WO2009131335A3 (ko) * 2008-04-24 2010-01-21 엘지이노텍주식회사 반도체 발광소자
CN114695618A (zh) * 2022-05-30 2022-07-01 惠科股份有限公司 显示面板及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2947155B2 (ja) * 1996-02-05 1999-09-13 サンケン電気株式会社 半導体発光素子及びその製造方法
JP4264992B2 (ja) * 1997-05-28 2009-05-20 ソニー株式会社 半導体装置の製造方法
US6534797B1 (en) * 2000-11-03 2003-03-18 Cree, Inc. Group III nitride light emitting devices with gallium-free layers
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
JP2004055646A (ja) * 2002-07-17 2004-02-19 Sumitomo Electric Ind Ltd 発光ダイオード素子のｐ側電極構造

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785451B1 (ko) * 2006-03-30 2007-12-13 서울옵토디바이스주식회사 패터닝된 투명전극층을 갖는 발광 소자 및 그것을 제조하는방법
KR100755656B1 (ko) * 2006-08-11 2007-09-04 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
WO2009131335A3 (ko) * 2008-04-24 2010-01-21 엘지이노텍주식회사 반도체 발광소자
KR100946523B1 (ko) * 2008-04-24 2010-03-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US7973329B2 (en) 2008-04-24 2011-07-05 Lg Innotek Co., Ltd. Semiconductor light emitting device
US8492782B2 (en) 2008-04-24 2013-07-23 Lg Innotek Co., Ltd. Semiconductor light emitting device
CN114695618A (zh) * 2022-05-30 2022-07-01 惠科股份有限公司 显示面板及其制作方法
CN114695618B (zh) * 2022-05-30 2022-09-02 惠科股份有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
KR100663324B1 (ko) 2007-01-02

Similar Documents

Publication Publication Date Title
EP2863444B1 (en) Vertical structure LEDs
KR101125025B1 (ko) 발광소자 및 그 제조방법
US20050104081A1 (en) Semiconductor light emitting diode and method for manufacturing the same
CN102067346B (zh) 具有钝化层的半导体发光器件及其制造方法
JP2010161212A (ja) 半導体発光素子用ウェハの製造方法
WO2012160604A1 (ja) 発光素子チップ及びその製造方法
KR100613272B1 (ko) 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법
KR100648136B1 (ko) 발광 다이오드 및 그 제조 방법
KR20090018451A (ko) 수직구조 갈륨계 ｌｅｄ 소자의 제조방법
US20100219442A1 (en) Semiconductor light emitting device and method for manufacturing thereof
KR20050104151A (ko) 질화물계 반도체 발광다이오드 및 그의 제조방법
KR100576317B1 (ko) 질화물계 반도체 발광다이오드 및 그의 제조방법
KR100704872B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
WO2015138635A1 (en) Front-side emitting mid-infrared light emitting diode fabrication
KR100663324B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
KR20060127623A (ko) 패턴된 기판의 제조방법 및 이를 이용한 발광 다이오드의제조 방법
KR100530986B1 (ko) 발광 다이오드와 그 제조 방법 및 사파이어 기판의 식각방법
KR100663321B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
KR100629210B1 (ko) 수직형 발광 다이오드 및 그 제조 방법
KR100497338B1 (ko) 발광 다이오드 및 그 제조 방법
KR100629929B1 (ko) 수직 전극 구조를 가지는 발광 다이오드
KR100557855B1 (ko) 발광 다이오드와 그 제조 방법 및 사파이어 기판의 식각방법
KR20060025211A (ko) 사파이어 기판 식각 방법을 이용한 수직형 전극 구조를가지는 레이저 다이오드 및 그 제조 방법
KR20050013045A (ko) 사파이어 기판 식각 방법을 이용한 수직형 전극 구조를가지는 레이저 다이오드 및 그 제조 방법
KR20150048474A (ko) 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee