KR100785451B1

KR100785451B1 - 패터닝된 투명전극층을 갖는 발광 소자 및 그것을 제조하는방법

Info

Publication number: KR100785451B1
Application number: KR20060028772A
Authority: KR
Inventors: 오덕환; 이상준
Original assignee: 서울옵토디바이스주식회사
Priority date: 2006-03-30
Filing date: 2006-03-30
Publication date: 2007-12-13
Also published as: KR20070097906A

Abstract

패터닝된 투명전극층을 갖는 발광소자 및 그것을 제조하는 방법이 개시된다. 이 발광소자는 하부면 및 상부면을 갖는 산화아연 기판을 포함한다. 산화아연 기판의 하부면은 상부면의 하부영역 내에 한정되고, 상부면이 하부면보다 더 큰 단면폭을 갖는다. 한편, N형 반도체층이 산화아연 기판의 상부면 상에 위치하고, P형 반도체층이 N형 반도체층 상에 위치한다. 또한, 활성층이 N형 반도체층과 P형 반도체층 사이에 개재된다. 이에 더하여, 산화아연 투명전극층이 P형 반도체층 상에 위치한다. 산화아연 투명전극층은 P형 반도체층에 면한 하부면 및 하부면의 상부영역 내에 한정된 상부면을 갖는다. 산화아연 투명전극층의 하부면은 그것의 상부면에 비해 더 큰 단면폭을 갖는다. 위의 투명전극층 및 기판을 채택함으로써, 광추출 효율 및 광의 균일성이 향상된 발광소자가 제공된다.

발광소자, 발광 다이오드, 투명전극(transparent electrode), 산화아연(ZnO), 기판

Description

패터닝된 투명전극층을 갖는 발광 소자 및 그것을 제조하는 방법{LIGHT EMITTING DEVICE HAVING PATTERNED TRASPARENT ELECTRODE LAYER AND METHOD OF FABRICATING THE SAME}

도 1 및 도 2는 본 발명의 일 실시예에 따른 발광소자를 설명하기 위한 평면도 및 단면도이다.

도 3 및 도 4는 본 발명의 일 실시예에 따른 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다.

도 5 및 도 6은 본 발명의 다른 실시예에 따른 발광소자를 설명하기 위한 평면도 및 단면도이고, 도 7은 도 6의 등가회로도이다.

도 8 내지 도 10은 본 발명의 다른 실시예에 따른 발광소자를 제조하는 방법을 설명하기 위한 단면도들이다.

본 발명은 발광소자 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 패터닝된 투명전극층을 갖는 발광소자 및 그것을 제조하는 방법에 관한 것이다.

질화갈륨(GaN) 계열의 발광 다이오드가 10년 이상 적용되고 개발되어 왔다. GaN 계열의 LED는 LED 기술을 상당히 변화시켰으며, 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다. 최근, 고효율 백색 LED는 형광 램프를 대체할 것으로 기대되고 있으며, 특히 백색 LED의 효율(efficiency)은 통상의 형광램프의 효율에 유사한 수준에 도달하고 있다.

LED 효율을 개선하기 위해 두 가지의 주요한 접근이 시도되고 있다. 첫째는 결정질(crystal quality) 및 에피층 구조에 의해 결정되는 내부 양자 효율(internal quantum efficiency)을 증가시키는 것이고, 둘째는 광추출 효율(light extraction efficiency)을 증가시키는 것이다. 내부 양자 효율은 현재 70~80%에 이르고 있어 개선의 여지가 많지 않으나, 광추출 효율은 개선의 여지가 많다. 광추출 효율 개선은, 내부 반사에 의한 내부 광손실을 제거하고, 열방출 성능을 개선하는 것이 주요한 과제가 되고 있다.

한편, GaN 계열의 화합물 반도체는 결정결함의 발생을 줄이기 위해 결정구조 및 격자상수가 유사한 기판 상에 에피택셜 성장된다. 상기 기판으로는 일반적으로 사파이어가 사용되어 왔다. 그러나, 사파이어는 절연물질이므로, 발광 다이오드의 전극패드들이 에피층의 성장면 상에 형성된다. 상기 전극패드들의 형성은 발광 면적의 감소로 이어지고, 결과적으로 단위 칩 당 필요한 광출력을 얻기 위해 칩 면적이 증가된다. 칩 면적의 증가는 칩당 제조비용 증가로 이어진다. 따라서, 동일한 단위 칩 면적에서 광출력을 증가시킬 수 있는 새로운 발광 다이오드가 요구된다.

또한, 사파이어는 열전도율이 낮아 발광 다이오드에서 발생된 열을 외부로 쉽게 방출하지 못한다. 이러한 낮은 열방출 성능은 고출력을 필요로하는 분야에서 발광 다이오드의 적용을 어렵게 한다.

본 발명이 이루고자 하는 기술적 과제는, 광추출 효율을 개선시킨 발광소자를 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 단위 면적당 광출력을 증가시킬 수 있는 발광소자를 제공하는 데 있다.

본 발명이 이루고자 하는 또 다른 기술적 과제는 광추출 효율 및 단위 면적당 광출력을 증가시킬 수 있는 발광소자를 제조하는 방법을 제공하는 데 있다.

상기 기술적 과제들을 이루기 위하여, 본 발명은 패터닝된 투명전극층을 갖는 발광 소자 및 그것을 제조하는 방법을 제공한다. 본 발명의 일 실시예에 따른 발광소자는 제1 하부면 및 제1 상부면을 갖는 산화아연 기판을 포함한다. 상기 제1 하부면은 상기 제1 상부면의 하부영역 내에 한정되고, 상기 제1 상부면은 상기 제1 하부면보다 더 큰 단면폭을 갖는다. 한편, N형 반도체층이 상기 산화아연 기판의 제1 상부면 상에 위치하고, P형 반도체층이 상기 N형 반도체층 상에 위치한다. 또한, 활성층이 상기 N형 반도체층과 상기 P형 반도체층 사이에 개재된다. 이에 더하여, 산화아연 투명전극층이 상기 P형 반도체층 상에 위치한다. 상기 산화아연 투명전극층은 상기 P형 반도체층에 면한 제2 하부면 및 상기 제2 하부면의 상부영역 내에 한정된 제2 상부면을 갖는다. 상기 산화아연 투명전극층의 제2 하부면은 상기 제2 상부면에 비해 더 큰 단면폭을 갖는다.

본 실시예에 있어서, 상기 산화아연 투명전극층 및 산화아연 기판은 경사진 측면들을 가지어 내부 반사에 의한 광손실을 방지한다. 또한, 상기 산화아연 투명전극층의 경사진 측면들은 광이 가장자리로 집중되는 것을 방지하여 광을 균일하게 외부로 방출시킨다. 이에 따라, 패터닝된 산화아연 투명전극층 및 산화아연 기판을 채택함으로써, 광추출 효율 및 광의 균일성이 향상된 발광소자를 제공할 수 있다.

상기 N형 반도체층, P형 반도체층 및 활성층은 질화갈륨 계열의 화합물 반도체, 즉 (B,Al,In,Ga)N로 형성될 수 있다.

본 발명의 일 실시예에 따른 상기 발광소자 제조방법은 ZnO 기판 상에 N형 반도체층, 활성층, P형 반도체층 및 ZnO 투명전극층을 형성하는 것을 포함한다. 상기 ZnO 투명전극층이 패터닝된다. 그 결과, 상기 P형 반도체층에 면한 제2 하부면 및 상기 제2 하부면의 상부영역 내에 한정된 제2 상부면을 갖고, 상기 제2 하부면이 상기 제2 상부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 투명전극층이 형성된다. 또한, 상기 ZnO 기판이 패터닝된다. 그 결과, 상기 N형 반도체층에 면한 제1 상부면 및 상기 제1 상부면의 하부영역 내에 한정된 제1 하부면을 갖고, 상기 제1 상부면이 상기 제1 하부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 기판이 형성된다.

상기 ZnO 기판은 사진 및 식각 공정을 사용하여 패터닝될 수 있다. 이와 달리, 상기 ZnO 기판은 다이아몬드 블레이드(blade)를 사용한 다이싱 공정에 의해 패터닝될 수 있다.

본 발명의 다른 실시예에 따른 발광소자는 제1 하부면 및 제1 상부면을 갖는 산화아연 기판을 포함한다. 상기 제1 하부면은 상기 제1 상부면의 하부영역 내에 한정되고, 상기 제1 상부면은 상기 제1 하부면보다 더 큰 단면폭을 갖는다. 한편, 하부 N형 반도체층이 상기 산화아연 기판의 제1 상부면 상에 위치하고, P형 반도체층이 상기 하부 N형 반도체층 상에 위치하고, 상부 N형 반도체층이 상기 P형 반도체층의 일 영역 상에 위치한다. 또한, 하부 활성층이 상기 하부 N형 반도체층과 상기 P형 반도체층 사이에 개재되고, 상부 활성층이 상기 P형 반도체층과 상기 상부 N형 반도체층 사이에 개재된다. 이에 더하여, 산화아연 투명전극층이 상기 상부 N형 반도체층 상에 위치한다. 상기 산화아연 투명전극층은 상기 상부 N형 반도체층에 면한 제2 하부면 및 상기 제2 하부면의 상부영역 내에 한정된 제2 상부면을 갖는다. 상기 산화아연 투명전극층의 제2 하부면은 상기 제2 상부면에 비해 더 큰 단면폭을 갖는다. 이에 따라, 상기 P형 반도체층을 공유하는 발광 다이오드들이 서로 적층되어, 단위면적 당 광출력이 향상된 발광소자가 제공된다.

상기 하부 N형 반도체층, 하부 활성층, P형 반도체층, 상부 활성층 및 상부 N형 반도체층은 질화갈륨 계열의 화합물 반도체로 형성될 수 있다.

본 발명의 다른 실시예에 따른 상기 발광소자 제조방법은 ZnO 기판 상에 하부 N형 반도체층, 하부활성층, P형 반도체층, 상부 활성층, 상부 N형 반도체층 및 ZnO 투명전극층을 형성하는 것을 포함한다. 그후, 상기 ZnO 투명전극층, 상부 N형 반도체층, 상부 활성층이 패터닝된다. 그 결과, 상기 P형 반도체층이 노출되고, 상기 상부 N형 반도체층에 면한 제2 하부면 및 상기 제2 하부면의 상부영역 내에 한정된 제2 상부면을 갖고, 상기 제2 하부면이 상기 제2 상부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 투명전극층이 형성된다. 또한, 상기 ZnO 기판이 패터닝된다. 그 결과, 상기 하부 N형 반도체층에 면한 제1 상부면 및 상기 제1 상부면의 하부영역 내에 한정된 제1 하부면을 갖고, 상기 제1 상부면이 상기 제1 하부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 기판이 형성된다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1은 본 발명의 일 실시예에 따른 발광소자(20)를 설명하기 위한 평면도이고 도 2는 도 1의 절취선 I-I를 따라 취해진 단면도이다.

도 1 및 도 2를 참조하면, 발광소자(20)는 산화아연(ZnO) 기판(21)을 포함한다. 상기 ZnO 기판(21)은 하부면(21a) 및 상부면(21b)을 갖는다. 하부면(21a)은 상부면(21b)의 하부영역 내에 한정되고, 상부면(21b)이 하부면(21a)보다 더 큰 단면폭을 갖는다. 따라서, 상기 산화아연(ZnO) 기판(21)은 상부면(21a)에서 하부면(21a)쪽으로 갈수록 안쪽으로 경사진 측면을 갖는다.

상기 ZnO 기판(21)의 상부면(21b) 상에 N형 반도체층(23)이 위치한다. 또한, 상기 N형 반도체층(23) 상에 P형 반도체층(27)이 위치하며, N형 반도체층(23)과 P 형 반도체층(27) 사이에 활성층(25)이 개재된다. 상기 N형 반도체층(23), 활성층(25) 및 P형 반도체층(27)은 발광 다이오드(26)를 구성한다.

상기 N형 반도체층(23), 활성층(25) 및 P형 반도체층(27)은 각각 (B, Al, Ga, In)N로 형성된 질화갈륨(GaN) 계열의 반도체층들로 형성될 수 있다. 일반적으로, 질화갈륨 계열의 N형 반도체층은 Si을 도핑하여 형성될 수 있으며, P형 반도체층은 Mg을 도핑하여 형성될 수 있다. 한편, 상기 활성층(25)은 단일 양자웰 또는 다중 양자웰일 수 있다.

상기 P형 반도체층(27) 상에 ZnO 투명전극층(29)이 위치한다. 상기 ZnO 투명전극층(29)은 P형 반도체층(27)에 면한 하부면(29a) 및 하부면(29a)의 상부영역 내에 한정된 상부면(29b)을 갖는다. ZnO 투명전극층(29)의 하부면(29a)이 상부면(29b)보다 더 큰 단면폭을 갖는다.

본 실시예에 따르면, 발광 다이오드(26)의 하부 및 상부에 각각 ZnO 기판(21) 및 ZnO 투명전극층(29)이 배치된다. 상기 기판(21) 및 투명전극층(29)은 소정형상을 가지며, 이러한 형상은 내부 반사에 의한 광손실을 감소시켜 광추출효율을 향상시킨다.

예컨대, 도시한 바와 같이, ZnO 투명전극층(29)의 단면이 사다리꼴 형상인 경우, 발광다이오드(26)에서 생성된 광이 투명전극층(29)의 상부면(29b)에서 전반사되어 손실되는 것을 상당히 감소시킬 수 있다. 또한, 투명전극층(29)의 측면을 경사지게 형성함으로써, 전반사 및 광 굴절에 기인하여 가장자리 영역에서 광이 집중되는 현상을 방지할 수 있다. 한편, 상기 ZnO 기판(21)은 역사다리꼴 형상을 가 지며, 상기 ZnO 기판(21)의 하부면(21a) 및 측면에 반사막(도시하지 않음)이 코팅된다. 발광 다이오드(26)에서 ZnO 기판(21)으로 입사된 광은 하부면(21a) 및 측면에서 반사된다. 상기 ZnO 기판(21)은 경사진 측면을 가지므로, 측면에서 반사된 광은 상대적으로 상기 투명전극층(29) 쪽을 향한다. 이에 따라, ZnO 기판(21)으로 입사된 광은 내부 반사를 적게 경험하며, 따라서 광손실이 감소된다.

한편, 상기 ZnO 투명전극층(29) 상에 본딩와이어를 연결하기 위한 전극패드(도시하지 않음)가 형성될 수 있다. 또한, 상기 ZnO 투명전극층(29)과 상기 P형 반도체층(27) 사이에 터널층 또는 금속층(도시하지 않음) 등이 형성되어 ZnO 투명전극층(29)과 P형 반도체층(27)을 오믹접합시킬 수 있다.

도 3을 참조하면, ZnO 기판(21) 상에 N형 반도체층(23), 활성층(25), P형 반도체층(27) 및 ZnO 투명전극층(29을 형성한다. 상기 N형 반도체층(23), 활성층(25) 및 P형 반도체층(27)은 금속유기화학기상증착, 분자선 성장(MBE) 또는 수소화물 기상성장(HVPE) 기술을 사용하여 (B,Al,In,Ga)N 화합물 반도체로 형성될 수 있다.

ZnO 투명전극층(29)은 분자선 성장법, 금속유기화학 기상증착 기술 등을 사용하여 형성될 수 있다. 상기 ZnO 투명전극층(29)은 P형 반도체층(27)에 오믹콘택되며, 이를 위해 고농도 도핑된 터널층 또는 금속층(도시하지 않음)이 ZnO 투명전극층(29)과 P형 반도체층(27) 사이에 형성될 수 있다.

ZnO 물질은 식각성이 뛰어나고 또한 광 투과성 및 전기적 성질이 우수한 금 속 산화물이다. 따라서, ZnO 투명전극층(29)은 Ni/Au 및 인디움틴산화막(ITO)에 비해 상대적으로 두껍게 형성될 수 있다. 예컨대, Ni/Au 및 ITO는 광투과성의 한계로 인해 약 0.005~0.2㎛의 두께로 제한될 수밖에 없으나, ZnO 투명전극층(29)은 수 내지 수십 마이크론의 두께로 형성될 수 있다.

도 4를 참조하면, 상기 ZnO 투명전극층(29)을 패터닝한다. 상기 ZnO 투명전극층(29)은 Ni/Au 또는 ITO에 비해 두껍게 형성될 수 있으므로, 사진 및 식각공정을 사용하여 패터닝되어 다양한 형상으로 형성될 수 있다. 예컨대, 패터닝된 ZnO 투명전극층(29)은 상기 P형 반도체층(27)에 면한 하부면(29a) 및 상기 하부면(29a)의 상부영역 내에 한정된 상부면(29b)을 가지며, 상기 하부면(29a)이 상기 상부면(29b)보다 더 큰 단면폭을 갖는다. 상기 ZnO 투명전극층(29)을 패터닝하는 동안, 상기 P형 반도체층(27), 활성층(25) 및 N형 반도체층(23)을 함께 패터닝하여, 발광 다이오드(26)들을 분리한다. 상기 발광 다이오드(26)들을 분리하는 것은 상기 ZnO 투명전극층(29)을 패터닝하기 전, 또는 후에 수행될 수도 있다.

이어서, 상기 ZnO 기판(21)을 패터닝한다. 패터닝된 ZnO 기판(21)은, 도 2에 도시된 바와 같이, 상기 N형 반도체층(23)에 면한 상부면(21b) 및 상기 상부면의 하부영역 내에 한정된 하부면(21a)을 가지며, 상기 상부면(21b)이 상기 하부면(21a)보다 더 큰 단면폭을 갖는다.

상기 ZnO 기판(21)은 사진 및 식각 공정을 사용하여 패터닝될 수 있다. 이와 달리, 상기 ZnO 기판(21)은 다이아몬드 블레이드(blade)를 사용하여 칩을 분리하는 다이싱 공정을 이용하여 수행될 수 있다. 즉, 끝단으로 갈수록 단면폭이 좁아지는 블레이드를 사용하여 상기 ZnO 기판(21)을 커팅한다. 이에 따라, 도 2에 도시된 바와 같이, 측면이 경사지게 패터닝된 ZnO 기판(21)이 형성된다.

도 5는 본 발명의 다른 실시예에 따른 발광소자(50)를 설명하기 위한 단면도이고, 도 6은 도 5의 절취선 II-II를 따라 취해진 단면도이고, 도 7은 도 6의 등가회로도이다.

도 5 및 도 6을 참조하면, 발광소자(50)는 ZnO 기판(51)을 포함한다. 상기 ZnO 기판(51)은, 도 2의 ZnO 기판(21)과 동일한 구조의 상부면 및 하부면을 갖는다.

상기 ZnO 기판(51) 상에 하부 N형 반도체층(53), 하부 활성층(55) 및 P형 반도체층(57)이 위치한다. 상기 하부 N형 반도체층(53), 하부 활성층(55) 및 P형 반도체층(57)은 하부 발광 다이오드(56)를 구성한다. 한편, 상기 P형 반도체층(57)의 일 영역 상에 상부 N형 반도체층(61)이 위치하고, 상기 P형 반도체층(57)과 상기 상부 N형 반도체층(61) 사이에 상부 활성층(59)이 개재된다. 상기 P형 반도체층(57), 상부 활성층(59) 및 상부 N형 반도체층(61)은 상부 발광 다이오드(60)를 구성한다. 상기 상부 N형 반도체층(61)에 인접하여 P형 반도체층(57)의 다른 영역은 노출된다. 상기 P형 반도체층(57)의 노출된 다른 영역 상에 P형 전극패드(65)가 형성된다.

상기 하부 N형 반도체층(53), 하부 활성층(55), P형 반도체층(57), 상부 활성층(59) 및 상부 N형 반도체층(61)은 각각, 도 2를 참조하여 설명한 바와 같이, (B, Al, Ga, In)N로 형성될 수 있다.

한편, 상부 N형 반도체층(61) 상에 ZnO 투명전극층(63)이 위치한다. ZnO 투명전극층(63)은 상부 N형 반도체층(61)에 면한 하부면(63a) 및 하부면(63a)의 상부영역 내에 한정된 상부면(63b)을 갖는다. ZnO 투명전극층(63)의 하부면(63a)이 상부면(63b)보다 더 큰 단면폭을 갖는다.

본 실시예에 따르면, 상기 기판(51) 및 투명전극층(63)은 소정형상을 가지며, 이러한 형상은 내부 반사에 의한 광손실을 감소시켜 광추출효율을 향상시킨다.

도 7을 참조하면, 본 실시예에 따른 상기 발광소자(50)는 서로 대향하는 하부 발광 다이오드(56)와 상부 발광 다이오드(60)를 갖는다. 따라서, P형 전극패드(65)에 외부전원(도시하지 않음)의 양의 단자를 연결하고, ZnO 기판(51) 및 ZnO 투명전극층(63)에 외부전원의 음의 단자를 연결하여, 상기 발광 다이오드들(56, 60)을 구동시킬 수 있다. 따라서, 단일칩에서 두개의 발광 다이오드들(56, 60)을 동시에 구동시킬 수 있어 광출력을 향상시킬 수 있다.

도 8 내지 도 10은 본 발명의 다른 실시예에 따른 발광소자(50)를 제조하는 방법을 설명하기 위한 단면도들이다.

도 8을 참조하면, ZnO 기판(51) 상에 하부 N형 반도체층(53), 하부 활성층(55), P형 반도체층(57), 상부 활성층(59), 상부 N형 반도체층(61) 및 ZnO 투명전극층(63)을 형성한다. 상기 N형 반도체층들(53, 61), 활성층들(55, 59) 및 P형 반도체층(57)은 금속유기화학기상증착, 분자선 성장(MBE) 또는 수소화물 기상성장(HVPE) 기술을 사용하여 (B,Al,In,Ga)N 화합물 반도체로 형성될 수 있다. 한편, ZnO 투명전극층(63)은 분자선 성장법, 금속유기화학 기상증착 기술 등을 사용하여 형성될 수 있다.

도 9를 참조하면, 상기 ZnO 투명전극층(63), 상부 N형 반도체층(61), 상부 활성층(59)을 패터닝하여 상기 P형 반도체층(57)을 노출시킨다.

한편, 상기 상부 N형 반도체층(61) 상에 위치한 ZnO 투명전극층(63)을 소정 형상으로 패터닝한다. 상기 ZnO 투명전극층(63)은, 도 4를 참조하여 설명한 바와 같이, 사진 및 식각공정을 사용하여 패터닝되어 다양한 형상으로 형성될 수 있다. 상기 ZnO 투명전극층(63)을 패터닝하여 소정 형상으로 형성하는 것은 상기 P형 반도체층(57)을 노출시킨 후에 수행될 수 있으나, 이에 한정되는 것은 아니며, 그 전에 수행될 수도 있다.

한편, 상기 P형 반도체층(57)을 노출시키기 전 또는 후에, 상기 반도체층들(53, 55, 57, 59, 61) 및 상기 ZnO 투명전극층(29)을 패터닝하여, ZnO 기판(51) 상에서 발광 다이오드(56)들을 분리할 수 있다.

이에 따라, 수직으로 적층된 발광 다이오드들(56, 60)이 형성되고, P형 반도체층(57)의 일부분이 노출되며, 상부 N형 반도체층(61) 상에 소정 형상으로 패터닝된 ZnO 투명전극층(63)이 형성된다. 상기 노출된 P형 반도체층(57) 상에 P형 전극패드(65)가 형성될 수 있다.

이어서, 도 4를 참조하여 설명한 바와 같이, 상기 ZnO 기판(51)을 패터닝한다. 패터닝된 ZnO 기판(51)은, 도 6에 도시된 바와 같이, 상기 하부 N형 반도체층(53)에 면한 상부면(51b) 및 상기 상부면의 하부영역 내에 한정된 하부면(51a)을 가지며, 상기 상부면(51b)이 상기 하부면(51a)보다 더 큰 단면폭을 갖는다.

본 실시예에 따르면, 하부 및 상부 발광 다이오드들(56, 60)이 수직으로 적층된 구조의 발광소자(50)를 제공하므로, 종래의 단일 발광 다이오드 구조의 발광소자에 비해 기판의 단위 면적당 광출력을 증가시킬 수 있다.

본 발명의 실시예들에 따르면, 패터닝된 ZnO 기판 및 ZnO 투명전극층을 채택하여 내부반사에 의한 광손실을 방지하고, 광추출 효율을 개선시킬 수 있는 발광소자를 제공할 수 있다. 또한, 발광다이오드들이 수직으로 적층되어 단위 면적당 광출력이 증가된 발광소자를 제공할 수 있다.

Claims

제1 하부면 및 제1 상부면을 갖되, 상기 제1 하부면은 상기 제1 상부면의 하부영역 내에 한정되고, 상기 제1 상부면이 상기 제1 하부면보다 더 큰 단면폭을 갖는 ZnO 기판;

상기 ZnO 기판의 제1 상부면 상에 위치하는 N형 반도체층;

상기 N형 반도체층 상에 위치하는 P형 반도체층;

상기 N형 반도체층과 상기 P형 반도체층 사이에 개재된 활성층; 및

상기 P형 반도체층 상에 위치하고, 상기 P형 반도체층에 면한 제2 하부면 및 상기 제2 하부면의 상부영역 내에 한정된 제2 상부면을 갖고, 상기 제2 하부면이 상기 제2 상부면보다 더 큰 단면폭을 갖는 ZnO 투명전극층을 포함하는 발광 소자.
청구항 1에 있어서,

상기 N형 반도체층, P형 반도체층 및 활성층은 질화갈륨 계열의 화합물 반도체로 형성된 발광 소자.
ZnO 기판 상에 N형 반도체층, 활성층, P형 반도체층 및 ZnO 투명전극층을 형성하고,

상기 ZnO 투명전극층을 패터닝하여 상기 P형 반도체층에 면한 제2 하부면 및 상기 제2 하부면의 상부영역 내에 한정된 제2 상부면을 갖고, 상기 제2 하부면이 상기 제2 상부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 투명전극층을 형성하고,

상기 ZnO 기판을 패터닝하여 상기 N형 반도체층에 면한 제1 상부면 및 상기 제1 상부면의 하부영역 내에 한정된 제1 하부면을 갖고, 상기 제1 상부면이 상기 제1 하부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 기판을 형성하는 것을 포함하는 발광 소자 제조방법.
제1 하부면 및 제1 상부면을 갖되, 상기 제1 하부면은 상기 제1 상부면의 하부영역 내에 한정되고, 상기 제1 상부면이 상기 제1 하부면보다 더 큰 단면폭을 갖는 ZnO 기판;

상기 ZnO 기판의 제1 상부면 상에 위치하는 하부 N형 반도체층;

상기 하부 N형 반도체층 상에 위치하는 P형 반도체층;

상기 P형 반도체층의 일 영역 상에 위치하는 상부 N형 반도체층;

상기 하부 N형 반도체층과 상기 P형 반도체층 사이에 개재된 하부 활성층;

상기 상부 N형 반도체층과 상기 P형 반도체층 사이에 개재된 상부 활성층; 및

상기 상부 N형 반도체층 상에 위치하고, 상기 상부 N형 반도체층에 면한 제2 하부면 및 상기 제2 하부면의 상부영역 내에 한정된 제2 상부면을 갖고, 상기 제2 하부면이 상기 제2 상부면보다 더 큰 단면폭을 갖는 ZnO 투명전극층을 포함하는 발광 소자.
청구항 4에 있어서,

상기 하부 N형 반도체층, 하부 활성층, P형 반도체층, 상부 활성층 및 상부 N형 반도체층은 질화갈륨 계열의 화합물 반도체로 형성된 발광 소자.
ZnO 기판 상에 하부 N형 반도체층, 하부활성층, P형 반도체층, 상부 활성층, 상부 N형 반도체층 및 ZnO 투명전극층을 형성하고,

상기 ZnO 투명전극층, 상부 N형 반도체층, 상부 활성층을 패터닝하여 상기 P형 반도체층을 노출시킴과 아울러, 상기 상부 N형 반도체층에 면한 제2 하부면 및 상기 제2 하부면의 상부영역 내에 한정된 제2 상부면을 갖고, 상기 제2 하부면이 상기 제2 상부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 투명전극층을 형성하고,

상기 ZnO 기판을 패터닝하여 상기 하부 N형 반도체층에 면한 제1 상부면 및 상기 제1 상부면의 하부영역 내에 한정된 제1 하부면을 갖고, 상기 제1 상부면이 상기 제1 하부면보다 더 큰 단면폭을 갖는 패터닝된 ZnO 기판을 형성하는 것을 포함하는 발광 소자 제조방법.