CN114695618B - 显示面板及其制作方法 - Google Patents

显示面板及其制作方法 Download PDF

Info

Publication number
CN114695618B
CN114695618B CN202210599996.7A CN202210599996A CN114695618B CN 114695618 B CN114695618 B CN 114695618B CN 202210599996 A CN202210599996 A CN 202210599996A CN 114695618 B CN114695618 B CN 114695618B
Authority
CN
China
Prior art keywords
semiconductor layer
conductive
conductive pattern
type semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210599996.7A
Other languages
English (en)
Other versions
CN114695618A (zh
Inventor
蒲洋
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202210599996.7A priority Critical patent/CN114695618B/zh
Publication of CN114695618A publication Critical patent/CN114695618A/zh
Application granted granted Critical
Publication of CN114695618B publication Critical patent/CN114695618B/zh
Priority to US18/145,568 priority patent/US20230387371A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本公开涉及一种显示面板及其制作方法。其中，显示面板包括：驱动背板以及设置在所述驱动背板上的多个发光芯片，各所述发光芯片均包括未掺杂半导体层、以及依次层叠设置在所述未掺杂半导体层上的N型半导体层、多量子阱层和P型半导体层，所述未掺杂半导体层设有导电通孔；所述发光芯片还包括导电图案部，所述导电图案部的一部分位于所述导电通孔内，并与所述N型半导体层相接触，所述导电图案部的另一部分自所述导电通孔内伸出并与所述驱动背板连接。本方案的显示面板的发光芯片的转移良率高，且成本低。

Description

显示面板及其制作方法
技术领域
本申请属于显示技术领域，具体涉及一种显示面板及其制作方法。
背景技术
随着光电显示技术和半导体制造技术的发展，OLED（有机发光二极管）、LCD（液晶显示器）显示技术已经大规模量产，Micro LED（微米发光二极管）显示技术也正在开发当中，Micro LED显示技术因其高稳定性、长寿命、更佳的显示效果、更高分辨率被人们认为是未来最佳的显示技术。
其中，Micro LED面板的制作，需要将多至几百万到几千万的Micro LED芯片从生长基板转移到驱动背板之上。而在将Micro LED芯片从生长基板转移到暂态基板的过程中，一般是采用Laser lift off（激光剥离）的方式，通过激光照射Micro LED芯片底部的GaN（氮化镓），使GaN分解为Ga和N2，从而使Micro LED从生长基板脱离。但是，在这一过程中，由于Micro LED芯片经过Meas制程（此过程为干刻蚀）后会形成台阶，并且会在台阶上制作用于连接n-GaN（n型氮化镓）的n-Pad（n-电极）以及用于连接p-GaN（P型氮化镓）的p-Pad（p-电极）。此时，台阶处往往会由于刻蚀而产生裂纹，导致Micro LED芯片在LLO转移过程中，一方面受激光照射后容易发生断裂，另一方面受到暂态基板上胶材粘附力不均（LED表面有p-GaN到n-GaN台阶，使其受力不均匀）也会发生断裂，导致Micro LED芯片转移失败。
发明内容
本公开的目的在于提供一种显示面板，其发光芯片的转移良率高，且成本低。
本公开第一方面公开了一种显示面板，包括：驱动背板以及设置在所述驱动背板上的多个发光芯片，各所述发光芯片均包括未掺杂半导体层、以及依次层叠设置在所述未掺杂半导体层上的N型半导体层、多量子阱层和P型半导体层；
所述未掺杂半导体层设有导电通孔；
所述发光芯片还包括导电图案部，所述导电图案部的一部分位于所述导电通孔内，并与所述N型半导体层相接触，所述导电图案部的另一部分自所述导电通孔内伸出并与所述驱动背板连接。
在本公开的一种示例性实施例中，所述导电图案部在所述驱动背板上的正投影呈环形。
在本公开的一种示例性实施例中，所述导电图案部为封闭环状结构。
在本公开的一种示例性实施例中，所述导电图案部包括间隔设置的多个导电部，各所述导电部呈环形排布。
在本公开的一种示例性实施例中，相邻两所述导电部之间的间距相等，相邻两所述导电部之间的间距与所述导电部在环向上的长度之比范围为0.5至3。
在本公开的一种示例性实施例中，所述导电图案部在所述驱动背板上的正投影面积与所述发光芯片在所述驱动背板上的正投影面积之比范围为0.1至0.3。
在本公开的一种示例性实施例中，所述导电图案部的外径与所述导电图案部的内径之差范围为2μm至5μm。
在本公开的一种示例性实施例中，所述驱动背板上设有反射层，所述反射层与所述导电图案部以及所述驱动背板均绝缘设置，所述反射层位于所述驱动背板与所述发光芯片之间，且所述发光芯片在所述驱动背板上的正投影位于所述反射层内；
所述反射层上设有过孔，所述过孔设有导电连接部，所述导电连接部与所述驱动背板导电连接，并与所述反射层绝缘设置；
所述导电图案部与所述导电连接部导电连接。
在本公开的一种示例性实施例中，所述导电图案部为金属图案；
所述显示面板还包括透明导电层，所述透明导电层位于所述P型半导体层远离所述驱动背板的一侧，且所述透明导电层通过引线与所述驱动背板连接。
本公开第二方面公开了一种显示面板的制作方法，包括：
在衬底上依次生长未掺杂半导体层、N型半导体层、多量子阱层和P型半导体层；
将暂态基板形成在所述P型半导体层远离所述衬底的一侧；
剥离所述衬底以露出所述未掺杂半导体层；
对所述未掺杂半导体层进行图形化处理，使所述未掺杂半导体层上形成导电通孔；
在所述未掺杂半导体层上形成导电图案部，所述导电图案部的一部分填充于所述导电通孔内并与所述N型半导体层相接触，另一部分自所述导电通孔内伸出；
将驱动背板与所述导电图案部中伸出所述导电通孔的部分进行绑定连接；
剥离所述暂态基板。
本申请方案具有以下有益效果：
在本公开实施例中，由于发光芯片的未掺杂半导体层上开设导电通孔，使得 P型半导体层靠近未掺杂半导体层的侧表面能够部分从导电通孔内裸露出，当导电图案部的一部分位于导电通孔内，并与N型半导体层相接触，且导电图案部的另一部分自导电通孔内伸出并与驱动背板上设置的驱动线路导电连接后，即可实现N型半导体层与驱动背板导电连接。因此，N型半导体层上方可以层叠设置与其大小、形状均相同且厚度均匀的多量子阱层和P型半导体层，以使得N型半导体层上处处受力均匀，降低了N型半导体层以及未掺杂半导体层在采用LLO（Laser lift off）方式转移的过程中因受力不均而发生断裂的几率，进而提高了发光芯片的转移良率，且降低了成本。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本公开实施例所述的显示面板的局部剖面结构示意图。
图2示出了本公开实施例一所述的发光芯片未设置导电图案部时的俯视结构示意图。
图3示出了本公开实施例一所述的发光芯片设置有导电图案部时的俯视结构示意图。
图4示出了本公开实施例二所述的发光芯片设置有导电图案部时的俯视结构示意图。
图5至图15分别示出了本公开实施例三所述的显示面板的制作方法步骤S1-S9的结构示意图。
附图标记说明：
10、发光芯片；11、未掺杂半导体层；12、N型半导体层；13、多量子阱层；14、P型半导体层；15、导电图案部；151、导电部；16、保护层； 20、驱动背板；21、驱动线路；22、导电连接部；23、反射层；30、透明导电层；40、衬底；50、暂态基板；51、光解胶；101、导电通孔。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。
下面结合附图和具体实施例对本申请作进一步详述。在此需要说明的是，下面所描述的本申请各个实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
实施例一
请参照图1至图3所示，本公开实施例一提供了一种显示面板。显示面板包括：驱动背板20，以及呈阵列设置在驱动背板20上的多个发光芯片10。
其中，发光芯片10为微米发光二极管芯片（Micro LED芯片）。且各发光芯片10均包括未掺杂半导体层11（U-GaN）、以及依次层叠设置在未掺杂半导体层11上方的N型半导体层12、多量子阱层13和P型半导体层14。
应理解的是，N型半导体层12即自由电子浓度远大于空穴浓度的杂质半导体层，而P型半导体层14又称空穴型半导体层，是以带正电的空穴导电为主的半导体层。
示例的，N型半导体层12例如由N型掺杂氮化镓（N-GaN）形成； P型半导体层14例如由P型掺杂氮化镓（P-GaN）形成。
进一步地，未掺杂半导体层11设有导电通孔101，导电通孔101贯穿未掺杂半导体层11，以使得N型半导体层12靠近未掺杂半导体层11的侧表面能够部分从导电通孔101内裸露出，便于N型半导体层12与驱动背板20导电连接。
相应地，发光芯片10还包括导电图案部15（N-Pad），导电图案部15的一部分位于导电通孔101内，并与N型半导体层12相接触，导电图案部15的另一部分自导电通孔101内伸出并与驱动背板20上设置的驱动线路21导电连接。
在本公开实施例中，由于发光芯片10的未掺杂半导体层11上开设导电通孔101，使得 P型半导体层14靠近未掺杂半导体层11的侧表面能够部分从导电通孔101内裸露出，当导电图案部15的一部分位于导电通孔101内，并与N型半导体层12相接触，且导电图案部15的另一部分自导电通孔101内伸出并与驱动背板20上设置的驱动线路21导电连接后，即可实现N型半导体层12与驱动背板20导电连接。因此，N型半导体层12上方可以层叠设置与其大小、形状均相同且厚度均匀的多量子阱层13和P型半导体层14，以使得N型半导体层12上处处受力均匀，降低了N型半导体层12以及未掺杂半导体层11在采用LLO（Laser lift off）方式转移的过程中因受力不均而发生断裂的几率，进而提高了发光芯片10的转移良率，且降低了成本。
在一些实施例中，导电通孔101与导电图案部15形状相匹配，使得导电图案部15靠近N型半导体层12的一端能够全部位于导电通孔101内，且通过导电通孔101的孔壁对导电图案部15的端部进行限位，使得导电图案部15能够更稳固地连接在导电通孔101内，当然，导电通孔101也可以是与导电图案部15形状不相匹配，只要能够实现导电图案部15与N型半导体层12导电连接即可，此处不做限制。
在一些实施例中，导电图案部15在驱动背板20上的正投影呈环形，且第一电极例如可以是圆环形状，或者例如方环形状，以达到导电图案部15连接在驱动背板20上后发光芯片10不会发生倾斜为目的。
应理解的是，若导电图案部15为不透明的金属材料制成时，由于呈环形状的导电图案部15的中心部位是中空结构的，因此，相较于呈实心棒状的导电图案部15，能够减少导电图案部15遮挡发光芯片10的发光面积。
可选地，导电图案部15为封闭的环状结构。例如是呈连续不断的圆环结构。当导电图案部15呈连续不断的圆环状结构时，其导电性能以及连接在驱动背板20上后的稳定性更好，进而提升了发光芯片10的转移良率。
在一些实施例中，导电图案部15在驱动背板20上的正投影面积与发光芯片10在驱动背板20上的正投影面积之比范围为0.1至0.3，可选地，发光芯片10在驱动背板20上的正投影面积之比为0.1、0.15、0.2、0.25或0.3。
可选地，发光芯片10的未掺杂半导体层11、N型半导体层12、多量子阱层13或P型半导体层14在驱动背板20上的正投影互相完全重合，而导电图案部15在驱动背板20上的正投影位于未掺杂半导体层11、N型半导体层12、多量子阱层13或P型半导体层14在驱动背板20上的正投影内。
应理解的是，导电图案部15在驱动背板20上的正投影面积与发光芯片10在驱动背板20上的正投影面积之比范围为0.1至0.3，也即是导电图案部15在驱动背板20上的正投影面积与未掺杂半导体层11、N型半导体层12、多量子阱层13或P型半导体层14在驱动背板20上的正投影面积之比范围为0.1至0.3。此时，导电图案部15能够保证可以在支撑起未掺杂半导体层11、N型半导体层12、多量子阱层13或P型半导体层14的情况下，既不发生变形，也不会遮挡较大发光芯片10的发光区域。
在一些实施例中，导电图案部15的外径与导电图案部15的内径之差范围为2μm至5μm。可选地，导电图案部15的外径与导电图案部15的内径之差为2.5μm、3μm、3.5μm或者4μm。
应理解的是，导电图案部15例如为圆环状结构时，导电图案部15的外径与导电图案部15的内径之差范围为2μm至5μm，也即导电图案部15沿着径向方向的宽度为2μm至5μm。此时，导电图案部15已足以在保证支撑起未掺杂半导体层11、N型半导体层12、多量子阱层13或P型半导体层14的情况下不会发生变形。
可选地，导电图案部15为金属图案，例如由金、锰、镉、铝等材料制成。能够使得导电图案部15的导电性更好，还便于导电图案部15能够做更厚，以使导电图案部15凸出导电通孔101设置。
可选地，导电图案部15还可以例如为透明的导电材料制成，例如氧化铟锡（ITO）、铟锌氧化物（IZO）、或铟镓锌氧化物（IGZO）经离子掺杂形成的导体等透明材料制成，其能够减少导电图案部15对发光芯片10的发光影响。
在一些实施例中，显示面板还包括透明导电层30，透明导电层30位于P型半导体层14远离驱动背板20的一侧，且透明导电层30通过引线与驱动背板20连接。
可选地，透明导电层30例如为氧化铟锡（ITO）、铟锌氧化物（IZO）等材料制成。
应理解的是，透明导电层30例如为氧化铟锡（ITO）时，由于氧化铟锡（ITO）为透明且高功函数材料，故在不影响发光芯片10的出光同时还有利于空穴注入，同时起到电流扩散作用。
此外，每一单独的发光芯片10的P型半导体层14远离驱动背板20的一侧均覆盖有透明导电层30，且透明导电层30与P型半导体层14导电连接。其中，各发光芯片10上的透明导电层30均可以导电连接形成一个整体，然后例如再通过引线从透明导电层30的侧面连接并与驱动背板20上的正极信号导电连接，无需额外制作原用于与P型半导体层14导电连接的P型电极（P-Pad），并且引线从透明导电层30的侧面连接，保证了透明导电层30表面均匀，进而降低发光芯片10在从蓝宝石衬底40转移至暂态基板50的过程中，因暂态基板50上胶材粘附力不均发生断裂的概率。
在一些实施例中，驱动背板20上设有由银或镁等金属材料制成的反射层23，反射层23位于驱动背板20与发光芯片10之间，且发光芯片10在驱动背板20上的正投影位于反射层23内；导电图案部15与驱动背板20导电连接，反射层23与导电图案部15以及驱动背板20均绝缘设置。
示例的，反射层23上设有过孔，过孔内填充有铟或锡等金属材料制成的导电连接部22，且导电连接部22与驱动背板20上的驱动线路21导电连接，并与反射层23绝缘设置。其中，可以通过加热熔融铟或锡再冷却，将导电图案部15的一端固定在对应的铟或锡点，以使导电图案部15与驱动背板20上的驱动线路21导电连接。
应理解的是，发光芯片10在工作时发出的部分光线会自P型半导体层14的一侧照射至驱动背板20上，因此，在驱动背板20上设置反射层23，并使得反射层23位于发光芯片10的正下方，且发光芯片10在驱动背板20上的正投影位于反射层23内，故能够将发光芯片10自P型半导体层14的一侧朝向驱动背板20方向照射的光线进行原路反射，使得发光芯片10发出的光线能够全部从驱动背板20的一侧朝向P型半导体层14的方向照射出。
在一些实施例中，发光芯片10还包括氧化硅制成的保护层16，保护层16包裹未掺杂半导体层11、N型半导体层12、多量子阱层13以及P型半导体层14设置，而未掺杂半导体层11朝向驱动背板20的底面未被保护层16包裹，以方便设置导电图案部15，P型半导体层14远离驱动背板20的顶面同样未被保护层16包裹，以方便设置透明导电层30。
综上，本公开实施例N型半导体层12上方可以层叠设置与其大小、形状均相同且厚度均匀的多量子阱层13和P型半导体层14，以使得N型半导体层12上处处受力均匀，降低了N型半导体层12以及未掺杂半导体层11在采用LLO（Laser lift off）方式转移的过程中因受力不均而发生断裂的几率，进而提高了发光芯片10的转移良率，且降低了成本。同时，可以通过PVD和光刻形成由氧化铟锡（ITO）材料制成的透明导电层30，且通过引线连接透明导电层30与驱动背板20之间，其中，氧化铟锡为透明且高功函数材料，不影响LED出光同时有利于空穴注入，能够省去P型电极（P-Pad）的制作，降低了成本；并且，由于省去了P-Pad的制作，故，解决了透明导电层30表面不均匀的问题，进而使得发光芯片10在从蓝宝石衬底40转移至暂态基板50的过程中，暂态基板50上胶材能够均匀且平整的与发光芯片10相接触，降低了发光芯片10会发生断裂的几率，最终改善了发光芯片10转移失败的问题。
实施例二
请参照图1和图4，本实施例的发光芯片与第一实施例的发光芯片大致相同，不同点在于本实施例的导电图案部与第一实施例的导电图案部的结构不同。具体地：
于本实施例中，导电图案部15包括间隔设置的多个导电部151，各导电部151的两端分别与N型半导体层12以及驱动背板20上的驱动线路21导电连接。且多个导电部151呈环形排布，例如是呈间断的圆环结构。当导电图案部15呈间断的圆环结构时，能够在保证其导电性能以及稳定性的同时，进一步地减少导电图案部15遮挡发光芯片10的发光面积。
其中，相邻两导电部151之间的间距相等，以达到各导电部151连接在驱动背板20上后，发光芯片10不会发生倾斜为目的。
此外，相邻两导电部151之间的间距与导电部151在环向的长度之比范围为0.5至3，可选地，邻两导电部151之间的间距与导电部151在环向的长度之比为1、1.8、1.5、2或2.5。此时，能够在保证各导电部151连接在驱动背板20上后，发光芯片10不会发生倾斜的同时，最大程度地减少导电图案部15对发光芯片10的遮光面积。
相应地，导电通孔101可以是由多个与各导电部151相匹配的接触孔共同组成，且各接触孔分别间隔设置，当然，也可以是连续不断的环形孔。
关于发光芯片10的其他结构请参照第一实施例，此处不再赘述。
实施例三
如图5至图15所示，本公开实施例三提供了一种显示面板的制作方法，用以制作实施例一或实施例二的显示面板，且制作方法至少包括：
在衬底40上依次生长未掺杂半导体层11、N型半导体层12、多量子阱层13和P型半导体层14；
将暂态基板50形成在P型半导体层14远离衬底40的一侧；
剥离衬底40以露出未掺杂半导体层11；
对未掺杂半导体层11进行图形化处理，使未掺杂半导体层11上形成导电通孔101；
在未掺杂半导体层11上形成导电图案部15，导电图案部15的一部分填充于导电通孔101内并与N型半导体层12相接触，另一部分自导电通孔101内伸出；
将驱动背板20与导电图案部15中伸出导电通孔101的部分进行绑定连接；
剥离暂态基板以形成发光芯片10。
其中，本公开实施例中，显示面板的制作方法的具体步骤为：
S1：如图5所示，提供蓝宝石材料制成的衬底40，通过MOCVD进行磊晶，以使得在衬底40上依次生长未掺杂半导体层11、N型半导体层12、多量子阱层13和P型半导体层14。
示例的，N型半导体层12例如由N型掺杂氮化镓（N-GaN）形成； P型半导体层14例如由P型掺杂氮化镓（P-GaN）形成。
应理解的是，未掺杂半导体层11用于改善衬底40材料和氮化镓基材之间晶格失配产生的应力和缺陷；而N型半导体层12提供的电子和P型半导体层14提供的空穴迁移到多量子阱层13中能够进行复合发光。
S2：如图6所示，对未掺杂半导体层11、N型半导体层12、多量子阱层13以及P型半导体层14进行图形化处理，即根据设计的发光芯片10的大小，对未掺杂半导体层11、N型半导体层12、多量子阱层13以及P型半导体层14进行曝光形成图形，再进行ICP刻蚀（刻蚀气体氯气和氯化硼Cl2/BCl3），将外延层分隔成多个间隔设置的发光部，且每一发光部均包括未掺杂半导体层11、N型半导体层12、多量子阱层13以及P型半导体层14，以方便后续形成多个间隔设置的发光芯片10。
S3：如图7所示，先采用气相沉积(CVD)法，在衬底40上沉积覆盖发光部的整面的氧化硅，然后在衬底40上形成覆盖氧化硅的光刻胶，对光刻胶进行曝光、显影，最后对氧化硅进行刻蚀，以将整面的氧化硅分隔形成多个独立的保护层16，且各保护层16对应覆盖各发光部，以保护发光部在后续的制程中不受影响。
S4：如图8和图9所示，提供一带有光解胶51或热解胶材的暂态基板50，将暂态基板50置于P型半导体层14远离衬底40的一侧，且光解胶51或热解胶材位于保护层16与暂态基板50之间。
S5：如图8和图9所示，通过选择性LLO（Laser lift off）的方式将各发光部转移至暂态基板50上。具体地：使用激光从衬底40的一侧照射向未掺杂半导体层11，使得靠近衬底40的一侧的未掺杂半导体层11中的氮化镓分解为镓和氮气，从而使发光部从衬底40上脱离，且露出未掺杂半导体层11。其中，在进行选择性LLO（Laser lift off）时，需按照驱动背板20上的两两像素区域之间的间隙进行转移，使得发光部与驱动背板20上的像素区域一一对应。
S6：如图10所示，对原本被衬底40所覆盖的未掺杂半导体层11进行图形化处理，即通过曝光形成图形，再使用ICP刻蚀，刻蚀掉部分N型半导体层12上覆盖的未掺杂半导体层11，以露出N型半导体层12，进而使未掺杂半导体层11上形成导电通孔101。
S7：如图11所示，在未掺杂半导体层11上蒸镀由金、锰、镉、或者铝等金属材料形成的整面的导电层，且导电层的部分填充至导电通孔101内并与N型半导体层12相接触。对导电层进行图形化处理，使导电层形成导电图案部15（N-Pad），导电图案部15的一端与N型半导体层12导电连接，进而使得发光部形成发光芯片10。
可选地，导电图案部15可以为封闭的环状结构，例如是呈连续不断的圆环结构。也可以是包括间隔设置的多个导电部151共同形成的导电图案部15，且各导电部151的两端分别用于与N型半导体层12以及驱动背板20上的驱动线路21导电连接。其中，多个导电部151同样呈环形排布，例如是呈间断的圆环结构。
S8：如图12和图13所示，提供一驱动背板20，该驱动背板20上设有驱动线路21，且在导电图案部15与驱动线路21的连接处设有铟或锡形成的导电连接部22，通过加热熔融铟或锡形成的导电连接部22再冷却，使得导电图案部15固定在对应导电连接部22上，最后再根据暂态基板50胶材特性，通过光解或热解，将暂态基板50从发光芯片10上剥离，以露出保护层16。
此外，驱动背板20在发光芯片10对应的位置设有反射层23（反射层23例如为银、镁等材料制成）。其中，反射层23位于驱动背板20与发光芯片10之间，且发光芯片10在驱动背板20上的正投影位于反射层23内。相应地，反射层23上设有过孔，过孔内填充有导电连接部22，反射层23与导电图案部15、导电连接部22以及驱动背板20均绝缘设置。
S9：如图14和图15所示，通过干刻蚀，除去P型半导体层14上的保护层16，以露出发光芯片10的P型半导体层14，并在露出的P型半导体层14通过PVD制作氧化铟锡（ITO），然后通过光刻处理，使得氧化铟锡（ITO）形成透明导电层30，透明导电层30通过引线导电连接于驱动背板20的驱动线路21上，且使得由氧化铟锡（ITO）形成的透明导电层30传输正极信号。其中，由于氧化铟锡为透明且高功函数材料，在不影响发光芯片10的出光同时，还有利于空穴注入，同时来起到电流扩散作用，从而完成显示面板的制作。
综上，本公开实施例显示面板的制作方法通过在衬底40上从下到上依次生长未掺杂半导体层11、N型半导体层12、多量子阱层13和P型半导体层14后；再根据设计的发光芯片10大小，通过ICP刻蚀，将未掺杂半导体层11、N型半导体层12、多量子阱层13和P型半导体层14隔成多个单独的发光部，能够便于后续形成多个单独设置的发光芯片10。
然后使用CVD和光刻制作氧化硅形成保护层16对发光部进行保护（暂不制作电极和不进行Mesa制程，使发光部表面保持平整，能够改善发光芯片10在转移时受力不均的问题。
紧接着，进行第一次转移，通过选择性LLO将发光部选择性转移至暂态基板50，并使两两发光部之间的间距（pitch）符合驱动背板20上两两像素的pitch，因通常生长基板上两两发光芯片10的pitch较小，能够使单块衬底40可以制备更多的发光芯片10，以降低成本。
其次，对暂态基板50上的发光部进行蒸镀和光刻制程，使发光部上形成导电图案部15，进而形成发光芯片10，由于导电图案部15为环状，非棒状，能够减少绑定（bonding）到驱动背板20上时发光芯片10发生倾斜的几率。
最后，将暂态基板50上的发光芯片10转移并bonding在驱动背板20上，待全部发光芯片10完成转移后，通过PVD和光刻，形成ITO材料制成的透明导电层30，并连接发光芯片10上的P型半导体层14，再通过引线将透明导电层30与驱动背板20电性导通。由于ITO为透明且高功函数材料，能够不影响LED出光同时有利于空穴注入。
故，本公开实施例显示面板的制作方法整体避免了mesa制程，同时省去P型电极图案（P-Pad）制作，且一次转移就可以完成发光芯片10转移bonding在驱动背板20上，最终不仅提高了发光芯片10的转移成功率，还降低了成本。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“装配”、“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本申请的权利要求和说明书所做的变化或修饰，皆应属于本申请专利涵盖的范围之内。

Claims (9)

1.一种显示面板，包括：驱动背板以及设置在所述驱动背板上的多个发光芯片，各所述发光芯片均包括未掺杂半导体层、以及依次层叠设置在所述未掺杂半导体层上的N型半导体层、多量子阱层和P型半导体层，其特征在于，
所述未掺杂半导体层设有导电通孔；
所述发光芯片还包括导电图案部，所述导电图案部的一部分位于所述导电通孔内，并与所述N型半导体层相接触，所述导电图案部的另一部分自所述导电通孔内伸出并与所述驱动背板连接；
所述驱动背板上设有反射层，所述反射层位于所述驱动背板与所述发光芯片之间，且所述发光芯片在所述驱动背板上的正投影位于所述反射层内；
所述显示面板还包括透明导电层，所述透明导电层位于所述P型半导体层远离所述驱动背板的一侧，且所述透明导电层的侧面通过引线与所述驱动背板连接。
2.根据权利要求1所述的显示面板，其特征在于，所述导电图案部在所述驱动背板上的正投影呈环形。
3.根据权利要求2所述的显示面板，其特征在于，所述导电图案部为封闭环状结构。
4.根据权利要求2所述的显示面板，其特征在于，所述导电图案部包括间隔设置的多个导电部，各所述导电部呈环形排布。
5.根据权利要求4所述的显示面板，其特征在于，相邻两所述导电部之间的间距相等，相邻两所述导电部之间的间距与所述导电部在环向上的长度之比范围为0.5至3。
6.根据权利要求1所述的显示面板，其特征在于，所述导电图案部在所述驱动背板上的正投影面积与所述发光芯片在所述驱动背板上的正投影面积之比范围为0.1至0.3。
7.根据权利要求6所述的显示面板，其特征在于，所述导电图案部的外径与所述导电图案部的内径之差范围为2μm至5μm。
8.根据权利要求1所述的显示面板，其特征在于，所述反射层与所述导电图案部以及所述驱动背板均绝缘设置；
所述反射层上设有过孔，所述过孔设有导电连接部，所述导电连接部与所述驱动背板导电连接，并与所述反射层绝缘设置；
所述导电图案部与所述导电连接部导电连接。
9.一种显示面板的制作方法，其特征在于，包括：
在衬底上依次生长未掺杂半导体层、N型半导体层、多量子阱层和P型半导体层；
将暂态基板形成在所述P型半导体层远离所述衬底的一侧；
剥离所述衬底以露出所述未掺杂半导体层；
对所述未掺杂半导体层进行图形化处理，使所述未掺杂半导体层上形成导电通孔；
在所述未掺杂半导体层上形成导电图案部，所述导电图案部的一部分填充于所述导电通孔内并与所述N型半导体层相接触，另一部分自所述导电通孔内伸出；
剥离所述暂态基板；
提供驱动背板，在所述驱动背板上设置反射层，所述反射层位于所述驱动背板与所述N型半导体层之间，且所述N型半导体层在所述驱动背板上的正投影位于所述反射层在所述驱动背板上的正投影内；
将所述驱动背板与所述导电图案部中伸出所述导电通孔的部分进行绑定连接；
在所述P型半导体层上设置透明导电层，所述透明导电层的侧面通过引线与所述驱动背板连接。
CN202210599996.7A 2022-05-30 2022-05-30 显示面板及其制作方法 Active CN114695618B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210599996.7A CN114695618B (zh) 2022-05-30 2022-05-30 显示面板及其制作方法
US18/145,568 US20230387371A1 (en) 2022-05-30 2022-12-22 Display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210599996.7A CN114695618B (zh) 2022-05-30 2022-05-30 显示面板及其制作方法

Publications (2)

Publication Number Publication Date
CN114695618A CN114695618A (zh) 2022-07-01
CN114695618B true CN114695618B (zh) 2022-09-02

Family

ID=82145457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210599996.7A Active CN114695618B (zh) 2022-05-30 2022-05-30 显示面板及其制作方法

Country Status (2)

Country Link
US (1) US20230387371A1 (zh)
CN (1) CN114695618B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047847A (ja) * 2002-07-15 2004-02-12 Showa Denko Kk リン化硼素層の製造方法及びリン化硼素系半導体素子
KR20050104750A (ko) * 2004-04-29 2005-11-03 주식회사 이츠웰 수직전극형 발광 다이오드 및 그 제조 방법
CN1719631A (zh) * 2005-07-13 2006-01-11 南昌大学 具有内陷电极的半导体发光元件
CN102214652A (zh) * 2011-05-25 2011-10-12 映瑞光电科技(上海)有限公司 一种led封装结构及其制备方法
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
KR20130046605A (ko) * 2011-10-28 2013-05-08 엘지전자 주식회사 수직형 질화물계 반도체 발광 소자 및 그 제조 방법
CN108878598A (zh) * 2018-05-31 2018-11-23 华灿光电（浙江）有限公司 一种垂直结构发光二极管芯片的制作方法
CN109003966A (zh) * 2018-07-23 2018-12-14 上海天马微电子有限公司 显示面板及其制作方法
CN111564542A (zh) * 2020-05-21 2020-08-21 錼创显示科技股份有限公司 微型发光二极管
CN112018143A (zh) * 2019-05-28 2020-12-01 云谷（固安）科技有限公司 微发光二极管显示基板、显示面板及其制作方法、显示装置
WO2021254177A1 (zh) * 2020-06-17 2021-12-23 京东方科技集团股份有限公司 发光器件及其制作方法、显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101449035B1 (ko) * 2008-04-30 2014-10-08 엘지이노텍 주식회사 반도체 발광소자

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047847A (ja) * 2002-07-15 2004-02-12 Showa Denko Kk リン化硼素層の製造方法及びリン化硼素系半導体素子
KR20050104750A (ko) * 2004-04-29 2005-11-03 주식회사 이츠웰 수직전극형 발광 다이오드 및 그 제조 방법
CN1719631A (zh) * 2005-07-13 2006-01-11 南昌大学 具有内陷电极的半导体发光元件
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
CN102214652A (zh) * 2011-05-25 2011-10-12 映瑞光电科技(上海)有限公司 一种led封装结构及其制备方法
KR20130046605A (ko) * 2011-10-28 2013-05-08 엘지전자 주식회사 수직형 질화물계 반도체 발광 소자 및 그 제조 방법
CN108878598A (zh) * 2018-05-31 2018-11-23 华灿光电（浙江）有限公司 一种垂直结构发光二极管芯片的制作方法
CN109003966A (zh) * 2018-07-23 2018-12-14 上海天马微电子有限公司 显示面板及其制作方法
CN112018143A (zh) * 2019-05-28 2020-12-01 云谷（固安）科技有限公司 微发光二极管显示基板、显示面板及其制作方法、显示装置
CN111564542A (zh) * 2020-05-21 2020-08-21 錼创显示科技股份有限公司 微型发光二极管
WO2021254177A1 (zh) * 2020-06-17 2021-12-23 京东方科技集团股份有限公司 发光器件及其制作方法、显示面板

Also Published As

Publication number Publication date
CN114695618A (zh) 2022-07-01
US20230387371A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US8242530B2 (en) Light emitting device and method for fabricating the same
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
EP2161752B1 (en) Light-emitting device
US20120205711A1 (en) Light emitting device
KR100991939B1 (ko) 발광다이오드 및 그의 제조방법
KR20160025455A (ko) 발광 소자 및 이의 제조 방법
KR101457209B1 (ko) 발광 소자 및 그 제조방법
US10937938B2 (en) Light emitting device
KR100748247B1 (ko) 질화물계 반도체 발광다이오드 및 그 제조방법
KR20130097363A (ko) 반도체 발광소자 및 그 제조방법
KR101997104B1 (ko) 마이크로 어레이 발광 다이오드 및 이의 제조 방법
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
KR101659738B1 (ko) 발광 소자 제조방법
KR20110085726A (ko) 반도체 발광소자 및 이를 제조하는 방법
CN114695618B (zh) 显示面板及其制作方法
KR20230031858A (ko) 발광 소자 및 이를 포함하는 조명 장치 및 디스플레이 장치
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
CN217182202U (zh) Led器件及显示装置
US12002842B2 (en) Light emitting device and manufacturing method thereof
KR100744024B1 (ko) 발광 다이오드의 제조방법
KR20100087466A (ko) 발광다이오드 소자 및 이의 제조방법
TWI778857B (zh) 半導體器件及其製備方法
KR20100036032A (ko) 발광 소자
US20220102582A1 (en) Semiconductor structure
US20220406964A1 (en) Light emitting diode and manufacturing method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant