CN217182202U - Led器件及显示装置 - Google Patents
Led器件及显示装置 Download PDFInfo
- Publication number
- CN217182202U CN217182202U CN202123355996.2U CN202123355996U CN217182202U CN 217182202 U CN217182202 U CN 217182202U CN 202123355996 U CN202123355996 U CN 202123355996U CN 217182202 U CN217182202 U CN 217182202U
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- light emitting
- electrode
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
本公开提供了一种LED器件及显示装置。所述LED器件包括发光区和非发光区,所述发光区包括多个LED芯片,所述LED芯片包括依次层叠设置的第一半导体层、发光层、第二半导体层、透明导电层、第二电极,多个所述LED芯片通过所述第一半导体层、发光层、第二半导体层相互连接。根据本公开的技术方案,通过图形化的透明导电层定义像素位置,一方面有效避免了刻蚀对Mesa侧壁造成的损伤,改善了器件性能;另一方面使得Micro‑LED芯片之间的距离可以很小,从而进一步提高了器件的像素密度。
Description
技术领域
本公开涉及LED的技术领域,具体而言,涉及一种LED器件及显示装置。
背景技术
微型发光二极管(Micro Light-Emitting Diode,以下简称为Micro-LED) 具有自发光显示特性,其为全固态发光二极管,寿命长、亮度高、功耗低、体积较小、具有超高分辨率,可应用于高温或辐射等极端环境。相较于同为自发光显示的OLED技术,Micro-LED不仅效率较高、寿命较长,材料不易受到环境影响而相对稳定,而且还能避免产生残影现象等。
Micro-LED显示技术是将传统的LED结构进行微缩化和阵列化,并采用CMOS集成电路工艺制作驱动电路,来实现对每一个像素点的定址控制和单独驱动的显示技术。由于Micro-LED的亮度、对比度、寿命、响应时间、可视角度和分辨率等各种指标都强于LCD和OLED显示技术,许多厂家将其视为下一代显示技术而开始积极布局。
Micro-LED随着尺寸的不断变小,其像素密度(PPI)不断提高,传统Micro-LED工艺通过刻蚀Mesa结构定义每个像素的发光区域,刻蚀的 Mesa侧壁会存在一定的缺陷,容易形成漏电通道增大漏电流,降低器件性能,刻蚀Mesa的沟道也让像素点之间的距离增大,很难达到更高的像素密度。
发明内容
为了至少解决背景技术中提到的技术问题之一,本公开的方案提供了一种LED器件及显示装置。
根据本公开实施例的一个方面,提供了一种LED器件。所述LED器件包括发光区和非发光区,所述发光区包括多个LED芯片,所述LED芯片包括依次层叠设置的第一半导体层、发光层、第二半导体层、透明导电层、第二电极,多个所述LED芯片通过所述第一半导体层、发光层、第二半导体层相互连接。本公开的技术方案,通过图形化的透明导电层定义像素位置,LED芯片通过第一半导体层、发光层、第二半导体层相互连接,从而可以避免刻蚀造成的Mesa(台面)侧壁缺陷对器件性能造成影响。
可选地,所述LED芯片的第二半导体层的电阻较相邻所述LED芯片之间的第二半导体层的电阻小。本公开的技术方案,通过提高LED芯片的第二半导体层与LED芯片之间的第二半导体层之间的电阻差,促进电流垂直传输,有效降低LED芯片之间的串扰。
可选地,所述LED芯片的第二半导体层的掺杂浓度较相邻所述LED 芯片之间的第二半导体层的掺杂浓度高。本公开的技术方案,通过提高 LED芯片的第二半导体层的掺杂浓度,降低LED芯片的第二半导体层的电阻,从而更有利于电流传输,有效降低发光单元之间的串扰。
可选地,所述LED芯片的第二半导体层的掺杂浓度通过激光退火的方式增大。本公开的技术方案,通过激光退火激活LED芯片的第二半导体层的受主杂质,从而增大发光单元的第二半导体层的掺杂浓度。
可选地,所述LED芯片的第二半导体层的掺杂浓度通过离子注入的方式增大。
可选地,所述离子注入包括向所述LED芯片的第二半导体层注入受主杂质。本公开的技术方案,通过对LED芯片的第二半导体层注入受主杂质,进一步提高LED芯片的第二半导体层的掺杂浓度,从而降低LED 芯片的第二半导体层的电阻。
可选地,相邻所述LED芯片之间的第二半导体层的电阻通过离子注入的方式增大。本公开的技术方案,通过离子注入增大LED芯片之间的第二半导体层的电阻,从而进一步改善电流传输,有效降低LED芯片之间的串扰。
可选地,所述离子注入包括向相邻所述LED芯片之间的第二半导体层注入He、C、N、O、F中的任意一种或多种。
可选地,所述第一半导体层为N型半导体层,所述发光层为多量子阱结构,所述第二半导体层为P型半导体层。
可选地,所述第一半导体层为N-GaN层,所述第二半导体层为P-GaN 层。
可选地,所述透明导电层为镍/金双层金属层或氧化铟锡层。
可选地,所述非发光区包括层叠设置的第一半导体层和第一电极,多个所述LED芯片通过所述第一半导体层与所述第一电极电连接。
可选地,所述LED器件还包括钝化层,所述钝化层设置于所述第一电极和所述第二电极的远离所述半导体层的一侧。钝化层的设置,一方面可以保护电极层,另一方面可以保护发光区侧面,且可以有效避免第一电极与发光区侧面电连接,造成短路。
可选地,所述钝化层上设置有电极接触孔,所述电极接触孔内设置有键合层。本公开的技术方案,在钝化层上设置电极接触孔,并在电极接触孔中设置键合层,一方面可以保证键合层与电极层的有效连接,另一方面有助于减小键合层与电极层的接触面积,尤其对于公共第一电极,在第一电极上的钝化层选择性地开设电极接触孔,限定了焊料与第一电极的接触面积,有效避免因焊料渗透至电极层而影响器件性能。此外,在电极接触孔内设置焊料,从而在回流过程中,可有效避免焊料外溢。
可选地,所述LED器件还包括电路基板,所述电路基板通过所述键合层与所述LED芯片键合。
根据本公开实施例的又一方面,还提供了一种显示装置。所述显示装置包括上述的LED器件。
本公开的LED器件,通过图形化的透明导电层定义像素位置,一方面有效避免了刻蚀对Mesa侧壁造成的损伤,改善了器件性能;另一方面使得Micro-LED芯片之间的距离可以很小,从而进一步提高了器件的像素密度。
此外,本公开的技术方案,通过提高发光单元的第二半导体层的掺杂浓度以降低其电阻,和/或通过离子注入增大LED芯片之间的第二半导体层的电阻,从而有效改善电流传输,避免了相邻LED芯片之间的串扰,提高了器件性能。
附图说明
通过参考附图阅读下文的详细描述,本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中,以示例性而非限制性的方式示出了本公开的若干实施方式,并且相同或对应的标号表示相同或对应的部分,其中:
图1是示出根据本公开的一个实施例的LED器件的剖面结构示意图;
图2是示出根据本公开的一个实施例的LED器件的制备方法的流程图;
图3a-图3d是示出根据本公开的一个实施例的LED器件的制备工艺流程示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位旋转90度或处于其他方位,并且对这里所使用的空间相对描述作出相应解释。
现在,将参照附图更详细地描述根据本公开的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
本公开提供了一种LED器件。如图1所示,LED器件500包括发光区200和非发光区300,其中,发光区200包括多个LED芯片,所述LED 芯片包括依次层叠设置的N型半导体层103(即第一半导体层)、发光层 104、P型半导体层105(即第二半导体层)、透明导电层106、P电极107 (即第二电极),多个所述LED芯片通过N型半导体层103、发光层104、 P型半导体层105相互连接。
从图1中可以看出,每个LED芯片具有独立的透明导电层106和P 电极107,透明导电层106和P电极107一一对应。即,LED芯片的区域通过透明导电层和第二电极进行限定,多个LED芯片通过半导体层相互连接。其中,半导体层的材料可以是任何适用的半导体材料,例如可以是氮化镓(GaN)基材料,也可以是磷化铝镓铟(AlGaInP)基材料;以GaN 基半导体材料为例,N型半导体层可以是N-GaN层,发光层可以是多量子阱结构,P型半导体层可以是P-GaN层;所述LED芯片优选为Micro-LED 芯片。应理解,图1中LED芯片的数量仅为示例性的,在此不做限定。优选地,LED芯片还可以包括非掺杂半导体层102,该非掺杂半导体层102设置于N型半导体层103的远离透明导电层106的一侧,用以降低N型半导体层与LED器件的衬底之间的晶格失配和热应力失配,且有利于衬底剥离。优选地,LED芯片还可以包括载流子限制层(图中未示出),该载流子限制层可以设置于P型半导体层105与发光层104之间,用以提高载流子传输能力,提高器件的发光效率。
优选地,透明导电层106为镍/金双层金属层或氧化铟锡层。透明导电层106经快速退火提高其电导率,并实现透明导电层与第二半导体层之间的欧姆接触。具体地,在透明导电层为镍/金双层结构金属层的情况下,在 550-580℃温度下,在N2气体环境中处理4-6min,然后置于N2和O2混合气体环境中处理4-8min,其中N2和O2的体积比为3-5:1,最后进行快速冷却;在透明导电层为ITO的情况下,在550-650℃温度下置于O2气体环境中处理200-400s,以使ITO氧化,然后在700-800℃温度下置于N2气体环境中处理25-35s,从而使ITO合金。通过对透明导电层进行退火处理,可以进一步提高透明导电层的电导率,使透明导电层层与P型半导体层实现欧姆接触,从而进一步改善电流传输,降低发光单元之间串扰;此外,退火处理可以降低N型半导体层的电阻,有助于提高LED器件的光电性能。
本公开的LED器件,无需刻蚀形成Micro-LED芯片,Micro-LED芯片通过半导体层相互连接,不仅有效避免了刻蚀对Mesa侧壁造成的损伤,改善了器件性能;而且使得Micro-LED芯片之间的距离可以很小,从而进一步提高了器件的像素密度。
进一步地,所述LED芯片的第二半导体层的电阻较相邻所述LED芯片之间的第二半导体层的电阻小,从而使得横向电阻较大,促使电流垂直传输,有效防止像素(即Micro-LED芯片)之间串扰。
一种可选的实施例中,所述LED芯片的第二半导体层的掺杂浓度较相邻所述LED芯片之间的第二半导体层的掺杂浓度高。所述掺杂浓度指第二半导体层中受主杂质的掺杂浓度,通过提高LED芯片的第二半导体层的掺杂浓度,降低其电阻,从而其电阻低于相邻LED芯片之间的第二半导体层的电阻,电流更易垂直传输,有效防止相邻LED芯片之间串扰。 LED芯片的第二半导体层的掺杂浓度可以通过激光退火和/或离子注入的方式增大。
其中一种方式,在设置透明导电层之前,按照预设图案对所述发光区的第二半导体层进行激光退火,获得多个高掺杂浓度子区域。具体地,按照预设图案,仅针对像素区域(即发光单元的区域)的第二半导体层进行选择性区域激光退火,激活其中受主杂质的掺杂,使像素区域的第二半导体层的掺杂浓度增加,电阻减小,从而有利于引导电流垂直传输,避免像素(即发光单元)之间的串扰。
另一种方式,在设置透明导电层之前,按照预设图案对所述发光区的第二半导体层进行离子注入,即按照预设图案向所述发光区的第二半导体层注入受主杂质,使像素区域的第二半导体层的掺杂浓度增大。具体地,按照预设图案,仅针对像素区域的第二半导体层额外注入受主杂质,从而增大像素区域的第二半导体层的掺杂浓度,降低像素区域的第二半导体层的电阻,进而有利于引导电流垂直传输,避免像素之间的串扰。
其中,预设图案可以是根据实际需要预先设定的在发光区设置发光单元的图案,包括发光单元的数量、尺寸、位置、间距、俯视投影形状等信息。而P型半导体层的受主杂质,则是价电子数比主半导体材料更少的杂质原子。半导体中掺杂受主杂质后,受主杂质电离,使价带中的导电空穴增多,增强了半导体的导电能力。以P-GaN为例,受主杂质可以是Mg原子,Mg原子掺杂浓度增加,P-GaN的电阻减小。上述两种方式中,可以通过选择性区域激光退火激活像素区域的P-GaN层的Mg原子,和/或通过选择性区域离子注入进一步提高像素区域的P-GaN层的Mg掺杂浓度,从而降低像素区域的P-GaN层的电阻,增大横向电阻,促进电流垂直传输,避免像素之间串扰。
另一种可选的实施例中,通过离子注入的方式增大相邻所述LED芯片之间的第二半导体层的电阻,从而使得横向电阻增大,电流更易从LED 芯片中垂直传输,避免相邻LED芯片之间串扰。
具体地,可以对LED芯片之间的第二半导体层通过离子注入的方式注入任意一种或多种可以增加其电阻的材料,例如可以是He、C、N、O、 F中的任意一种或多种;并可以通过控制离子注入的能量、时间等来控制第二半导体层中离子注入的深度及掺杂浓度,从而合理控制发光单元之间的第二半导体层的电阻,以促进电流垂直传输,防止像素之间的串扰。该过程可以在设置透明导电层和/或电极层之前和/或之后进行,若在设置透明导电层和/或电极层之后进行,则可以以透明导电层或电极层为掩膜,无需其他额外的掩膜,从而可以节省工艺,降低制备成本。
可以理解的是,本公开实施例为了降低像素之间的串扰所采用的几种方案可以任选其一实施,也可以任选其中两种或两种以上的方案结合实施,本公开不做特别限定。
进一步地,所述非发光区300包括层叠设置的N型半导体层103和N 电极108(即第一电极),多个所述LED芯片通过所述N型半导体层103 与所述N电极108电连接。
进一步地,所述LED器件500还包括钝化层109,钝化层109设置于 N电极108和P电极107的远离半导体层的一侧,用以保护N电极108 和P电极107;钝化层109上设置有电极接触孔110,电极接触孔110内设置有键合层111。
进一步地,所述LED器件500还包括电路基板400,电路基板400 通过键合层111与LED芯片键合。
本公开还提供一种LED器件的制备方法,用以制备本公开提供的LED 器件。
参照图2,图2是示出根据本公开的一个实施例的LED器件的制备方法的流程图。如图2所示,该LED器件的制备方法包括以下步骤 S201-S203:
步骤S201:在LED器件的衬底上设置发光区和非发光区,所述非发光区包括第一半导体层;
步骤S202:在所述发光区的远离所述衬底的一侧按照预设图案设置透明导电层;
步骤S203:在所述透明导电层和所述第一半导体层的远离所述衬底的一侧设置电极层。
本公开的LED器件的制备方法,通过图形化的透明导电层定义像素位置,从而避免了刻蚀对Mesa侧壁造成的损伤,有效改善了器件性能。此外,通过合理控制透明导电层的间距,从而控制Micro-LED芯片之间的间距,在降低相邻Micro-LED芯片之间串扰的同时获得较高的像素密度。
在步骤S201中,可以在LED器件的衬底上设置发光区和非发光区,所述非发光区包括第一半导体层。
根据本公开的实施例,在衬底上设置发光区和非发光区,可以是通过外延生长的方法在衬底上生长获得外延结构,然后通过刻蚀区分发光区和非发光区;也可以是对标准外延片进行刻蚀,以区分发光区和非发光区。
具体地,通过外延生长的方法在衬底上生长获得外延层,例如可以通过液相磊晶、有机金属气相磊晶或分子束磊晶中的任意一种方法在衬底上依次生长N型半导体层、发光层、P型半导体层,获得外延结构。LED器件的衬底可以采用蓝宝石衬底、硅衬底、碳化硅衬底、砷化镓衬底、氮化铝衬底、氧化锌衬底中的任意一种,本公开实施例优选蓝宝石衬底。蓝宝石衬底即三氧化二铝衬底,具有化学稳定性好、不吸收可见光等优点,且价格低廉,制备技术成熟,适于工业化大批量生产,有利于降低显示基板的制作成本。
标准外延片可以通过外采获得,优选标准多量子阱结构的外延片,包括从下到上依次层叠的衬底、N型半导体层、多量子阱结构、P型半导体层。
其中,半导体层的材料可以是任何适用的半导体材料,例如可以是氮化镓(GaN)基材料,也可以是磷化铝镓铟(AlGaInP)基材料,在此不做特别限定。本公开实施例中,第一半导体层优选为N型半导体层,第二半导体层优选为P型半导体层。优选地,衬底与N型半导体层之间可以增加非掺杂半导体层,以降低N型半导体层与衬底之间的晶格失配和热应力失配,且有利于衬底剥离;P型半导体层与发光层之间可以增加载流子限制层,以提高载流子传输能力,提高器件的发光效率。以GaN基半导体材料为例,衬底可以选择蓝宝石衬底,非掺杂半导体层可以是U-GaN层, N型半导体层可以是N-GaN层,发光层可以是多量子阱结构,载流子限制层可以是P型Al掺杂GaN层,P型半导体层可以是P-GaN层,其中, P-GaN层可以是Mg掺杂GaN层。
对外延结构或标准外延片进行刻蚀以区分发光区和非发光区,例如可以以光刻胶或二氧化硅为掩膜,通过电感耦合等离子体(ICP)刻蚀的方法在衬底中部刻蚀获得一个大的发光台面,即发光区,非发光区位于发光区的外围。其中,刻蚀气体可以包括Cl2、BCl3、Ar,刻蚀深度可以延伸至第一半导体层与发光层的界面处,从而使得发光区包括N型半导体层、发光层(可以是多量子阱结构)、P型半导体层,非发光区包括N型半导体层;发光区与非发光区的面积比例可根据实际需要设置,发光区的俯视投影形状可以是方形、圆形、椭圆形、多边形等,在此不做特别限定。可以理解的是,发光区与非发光区通过N型半导体层相连接,刻蚀深度略低于N型半导体层与发光层的界面处,同样可以实现本公开的技术方案。
参照附图3a,标准外延片100包括衬底101、非掺杂半导体层102、 N型半导体层103、发光层104、P型半导体层105;标准外延片100经刻蚀获得发光区200(虚线框所示),其中,刻蚀深度延伸至N型半导体层 103;非发光区300位于发光区200的外围,非发光区包括裸露的N型半导体层103。
在步骤S202中,可以在所述发光区的远离所述衬底的一侧按照预设图案设置透明导电层。
根据本公开的实施例,在所述发光区的远离所述衬底的一侧按照预设图案设置透明导电层,以通过透明导电层定义像素位置。其中,预设图案可以是根据实际需要预先设定的在发光区设置发光单元的图案,包括发光单元的数量、尺寸、位置、间距、俯视投影形状等信息。
具体地,可以按照预设图案在发光区设置光刻胶,然后采用电子束蒸发、等离子体溅射、或热蒸发等方法将透明导电层沉积于第二半导体层上。透明导电层可以选择任何适用的透明导电材料,例如可以是镍/金双层金属层或氧化铟锡(ITO)层,本公开实施例优选ITO层。
优选地,在沉积透明导电层后,可采用快速退火的方法对透明导电层进行退火,以使透明导电层与第二半导体层实现欧姆接触。
具体地,在透明导电层为镍/金双层结构金属层的情况下,在550-580℃温度下,在N2气体环境中处理4-6min,然后置于N2和O2混合气体环境中处理4-8min,其中N2和O2的体积比为3-5:1,最后进行快速冷却;在透明导电层为ITO的情况下,在550-650℃温度下置于O2气体环境中处理 200-400s,以使ITO氧化,然后在700-800℃温度下置于N2气体环境中处理25-35s,从而使ITO合金。通过对透明导电层进行退火处理,可以进一步提高透明导电层的电导率,使透明导电层层与P型半导体层实现欧姆接触,从而进一步改善电流传输,降低发光单元之间串扰;此外,退火处理可以降低N型半导体层的电阻,有助于提高LED器件的光电性能。
参照图3b,在P型半导体层105上方按照预设图案沉积透明导电层层106,其中,透明导电层106可以是ITO层,包括多个ITO小区域,构成ITO阵列,ITO覆盖的部分形成发光单元,即,发光区200按照ITO阵列的图案划分为多个发光单元。应理解,图3b中示出的发光单元的数量仅是示例性的,在此不做限定。
为了进一步避免相邻发光单元之间的串扰,本公开实施例通过减小发光单元的第二半导体层的电阻和/或增大发光单元之间的第二半导体层的电阻,以使横向电阻相对增大,从而使电流从透明导电层向第一半导体层垂直传输,有效改善了电流传输,降低了发光单元之间的串扰。其中,本公开实施例按照所述预设图案对所述发光区的第二半导体层的掺杂浓度进行调整,以获得多个高掺杂浓度子区域,该多个高掺杂浓度子区域即像素区域,通过提高像素区域(即发光单元区域)的第二半导体层的掺杂浓度,降低发光单元的第二半导体层的电阻;对所述透明导电层或所述电极层之间的第二半导体层进行离子注入,以提高发光单元之间的第二半导体层的电阻。而提高像素区域的第二半导体层的掺杂浓度则可以通过激光退火和离子注入两种方式实现。以下详细阐述。
在一个具体的实施例中,在设置透明导电层之前,按照预设图案对所述发光区的第二半导体层进行激光退火,获得多个高掺杂浓度子区域。具体地,按照预设图案,仅针对像素区域(即发光单元的区域)的第二半导体层进行选择性区域激光退火,激活其中受主杂质的掺杂,使像素区域的第二半导体层的掺杂浓度增加,电阻减小,从而有利于引导电流垂直传输,避免像素(即发光单元)之间的串扰。
另一个具体的实施例中,在设置透明导电层之前,按照预设图案对所述发光区的第二半导体层进行离子注入,即按照预设图案向所述发光区的第二半导体层注入受主杂质,使像素区域的第二半导体层的掺杂浓度增大。具体地,按照预设图案,仅针对像素区域的第二半导体层额外注入受主杂质,从而增大像素区域的第二半导体层的掺杂浓度,降低像素区域的第二半导体层的电阻,进而有利于引导电流垂直传输,避免像素之间的串扰。
可以理解的是,不同半导体材料的受主杂质不同。本公开实施例中,第二半导体层为P型半导体层,受主杂质为价电子数比主半导体材料更少的杂质原子。半导体中掺杂受主杂质后,受主杂质电离,使价带中的导电空穴增多,增强了半导体的导电能力。以P-GaN为例,受主杂质可以是 Mg原子,Mg原子掺杂浓度增加,P-GaN的电阻减小。上述两个具体的实施例中,可以通过选择性区域激光退火激活像素区域的P-GaN层的Mg 原子,和/或通过选择性区域离子注入进一步提高像素区域的P-GaN层的 Mg掺杂浓度,从而降低像素区域的P-GaN层的电阻,增大横向电阻,促进电流垂直传输,避免像素之间串扰。
具体地,对于通过选择性区域激光退火激活像素区域的P-GaN层的 Mg原子的情况,可以通过控制激光能量、激光退火时间等参数来控制 P-GaN层的掺杂浓度;对于通过选择性区域离子注入进一步提高像素区域的P-GaN层的Mg掺杂浓度的情况,可以通过控制离子注入的能量、时间等来控制P-GaN层中离子注入的深度及掺杂浓度,例如,当P-GaN的厚度为0.1-20μm,注入深度为P-GaN的厚度时,离子注入的能量优选为 10-500keV,离子注入的时间优选为1-10min。完成离子注入后,可通过快速退火,修复损伤的晶格,其中,退火温度优选为600-1000℃,退火时间优选为1-30min。本公开实施例通过优化快速退火的温度及时间等参数,不仅可以使晶格在热环境中自我重组以修复离子注入损伤,而且可以有效抑制GaN在高温下的分解,并可以有效激活受主且有利于受主均匀分布。
采用上述两种方式之一或两种方式结合降低像素区域的第二半导体层的电阻后,在其上相应位置设置透明导电层,即获得符合预设图案的多个发光单元。
另一个具体的实施例中,在设置透明导电层之后,可以以透明导电层为掩膜,对所述发光单元之间的第二半导体层进行离子注入,以提高其电阻,从而促进电流垂直传输,防止像素之间的串扰。具体地,可以对发光单元之间的第二半导体层注入任意一种或多种可以增加其电阻的材料,例如可以是He、C、N、O、F中的任意一种或多种;可以通过控制离子注入的能量、时间等来控制第二半导体层中离子注入的深度及掺杂浓度,例如,以第二半导体层为P-GaN层为例,当P-GaN的厚度为0.1-20μm,注入深度为P-GaN的厚度时,离子注入的能量优选为10-500keV,离子注入的时间优选为1-10min。
可以理解的是,通过选择性区域离子注入提高像素区域之间的第二半导体层的电阻同样可以在设置透明导电层之前进行,例如可以选择合适的掩膜以对像素区域之间的第二半导体层选择性地进行离子注入。具体离子注入的方式可以类似,在此不再赘述。此外,上述几种方案互不冲突,即,在设置透明导电层之前,对像素区域的第二半导体层进行选择性区域激光退火,和/或通过选择性区域离子注入进一步提高像素区域的第二半导体层的掺杂浓度,和/或通过选择性区域离子注入提高像素区域之间的第二半导体层的电阻;和/或在设置透明导电层之后,通过选择性区域离子注入提高像素区域之间的第二半导体层的电阻,均可以实现本申请的技术方案。
在步骤S203中,可以在所述透明导电层和所述第一半导体层的远离所述衬底的一侧设置电极层。
根据本公开的实施例,可以通过一次沉积工艺在发光单元的透明导电层及非发光区的第一半导体层上沉积电极层,分别作为第二电极和第一电极;也可以通过两次沉积工艺分别在发光单元的透明导电层及非发光区的第一半导体层上沉积第二电极和第一电极。本公开实施例中,第一半导体层为N型半导体层,第一电极为N电极,第二电极为P电极。
具体地,在发光单元的透明导电层及非发光区的第一半导体层上设置电极层,例如可以通过电子束蒸发、等离子体溅射、或热蒸发等方法将电极材料蒸发到发光单元的透明导电层上及非发光区的第一半导体层上,从而形成与发光单元一一对应的P电极及公共N电极。其中,电极材料可以是钛、铝、金、铬、镍、铂、钯、铁等金属中的一种或多种。发光单元通过半导体层与公共N电极电连接,其中,半导体层包括N型半导体层、发光层(可以是多量子阱结构)、P型半导体层。
参照附图3c,在发光单元的透明导电层106上设置P电极107,在非发光区300的N型半导体层103上设置N电极108,其中,P电极107与透明导电层106一一对应,P电极107与N电极108的俯视投影形状可以根据实际需要设置,例如,P电极107的俯视投影形状可以是方形、圆形、圆角方形、多边形等,N电极108的俯视投影形状可以是长条形、长椭圆形等。P电极107与N电极108可以采用任何适用的电极材料,二者材料可以相同或不同,可以是单层金属层或多层金属层,本公开实施例中,优选Ti/Al/Ti/Au和/或Ni/Fe/Pt/Pd。
一种可选的实施例中,为了有效避免像素之间的串扰,可以在设置电极层之后,以电极层为掩膜,对所述发光单元之间的第二半导体层进行离子注入,从而提高其电阻,进而促进电流垂直传输。具体地,可以对发光单元之间的第二半导体层注入任意一种或多种可以增加其电阻的材料,例如可以是He、C、N、O、F中的任意一种或多种;可以通过控制离子注入的能量、时间等来控制第二半导体层中离子注入的深度及掺杂浓度,例如,以第二半导体层为P-GaN层为例,当P-GaN的厚度为0.1-20μm,注入深度为P-GaN的厚度时,离子注入的能量优选为10-500keV,离子注入的时间优选为1-10min,注入宽度受电极层和/或透明导电层的间隔限制。应理解,透明导电层与电极层的尺寸可以一致,也可以不一致,通常情况,电极层的尺寸略小于透明导电层的尺寸,电极层的俯视投影形状也可以根据实际需要进行设置,在此情况下,可以以透明导电层为掩膜对发光单元之间的第二半导体层进行离子注入,也可以额外设置其它掩膜,本公开不做限定。
可以理解的是,本公开实施例为了降低像素之间的串扰所采用的几种方案可以任选其一实施,也可以任选其中两种或两种以上的方案结合实施,本公开不做特别限定。
作为一种可选地实施例,LED器件的制备方法还包括:在所述电极层的远离所述衬底的一侧设置钝化层;在所述钝化层上设置电极接触孔,露出部分电极层;在所述电极接触孔内设置键合层;将所述电极层与电路基板通过所述键合层进行键合,并剥离所述衬底。
具体地,采用等离子体增强化学气相沉积法(PECVD)、原子层沉积法(ALD)在电极层上沉积钝化层,用以保护电极层,其中,钝化层可以采用二氧化硅、氮化硅、氧化铝等材料;然后采用干刻和/或湿刻的方式在钝化层上刻蚀电极接触孔,以露出部分P电极和N电极,其中,电极接触孔的位置、俯视投影形状、数量等可根据实际需要设置,在此不做特别限定;最后,采用光刻剥离法在电极接触孔处沉积键合层,其中,键合层可采用铟、钛、铝、镍、金、铬、铂等金属中的一种或多种。本公开实施例采用设置钝化层、在钝化层上选择性开孔的方式,不仅有利于保护电极层及发光区,而且可以限定焊料与电极层的接触面积,避免焊料与电极层渗透而影响电极层导电性能。此外,在电极接触孔中设置键合层还可以有效避免焊料在回流过程中外溢,促使焊料形成球状或半球状凸点,以利于后续与电路基板的键合。
进一步地,将电极层通过键合层与电路基板键合后,将衬底剥离。衬底剥离方法可采用现有技术中任一种,包括但不限于激光剥离、干法腐蚀、湿法腐蚀等,优选激光剥离。
可以理解的是,本公开技术方案还可以采用其他任何适用的键合技术,例如,可以将电极层与电路基板的键合区进行键合。
如图3d所示,在P电极107和N电极108的远离衬底的一侧设置钝化层109;在钝化层109上选择性地开设电极接触孔110,并在电极接触孔110内设置键合层111;P电极107和N电极108分别通过键合层111 与电路基板400键合,并剥离衬底。应理解,图3d中发光单元的数量仅为示例性的,在此不做限定。
本公开的LED器件的制备方法,通过图形化的透明导电层定义像素位置,一方面有效避免了刻蚀对Mesa侧壁造成的损伤,改善了器件性能;另一方面使得Micro-LED芯片之间的距离可以很小,从而进一步提高了器件的像素密度。此外,本公开通过提高发光单元的第二半导体层的掺杂浓度以降低其电阻,和/或通过离子注入增大LED芯片之间的第二半导体层的电阻,从而有效改善电流传输,避免了相邻LED芯片之间的串扰,提高了器件性能。
本公开还提供了一种显示装置。该显示装置包括上述LED器件,该 LED器件可以包括Micro-LED芯片阵列。该显示装置例如可以是应用于电子设备的显示屏。该电子设备可以包括:智能手机、智能手表、笔记本电脑、平板电脑、行车记录仪、导航仪等任何具有显示屏的设备。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施方式例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
以上所述仅为本公开的优选实施例而已,并不用于限制本公开,对于本领域的技术人员来说,本公开可以有各种更改和变化。凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。
Claims (10)
1.一种LED器件,其中,所述LED器件包括发光区和非发光区,所述发光区包括多个LED芯片,所述LED芯片包括依次层叠设置的第一半导体层、发光层、第二半导体层、透明导电层、第二电极,多个所述LED芯片通过所述第一半导体层、发光层、第二半导体层相互连接。
2.根据权利要求1所述的LED器件,其中,所述LED芯片的第二半导体层的电阻较相邻所述LED芯片之间的第二半导体层的电阻小。
3.根据权利要求2所述的LED器件,其中,相邻所述LED芯片之间的第二半导体层的电阻通过离子注入的方式增大。
4.根据权利要求1所述的LED器件,其中,所述第一半导体层为N型半导体层,所述发光层为多量子阱结构,所述第二半导体层为P型半导体层。
5.根据权利要求4所述的LED器件,其中,所述第一半导体层为N-GaN层,所述第二半导体层为P-GaN层。
6.根据权利要求4所述的LED器件,其中,所述透明导电层为镍/金双层金属层或氧化铟锡层。
7.根据权利要求1所述的LED器件,其中,所述非发光区包括层叠设置的第一半导体层和第一电极,多个所述LED芯片通过所述第一半导体层与所述第一电极电连接。
8.根据权利要求7所述的LED器件,其中,所述LED器件还包括钝化层,所述钝化层设置于所述第一电极和所述第二电极的远离所述半导体层的一侧;所述钝化层上设置有电极接触孔,所述电极接触孔内设置有键合层。
9.根据权利要求8所述的LED器件,其中,所述LED器件还包括电路基板,所述电路基板通过所述键合层与所述LED芯片键合。
10.一种显示装置,其中,所述显示装置包括权利要求1至9中任一项所述的LED器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123355996.2U CN217182202U (zh) | 2021-12-29 | 2021-12-29 | Led器件及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123355996.2U CN217182202U (zh) | 2021-12-29 | 2021-12-29 | Led器件及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217182202U true CN217182202U (zh) | 2022-08-12 |
Family
ID=82730455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202123355996.2U Active CN217182202U (zh) | 2021-12-29 | 2021-12-29 | Led器件及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217182202U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116404028A (zh) * | 2023-05-10 | 2023-07-07 | 诺视科技(苏州)有限公司 | 像素单元及其制作方法、微显示屏、像素级分立器件 |
-
2021
- 2021-12-29 CN CN202123355996.2U patent/CN217182202U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116404028A (zh) * | 2023-05-10 | 2023-07-07 | 诺视科技(苏州)有限公司 | 像素单元及其制作方法、微显示屏、像素级分立器件 |
CN116404028B (zh) * | 2023-05-10 | 2024-04-05 | 诺视科技(苏州)有限公司 | 像素单元及其制作方法、微显示屏、像素级分立器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4999696B2 (ja) | GaN系化合物半導体発光素子及びその製造方法 | |
WO2016111789A1 (en) | Led structures for reduced non-radiative sidewall recombination | |
AU2014370328A1 (en) | LED with internally confined current injection area | |
US7196348B2 (en) | GaN system semiconductor light emitting device excellent in light emission efficiency and light extracting efficiency | |
CN101969089A (zh) | 一种具有电流阻挡层氮化镓基发光二极管的制作方法 | |
TWI437737B (zh) | 發光二極體結構及其製造方法 | |
TW201214771A (en) | Light emitting device, light emitting device package, and lighting device | |
JP2013034010A (ja) | 縦型発光素子 | |
CN217182202U (zh) | Led器件及显示装置 | |
CN111446335A (zh) | 一种发光二极管及其制备方法 | |
CN114242853B (zh) | Led器件的制备方法、led器件及显示装置 | |
CN109216395B (zh) | 发光结构、发光晶体管及其制造方法 | |
KR101525913B1 (ko) | 수직구조 발광다이오드 및 이의 제조방법 | |
EP3996154A1 (en) | Light emitting element, manufacturing method therefor and display device | |
US20220376144A1 (en) | Light-emitting diode and display device comprising same | |
CN112510130A (zh) | 一种倒装结构蓝光Mico-LED芯片设计制造方法 | |
KR20120081042A (ko) | GaN계 화합물 반도체 발광 소자 | |
KR101129089B1 (ko) | 수평형 발광 다이오드의 제조방법 | |
EP3998645A1 (en) | Light emitting element, manufacturing method thereof, and display device comprising light emitting element | |
US7183579B2 (en) | Gallium nitride (GaN)-based semiconductor light emitting diode and method for manufacturing the same | |
WO2008001990A1 (en) | Iii-nitride semiconductor light emitting device and method for manufacturing the same | |
CN114846629A (zh) | 发光二极管前体及其制备方法 | |
CN112909136A (zh) | 发光二极管、显示面板、显示装置及制备方法 | |
KR20200111323A (ko) | 반도체 발광소자 및 그 제조 방법 | |
US20240079523A1 (en) | Light-Emitting Device, Display Device Including the Same, and Method for Manufacturing the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |