KR20050104026A - 고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로 - Google Patents

고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로 Download PDF

Info

Publication number
KR20050104026A
KR20050104026A KR1020040029182A KR20040029182A KR20050104026A KR 20050104026 A KR20050104026 A KR 20050104026A KR 1020040029182 A KR1020040029182 A KR 1020040029182A KR 20040029182 A KR20040029182 A KR 20040029182A KR 20050104026 A KR20050104026 A KR 20050104026A
Authority
KR
South Korea
Prior art keywords
region
high voltage
junction termination
voltage region
junction
Prior art date
Application number
KR1020040029182A
Other languages
English (en)
Other versions
KR101078757B1 (ko
Inventor
전창기
김성룡
권태훈
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020040029182A priority Critical patent/KR101078757B1/ko
Priority to US11/114,693 priority patent/US7309894B2/en
Publication of KR20050104026A publication Critical patent/KR20050104026A/ko
Priority to US11/950,959 priority patent/US7655979B2/en
Application granted granted Critical
Publication of KR101078757B1 publication Critical patent/KR101078757B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1313—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells specially adapted for a particular application
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G49/00—Conveying systems characterised by their application for specified purposes not otherwise provided for
    • B65G49/05—Conveying systems characterised by their application for specified purposes not otherwise provided for for fragile or damageable materials or articles
    • B65G49/06—Conveying systems characterised by their application for specified purposes not otherwise provided for for fragile or damageable materials or articles for fragile sheets, e.g. glass
    • B65G49/062—Easels, stands or shelves, e.g. castor-shelves, supporting means on vehicles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G49/00—Conveying systems characterised by their application for specified purposes not otherwise provided for
    • B65G49/05—Conveying systems characterised by their application for specified purposes not otherwise provided for for fragile or damageable materials or articles
    • B65G49/06—Conveying systems characterised by their application for specified purposes not otherwise provided for for fragile or damageable materials or articles for fragile sheets, e.g. glass
    • B65G49/068—Stacking or destacking devices; Means for preventing damage to stacked sheets, e.g. spaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 고전압 게이트 드라이버 집적회로는, 고전압 영역과, 고전압 영역을 둘러싸는 접합 터미네이션과, 접합 터미네이션을 둘러싸는 저전압 영역과, 그리고 적어도 일부가 접합 터미네이션과 중첩되도록 고전압 영역 및/또는 저전압 영역 사이에 배치되는 레벨변동 트랜지스터 및 고전압 접합 커패시터를 포함한다.

Description

고전압 접합 커패시터 및 고전압 수평형 디모스 트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로{High voltage gate driver integrated circuit including high voltage junction capacitor and high voltage LDMOS transistor}
본 발명은 고전압 게이트 드라이버 집적회로에 관한 것으로서, 보다 상세하게는 고전압 접합 커패시터 및 고전압 수평형 디모스 트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로에 관한 것이다.
도 1은 종래의 고전압 게이트 드라이버 집적회로를 개략적으로 나타내 보인 레이아웃도이다.
도 1을 참조하면, 종래의 고전압 게이트 드라이버 집적회로(100)는, 저전압 영역(110)과 이 저전압 영역(110)에 의해 둘러싸인 고전압 영역(120)을 포함한다. 두 영역 사이에는 접합 터미네이션(junction termination)(131)이 배치된다. 저전압 영역(110) 내에는 n형의 수평형 디모스(이하 LDMOS; Lateral Double-diffused MOS) 트랜지스터(132)가 배치된다. 고전압 영역(120) 내에는 p형의 고전압 모스(MOS) 트랜지스터(133)가 배치된다. 저전압 영역(110)으로부터 고전압 영역(120)으로의 신호전송은 접 합터미네이션(131)과 n형의 LDMOS 트랜지스터(132)을 통해 이루어진다. 반대로 고전압 영역(120)으로부터 저전압 영역(110)으로의 신호전송은 접합 터미네이션(131)과 p형의 MOS 트랜지스터(133)를 통해 이루어진다. 여기서 상기 n형의 LDMOS 트랜지스터(132) 및 p형의 MOS 트랜지스터(133)은 각각 저전압에서 고전압으로 또는 고전압에서 저전압으로의 레벨 변동(level-shifting)을 위한 소자들이다.
상기 접합 터미네이션(131)은 저전압 영역(110)과 고전압 영역(120) 사이의 전기적인 절연(isolation)을 위한 것으로서, 고전압 게이트 드라이버 집적회로(100)의 높은 신뢰성을 위해서는 충분한 폭으로 형성되어야 한다. 특히 대략 600V 이상의 브레이크다운 전압을 확보하고, 디플리션 영역 형성으로 인한 펀치-스루에 의한 오동작을 방지하기 위해서는, 접합 터미네이션(131)의 폭이 상당히 커야 한다. 그러나 이와 같은 종래의 고전압 게이트 드라이버 집적회로(100)는, 저전압 영역(110) 및 고전 압영역(120)에 각각 n채널 LDMOS 트랜지스터(132) 및 p채널 MOS 트랜지스터(133)가 포함되고, 그 사이에는 비교적 넓은 폭의 접합 터미네이션(131)이 배치되므로 소자의 크기가 커진다는 단점을 갖는다. 더욱이 필요에 따라서는 고전압 접합 커패시터가 필요한 경우도 있는데, 이 경우에는 소자 외부에 별도의 소자로서 고전압 접합 커패시터를 배치하고 배선 등의 수단을 이용하여 전기적으로 연결하여 사용하여야 한다.
본 발명이 이루고자 하는 기술적 과제는, 적어도 접합 터미네이션의 일부에 고전압 접합 커패시터 및 고전압 수평형 디모스 트랜지스터를 형성시킴으로써 소자의 집적도를 향상시킨 고전압 게이트 드라이버 집적회로를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 제1 실시예에 따른 고전압 게이트 드라이버 집적회로는, 고전압 영역; 상기 고전압 영역을 둘러싸는 접합 터미네이션; 상기 접합 터미네이션을 둘러싸는 저전압 영역; 및 적어도 일부가 상기 접합 터미네이션과 중첩되도록 상기 고전압 영역 및 저전압 영역 사이에 배치되는 레벨변동 트랜지스터를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 제2 실시예에 따른 고전압 게이트 드라이버 집적회로는, 고전압 영역; 상기 고전압 영역을 둘러싸는 접합 터미네이션; 상기 접합 터미네이션을 둘러싸는 저전압 영역; 및 적어도 일부가 상기 접합 터미네이션과 중첩되도록 상기 고전압 영역 및 저전압 영역 사이에 배치되는 고전압 접합 커패시터를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 제3 실시예에 따른 고전압 게이트 드라이버 집적회로는, 고전압 영역; 상기 고전압 영역을 둘러싸는 접합 터미네이션; 상기 접합 터미네이션을 둘러싸는 저전압 영역; 및 적어도 일부가 상기 접합 터미네이션과 중첩되도록 상기 고전압 영역 및 저전압 영역 사이에 배치되는 레벨변동 트랜지스터 및 고전압 접합 커패시터를 포함하는 것을 특징으로 한다.
본 발명의 제1 실시예 또는 제3 실시예에 있어서, 상기 레벨변동 트랜지스터는 수평형 디모스 트랜지스터인 것이 바람직하다.
이 경우 상기 수평형 디모스 트랜지스터는, 제1 도전형의 기판 위에 형성된 제2 도전형의 에피택셜층; 상기 에피택셜층의 상부에 형성된 제1 도전형의 웰 영역; 상기 웰 영역 상부에 형성된 제2 도전형의 고농도 소스 영역; 상기 에피택셜층의 상부에서 상기 웰 영역과 수평방향으로 일정 간격 이격되도록 형성된 제2 도전형의 고농도 드레인 영역; 상기 웰 영역 상부의 채널형성 영역 위에서 게이트 절연막을 개재하여 형성되는 게이트 전극; 상기 고농도 소스 영역과 전기적으로 연결되는 소스 전극; 및 상기 고농도 드레인 영역과 전기적으로 연결되는 드레인 전극을 포함하는 것이 바람직하다.
이 경우 상기 접합 터미네이션은, 상기 고전압 영역과 일정 간격 이격되면서 상기 고전압 영역을 둘러싸는 제1 영역; 및 상기 제1 영역과 상기 고전압 영역 사이의 제2 영역을 포함하는 것이 바람직하다.
상기 제1 영역은, 상기 웰 영역의 하부에 접촉하여 수직방향으로 상기 기판까지 연장되어 상기 수평형 디모스 트랜지스터와 상기 저전압 영역을 전기적으로 분리시키는 절연영역을 포함하는 것이 바람직하다.
상기 웰 영역의 상부에서 상기 소스 전극과 컨택되도록 형성되는 제1 도전형의 고농도 컨택 영역을 더 포함할 수 있다.
본 발명의 제2 실시예 또는 제3 실시예에 있어서, 상기 고전압 접합 커패시터는, 상기 에피택셜층의 상부에 형성된 제1 도전형의 웰 영역; 상기 웰 영역 상부에 형성된 제1 도전형의 고농도 컨택 영역; 상기 에피택셜층의 상부에서 상기 웰 영역과 수평방향으로 일정 간격 이격되도록 형성된 제2 도전형의 고농도 드레인 영역; 상기 웰 영역 상부의 채널형성 영역 위에서 게이트 절연막을 개재하여 형성되는 게이트 전극; 상기 고농도 컨택 영역과 전기적으로 연결되되 상기 게이트 전극과 전기적으로 단락되도록 형성되는 소스 전극; 및 상기 고농도 드레인 영역과 전기적으로 연결되는 드레인 전극을 포함하는 것이 바람직하다.
이 경우 상기 접합 터미네이션은, 상기 고전압 영역과 일정 간격 이격되면서 상기 고전압 영역을 둘러싸는 제1 영역; 및 상기 제1 영역과 상기 고전압 영역 사이의 제2 영역을 포함하는 것이 바람직하다.
상기 제1 영역은, 상기 웰 영역의 하부에 접촉하여 수직방향으로 상기 기판까지 연장되어 상기 수평형 디모스 트랜지스터와 상기 저전압 영역을 전기적으로 분리시키는 절연영역을 포함하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 2는 본 발명에 따른 고전압 게이트 드라이버 집적회로를 나타내 보인 레이아웃도이다. 그리고 도 3 및 도 4는 각각 도 2의 선 Ⅲ-Ⅲ'와 도 2의 선 Ⅳ-Ⅳ'를 따라 절단하여 나타내 보인 단면도들이다. 도 2 내지 도 4에서 동일한 참조부호는 동일한 요소를 나타낸다.
먼저 도 2를 참조하면, 본 발명의 실시예에 따른 고전압 게이트 드라이버 집적회로(200)는, 저전압 영역(210), 접합 터미네이션(250) 및 고전압 영역(230)을 포함한다. 저전압 영역(210)은 고전압 영역(230)을 둘러싼다. 접합 터미네이션(250)은 저전압 영역(210)과 고전압 영역(230) 사이에 배치된다. 고전압 영역(230)은 섬(island) 형태로 배치된다. 접합 터미네이션(250)의 일부영역에는 고전압 LDMOS 트랜지스터(240)와 고전압 접합 커패시터(260)가 배치된다. 즉 고전압 LDMOS 트랜지스터(240)의 일부는 접합 터미네이션(250)과 중첩되며 나머지는 접합 터미네이션(250)에 의해 둘러싸인다. 고전압 접합 커패시터(260)도 또한 일부는 접합 터미네이션(250)과 중첩되며 나머지는 접합 터미네이션(250)에 의해 둘러싸인다. 고전압 LDMOS 트랜지스터(240)와 고전압 접합 커패시터(260)는 동일한 단면 구조를 가지며, 단지 전기적인 배선에서만 차이가 나는데, 자세한 것은 후술하기로 한다.
다음에 도 3을 참조하면, 상기 고전압 LDMOS 트랜지스터(240)는, p-형 반도체 기판(201), n형 에피택셜층(202), p형 제1 확산 영역(203, 204), p형 제2 확산 영역(241), p+형 확산 영역(242), n+형 소스/드레인 영역(243), n+형 매몰층(205), p형 탑(top)영역(244), 게이트 절연막(245), 게이트 전극(246), 소스 전극(247) 및 드레인 전극(248)을 포함하여 구성된다. 여기서, p형 제1 확산 영역(203, 204)은 절연영역(220)으로서, 상호 수직하게 인접하여 배치되는 p형 매몰층(203) 및 p형 불순물 영역(204)을 포함한다. 이 절연영역(220)은 접합 터미네이션(250) 내에 배치되며, 동시에 접합 터미네이션(250) 외, 즉 고전압영역(230)과 LDMOS 트랜지스터(240) 사이에도 배치된다. 상기 p형 제2 확산 영역(203, 204)에 의하여, 저전압 영역(210)의 n형 드리프트층(202), 즉 좌측의 n형 드리프트층(202)과 고전압 LDMOS 트랜지스터(240)의 n형 드리프트층(202), 즉 우측의 n형 드리프트층(202)이 전기적으로 격리된다. 이 외에도 접합 터미네이션(250)은, 절연영역(220)과 고전압영역(230) 사이의 영역(도면에서 d3를 길이로 나타낸 영역)을 포함한다.
구체적으로, n형 에피택셜층(202)은 p-형 반도체 기판(201) 위에 형성되며, 그 사이에는 p형 매몰층(203)과 n+형 매몰층(205)이 상호 이격되도록 배치된다. p형 불순물 영역(204) 위에는 p형 제2 확산 영역(241)이 형성된다. 이 p형 제2 확산 영역(241)은 그 상부 일부에 채널이 형성되는 웰 영역으로 사용된다. p형 제2 확산 영역(241)의 표면부분에는 n+형 소스 영역(243)과 p+형 확산 영역(242)이 형성된다. 한편 n+형 매몰층(205) 위의 n형 드리프트층(202) 표면 부분에는 n+형 드레인 영역(243)이 n+형 매몰층(205)과 일정 간격 이격되도록 형성된다. 소스 전극(247)은 p+형 확산 영역(242) 및 n+형 소스 영역(243)과 전기적으로 컨택되도록 형성된다. 드레인 전극(248)은 n+형 드레인 영역(243)과 전기적으로 컨택되도록 형성된다. 게이트 전극(246)은 p형 제2 확산 영역(241)의 채널영역 위에 게이트 절연막(245)을 개재하여 형성된다. 각 전극들(246, 247, 248)은 절연막(206)에 의해 절연된다.
한편 고전압 영역(230)은 p-형 반도체기판(201)과 n형 드리프트층(202) 사이에 배치되는 n+형 매몰층(207)을 포함한다. 고전압 영역(230)의 상부 일정 영역에는 불순물영역(243)이 배치되며, 이 불순물영역(243)은 금속전극에 컨택되는데, 이 금속전극은 LDMOS 트랜지스터(240)의 드레인전극(248)에 직접 연결된다.
한편 접합 터미네이션(250) 외의 p형 매몰층(203)과 n+ 매몰층(205 또는 207) 사이의 간격(d1 또는 d2)은 접합 터미네이션(250) 내의 p형 매몰층(203)과 n+ 매몰층(205) 사이의 간격(d3)의 1/2 이하가 되도록 한다.
다음에 도 4를 참조하면, 상기 고전압 접합 커패시터(260)는, 저전압 영역(210)과 접합 터미네이션(250) 사이에 배치되며, 일부는 저전압 영역(210)에 인접하는 접합 터미네이션(250)과 중첩된다. 이와 같은 고전압 접합 커패시터(260)는, p-형 반도체기판(201), n형 에피택셜층(202), p형 제1 확산 영역(203, 204), p형 제2 확산 영역(261), p+형 확산 영역(262), n+형 드레인 영역(263), n+ 형 매몰층(205), p형 탑 영역(264), 게이트 절연막(265), 게이트 전극(266), 소스 전극(267) 및 드레인 전극(268)을 포함하여 구성된다. 여기서, p형 제1 확산 영역(203, 204)은 절연영역(220)으로서, 상호 수직하게 인접하여 배치되는 p형 매몰층(203) 및 p형 불순물 영역(204)을 포함한다. 이 절연영역(220)은 접합 터미네이션(250) 내에 배치되며, 동시에 접합 터미네이션(250) 외, 즉 고전압영역(230)과 고전압 접합 커패시터(260) 사이에도 배치된다.
구체적으로, n형 에피택셜층(202)은 p-형 반도체 기판(201) 위에 형성되며, 그 사이에는 p형 매몰층(203)과 n+형 매몰층(205)이 상호 이격되도록 배치된다. p형 불순물 영역(204) 위에는 p형 제2 확산 영역(261)이 형성된다. p형 제2 확산 영역(261)의 표면부분에는 p+형 확산 영역(262)이 형성된다. 도 3의 고전압 LDMOS 트랜지스터(240)와 비교하면 n+ 소스 영역이 없다는 것을 알 수 있다. 한편 n+형 매몰층(205) 위의 n형 드리프트층(202) 표면 부분에는 n+형 드레인 영역(263)이 n+형 매몰층(205)과 일정 간격 이격되도록 형성된다. 소스 전극(267)은 p+형 확산 영역(262)과 전기적으로 컨택되도록 형성된다. 드레인 전극(268)은 n+형 드레인 영역(263)과 전기적으로 컨택되도록 형성된다. 게이트 전극(266)은 p형 제2 확산 영역(261)의 일부영역 위에 게이트 절연막(265)을 개재하여 형성된다. 각 전극들(266, 267, 268)은 절연막(206)에 의해 절연된다.
이와 같은 구조가 고전압 접합 커패시터(260)로서 작용하기 위해서는, 상기 소스 전극(267) 및 게이트 전극(266)이 전기적으로 단락(short)되어야 한다. 즉 도면에 개략적으로 나타낸 바와 같이, 소스 단자(S)와 게이트 단자(G)는 전기적으로 연결된다. 그러면 도면에서 굵은 선(L)을 경계로 하는 pn접합이 만들어지고, 이 pn접합에 의해 고전압 접합 커패시터(260)가 형성된다. 한편 소스 전극(267)에 단락된 게이트 전극(266)은 필드 플레이트(field plate)로서의 역할만을 수행하게 된다.
접합 터미네이션(250) 및 고전압 영역(230)은 도 3과 동일하므로 중복되는 설명은 생략하기로 하며, 본 실시예에 있어서도 접합 터미네이션(250) 외의 p형 매몰층(203)과 n+ 매몰층(205 또는 207) 사이의 간격(d1 또는 d2)은 접합 터미네이션(250) 내의 p형 매몰층(203)과 n+ 매몰층(205) 사이의 간격(d3)의 1/2 이하가 되도록 한다.
도 5는 본 발명에 따른 고전압 게이트 드라이버 집적회로를 이용하여 구성한 레벨변동 회로를 나타내 보인 회로도이다.
도 5를 참조하면, 저전압 입력신호(Vin)를 입력받는 숏펄스 발생기(short pulse generator)(501)의 두 출력단들 중 하나의 출력단은 제1 레벨변동 트랜지스터(510)의 게이트 단자에 연결되고 다른 하나의 출력단은 제2 레벨변동 트랜지스터(520)의 게이트 단자에 연결된다. 제1 레벨변동 트랜지스터(510)의 드레인-소스 사이에는 제1 기생 커패시터(511)가 배치된다. 이 제1 기생 커패시터(511)는 별도의 소자로서 배치되는 것이 아니라 제1 레벨변동 트랜지스터(510)의 구조 내에서 기생하는 커패시터이다. 마찬가지로 제2 레벨변동 트랜지스터(520)의 드레인-소스 사이에는 제2 기생 커패시터(521)가 배치된다. 이 제2 기생 커패시터(521)도 별도의 소자로서 배치되는 것이 아니라 제2 레벨변동 트랜지스터(520)의 구조내에서 기생하는 커패시터이다.
제1 레벨변동 트랜지스터(510)와 제2 레벨변동 트랜지스터(520)의 소스 단자는 접지된다. 제1 레벨변동 트랜지스터(510)의 드레인 단자는 제1 저항값(RR)을 갖는 제1 저항기(531)의 일 단자에 연결된다. 제1 저항기(531)의 다른 단자는 고전압(VB)이 인가되는 바이어스 라인에 연결된다. 제1 저항기(531)와 제1 레벨변동 트랜지스터(510)의 드레인 단자 사이의 제1 노드(a1)는 출력단자이며, 이 제1 노드(a1)에서의 노드 전압(VDR)이 출력된다. 마찬가지로 제2 레벨변동 트랜지스터(520)의 드레인 단자는 제2 저항값(RS)을 갖는 제2 저항기(532)의 일 단자에 연결된다. 제2 저항기(532)의 다른 단자는 고전압(VB)이 인가되는 바이어스 라인에 연결된다. 제2 저항기(532)와 제2 레벨변동 트랜지스터(520)의 드레인 단자 사이의 제2 노드(a2)는 출력 단자이며, 이 제2 노드(a2)에서의 노드 전압(VDS)이 출력된다.
고전압 바이어스 라인과 제1 노드(a1) 사이에는 제1 바이패스(by-pass)용 트랜지스터(540)가 배치된다. 제1 바이패스용 트랜지스터(540)는 p채널형 모스트랜지스터로서, 드레인 단자는 고전압 바이어스 라인에 연결되고 소스 단자는 제1 노드(a1)에 연결된다. 고전압 바이어스 라인과 제2 노드(a2) 사이에는 제2 바이패스용 트랜지스터(550)가 배치된다. 제2 바이패스용 트랜지스터(550)도 p채널형 모스트랜지스터로서, 드레인 단자는 고전압 바이어스 라인에 연결되고 소스 단자는 제2 노드(a2)에 연결된다. 제1 바이패스용 트랜지스터(540) 및 제2 바이패스용 트랜지스터(550)의 게이트 단자가 연결되는 게이트 라인은 동일하며, 이 게이트 라인과 고전압 바이어스 라인 사이에는 제3 저항값(RQ)을 갖는 제3 저항기(533) 및 제너 다이오드(534)가 병렬로 배치된다.
한편 상기 게이트 라인은 일정한 커패시턴스(CQ)를 갖는 고전압 접합 커패시터(560)의 일 단자에 연결되며, 고전압 접합 커패시터(560)의 다른 단자는 접지된다. 여기서 상기 고전압 접합 커패시터(560)는 도 4의 고전압 접합 커패시터이다.
이와 같은 구조의 레벨변동 회로에 있어서, 출력은, 앞서 언급한 바와 같이, 제1 노드(a1)에서의 제1 노드 전압(VDR)과 제2 노드(a2)에서의 제2 노드 전압(VDS)이 된다. 제1 노드 전압(VDR)은 고전압 바이어스 라인으로터 인가되는 고전압(VB)에서 제1 저항기(531)에서의 전압 강하량(VBR)의 차에 해당하며, 마찬가지로 제2 노 드전압(VDS)은 고전압 바이어스 라인으로부터 인가되는 고전압(VB)에서 제2 저항기(532)에서의 전압 강하량(VBS)의 차에 해당한다.
제1 바이패스용 트랜지스터(540), 제2 바이패스용 트랜지스터(550), 제2 저항기(533) 및 고전압 접합 커패시터(534)가 있지 않는 경우, 제1 레벨변동 트랜지스터(510) 및 제2 레벨변동 트랜지스터(520)가 턴 오프되어 있는 경우 고전압 바이어스라인과 접지 라인 사이에 전류가 흐르지 않아야 되며, 따라서 제1 저항기(531) 및 제2 저항기(532)에서의 전압 강하는 발생하지 않아야 한다. 그러나 실제로는 제1 기생 커패시터(511) 및 제2 기생 커패시터(521)가 존재하므로 제1 기생 커패시터(511) 및 제2 기생 커패시터(521)의 충전에 기인한 전류가 제1 저항기(531) 및 제2 저항기(532)을 통해 흐른다. 이 경우 출력단자인 제1 노드(a1) 및 제2 노드(a2)에는 원하지 않는 크기의 전압이 출력될 수 있다.
그러나 제1 바이패스용 트랜지스터(540), 제2 바이패스용 트랜지스터(550), 제3 저항기(533) 및 고전압 접합 커패시터(560)가 존재하는 경우, 상기와 같은 문제가 발생하지 않는다. 보다 구체적으로 설명하면, 제1 레벨변동 트랜지스터(510) 및 제2 레벨변동 트랜지스터(520)가 턴 오프되어 있는 경우, 먼저 고전압 접합 커패시터(560)의 충전을 위해 고전압 바이어스 라인으로부터 전류가 제3 저항기(533)를 통해 흐른다. 이 전류에 의해 제3 저항기(533)에서 일정 크기(VRQ)의 전압 강하가 발생하고, 따라서 제1 바이패스용 트랜지스터(540) 및 제2 바이패스용 트랜지스터(550)가 턴 온 된다. 이와 같이 제1 바이패스용 트랜지스터(540) 및 제2 바이패스용 트랜지스터(550)가 턴 온 됨에 따라, 고전압 바이어스 라인으로부터의 전류는 제1 저항기(531) 및 제2 저항기(532)를 통하지 않고 제1 바이패스용 트랜지스터(540) 및 제2 바이패스용 트랜지스터(550)를 통해 흐른다. 따라서 출력단자인 제1 노드(a1) 및 제2 노드(a2)에서의 노드 전압은 변화되지 않는다.
이상의 설명에서와 같이, 본 발명에 따른 고전압 접합 커패시터 및 고전압 수평형 디모스 트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로에 따르면, 레벨 변동을 위한 수평형 디모스 트랜지스터와 바이패스회로 형성 등을 위한 고전압 접합 트랜지스터가 고전압 게이트 드라이버 집적회로의 접합터미네이션에 중첩되도록 형성되는 구조를 가짐으로써, 외부의 별도의 접합 커패시터를 갖는 구조에 비하여 적은 셀 면적으로 요구한다는 이점이 있다. 또한 고전압 접합 커패시터를 수평형 디모스 트랜지스터의 구조를 이용하여 형성함으로써 그 제조도 용이하다는 이점도 제공한다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1은 종래의 고전압 게이트 드라이버 집적회로를 개략적으로 나타내 보인 레이아웃도이다.
도 2는 본 발명에 따른 고전압 게이트 드라이버 집적회로를 나타내 보인 레이아웃도이다.
도 3은 도 2의 선 Ⅲ-Ⅲ'를 따라 절단하여 나타내 보인 단면도이다.
도 4는 도 2의 선 Ⅳ-Ⅳ'를 따라 절단하여 나타내 보인 단면도이다.
도 5는 본 발명에 따른 고전압 게이트 드라이버 집적회로를 이용하여 구성한 레벨변동회로를 나타내 보인 회로도이다.

Claims (11)

  1. 고전압 영역;
    상기 고전압 영역을 둘러싸는 접합 터미네이션;
    상기 접합 터미네이션을 둘러싸는 저전압 영역; 및
    적어도 일부가 상기 접합 터미네이션과 중첩되도록 상기 고전압 영역 및 저전압 영역 사이에 배치되는 레벨변동 트랜지스터를 포함하는 것을 특징으로 하는 고전압 게이트 드라이버 집적회로.
  2. 고전압 영역;
    상기 고전압 영역을 둘러싸는 접합 터미네이션;
    상기 접합 터미네이션을 둘러싸는 저전압 영역; 및
    적어도 일부가 상기 접합 터미네이션과 중첩되도록 상기 고전압 영역 및 저전압 영역 사이에 배치되는 고전압 접합 커패시터를 포함하는 것을 특징으로 하는 고전압 게이트 드라이버 집적회로.
  3. 고전압 영역;
    상기 고전압 영역을 둘러싸는 접합 터미네이션;
    상기 접합 터미네이션을 둘러싸는 저전압 영역; 및
    적어도 일부가 상기 접합 터미네이션과 중첩되도록 상기 고전압 영역 및 저전압 영역 사이에 배치되는 레벨변동 트랜지스터 및 고전압 접합 커패시터를 포함하는 것을 특징으로 하는 고전압 게이트 드라이버 집적회로.
  4. 제1항 또는 제3항에 있어서,
    상기 레벨변동 트랜지스터는 수평형 디모스 트랜지스터인 것을 특징으로 하는 고전압 게이트 드라이버 집적회로.
  5. 제4항에 있어서, 상기 수평형 디모스 트랜지스터는,
    제1 도전형의 기판 위에 형성된 제2 도전형의 에피택셜층;
    상기 에피택셜층의 상부에 형성된 제1 도전형의 웰 영역;
    상기 웰 영역 상부에 형성된 제2 도전형의 고농도 소스 영역;
    상기 에피택셜층의 상부에서 상기 웰 영역과 수평방향으로 일정 간격 이격되도록 형성된 제2 도전형의 고농도 드레인 영역;
    상기 웰 영역 상부의 채널형성 영역 위에서 게이트 절연막을 개재하여 형성되는 게이트 전극;
    상기 고농도 소스 영역과 전기적으로 연결되는 소스 전극; 및
    상기 고농도 드레인 영역과 전기적으로 연결되는 드레인 전극을 포함하는 것을 특징으로 하는 고전압 게이트 드라이버 집적회로.
  6. 제5항에 있어서, 상기 접합 터미네이션은,
    상기 고전압 영역과 일정 간격 이격되면서 상기 고전압 영역을 둘러싸는 제1 영역; 및
    상기 제1 영역과 상기 고전압 영역 사이의 제2 영역을 포함하는 것을 특징으로 하는 고전압 게이트 드라이버 집적회로.
  7. 제6항에 있어서,
    상기 제1 영역은, 상기 웰 영역의 하부에 접촉하여 수직방향으로 상기 기판까지 연장되어 상기 수평형 디모스 트랜지스터와 상기 저전압 영역을 전기적으로 분리시키는 절연영역을 포함하는 것을 특징으로 하는 고전압 게이트 드라이버 집적회로.
  8. 제5항에 있어서,
    상기 웰 영역의 상부에서 상기 소스 전극과 컨택되도록 형성되는 제1 도전형의 고농도 컨택 영역을 더 포함하는 것을 특징으로 하는 고전압 게이트 드라이버 집적회로.
  9. 제2항 또는 제3항에 있어서, 상기 고전압 접합 커패시터는,
    상기 에피택셜층의 상부에 형성된 제1 도전형의 웰 영역;
    상기 웰 영역 상부에 형성된 제1 도전형의 고농도 컨택 영역;
    상기 에피택셜층의 상부에서 상기 웰 영역과 수평방향으로 일정 간격 이격되도록 형성된 제2 도전형의 고농도 드레인 영역;
    상기 웰 영역 상부의 채널형성 영역 위에서 게이트 절연막을 개재하여 형성되는 게이트 전극;
    상기 고농도 컨택 영역과 전기적으로 연결되되 상기 게이트 전극과 전기적으로 단락되도록 형성되는 소스 전극; 및
    상기 고농도 드레인 영역과 전기적으로 연결되는 드레인 전극을 포함하는 것을 특징으로 하는 고전압 게이트 드라이버 집적회로.
  10. 제8항에 있어서, 상기 접합 터미네이션은,
    상기 고전압 영역과 일정 간격 이격되면서 상기 고전압 영역을 둘러싸는 제1 영역; 및
    상기 제1 영역과 상기 고전압 영역 사이의 제2 영역을 포함하는 것을 특징으로 하는 고전압 게이트 드라이버 집적회로.
  11. 제10항에 있어서,
    상기 제1 영역은, 상기 웰 영역의 하부에 접촉하여 수직방향으로 상기 기판까지 연장되어 상기 수평형 디모스 트랜지스터와 상기 저전압 영역을 전기적으로 분리시키는 절연영역을 포함하는 것을 특징으로 하는 고전압 게이트 드라이버 집적회로.
KR1020040029182A 2004-04-27 2004-04-27 고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로 KR101078757B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040029182A KR101078757B1 (ko) 2004-04-27 2004-04-27 고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로
US11/114,693 US7309894B2 (en) 2004-04-27 2005-04-26 High voltage gate driver integrated circuit including high voltage junction capacitor and high voltage LDMOS transistor
US11/950,959 US7655979B2 (en) 2004-04-27 2007-12-05 High voltage gate driver integrated circuit including high voltage junction capacitor and high voltage LDMOS transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040029182A KR101078757B1 (ko) 2004-04-27 2004-04-27 고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로

Publications (2)

Publication Number Publication Date
KR20050104026A true KR20050104026A (ko) 2005-11-02
KR101078757B1 KR101078757B1 (ko) 2011-11-02

Family

ID=35308611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040029182A KR101078757B1 (ko) 2004-04-27 2004-04-27 고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로

Country Status (2)

Country Link
US (2) US7309894B2 (ko)
KR (1) KR101078757B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101078757B1 (ko) * 2004-04-27 2011-11-02 페어차일드코리아반도체 주식회사 고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로
US7888768B2 (en) * 2006-01-09 2011-02-15 Fairchild Korea Semiconductor, Ltd. Power integrated circuit device having embedded high-side power switch
US7829928B2 (en) * 2006-06-26 2010-11-09 System General Corp. Semiconductor structure of a high side driver and method for manufacturing the same
DE102007029756A1 (de) * 2007-06-27 2009-01-02 X-Fab Semiconductor Foundries Ag Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben
KR101463076B1 (ko) * 2008-03-28 2014-12-05 페어차일드코리아반도체 주식회사 레벨 시프트 소자들을 구비하는 고압 반도체소자 및 그의제조방법
US8618627B2 (en) * 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
CN102208450B (zh) * 2011-05-27 2013-04-24 东南大学 一种高压驱动电路的隔离结构
CN102208451B (zh) * 2011-05-27 2013-01-30 东南大学 用于高压集成电路的金属绝缘栅场效应管结构及制备方法
CN102306656B (zh) 2011-08-23 2013-03-20 东南大学 一种高压驱动电路的隔离结构
US8969913B2 (en) * 2011-12-23 2015-03-03 Taiwan Semiconductor Maufacturing Company, Ltd. Insulated gate bipolar transistor structure having low substrate leakage
KR20140006156A (ko) * 2012-06-26 2014-01-16 페어차일드코리아반도체 주식회사 전력 반도체 소자
US8791723B2 (en) 2012-08-17 2014-07-29 Alpha And Omega Semiconductor Incorporated Three-dimensional high voltage gate driver integrated circuit
US8963277B2 (en) 2013-03-13 2015-02-24 Macronix International Co., Ltd. Semiconductor structure and method of manufacturing the same
CN104701372B (zh) * 2013-12-06 2017-10-27 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
US9437673B2 (en) * 2014-02-05 2016-09-06 Alpha And Omega Semiconductor Incorporated Floating guard ring for HV interconnect
CN104835812B (zh) * 2014-02-08 2017-10-20 北大方正集团有限公司 功率器件
TWI560875B (en) * 2015-11-19 2016-12-01 Nuvoton Technology Corp Semiconductor device and method of manufacturing the same
TWI624942B (zh) * 2016-10-11 2018-05-21 新唐科技股份有限公司 高壓半導體裝置
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자
US10535730B2 (en) 2017-09-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage metal-oxide-semiconductor (HVMOS) device integrated with a high voltage junction termination (HVJT) device
DE102018110579B4 (de) 2017-09-28 2022-12-01 Taiwan Semiconductor Manufacturing Co. Ltd. Hochspannungs-metall-oxid-halbleitervorrichtung (hvmos-vorrichtung) integriert mit einer hochspannungs-übergangsabschlussvorrichtung (hvjt- vorrichtung)
US10679987B2 (en) 2017-10-31 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bootstrap metal-oxide-semiconductor (MOS) device integrated with a high voltage MOS (HVMOS) device and a high voltage junction termination (HVJT) device
KR102033445B1 (ko) * 2018-12-19 2019-10-17 온세미컨덕터코리아 주식회사 전력 반도체 소자
CN110190110A (zh) * 2019-04-15 2019-08-30 上海华虹宏力半导体制造有限公司 高压隔离环
KR102374129B1 (ko) 2020-07-29 2022-03-11 주식회사 키파운드리 부트스트랩 다이오드를 포함하는 고전압 반도체 소자
CN115548089A (zh) * 2021-03-15 2022-12-30 无锡新洁能股份有限公司 半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69125794T2 (de) * 1990-11-23 1997-11-27 Texas Instruments Inc Verfahren zum gleichzeitigen Herstellen eines Feldeffekttransistors mit isoliertem Gate und eines Bipolartransistors
US5728594A (en) * 1994-11-02 1998-03-17 Texas Instruments Incorporated Method of making a multiple transistor integrated circuit with thick copper interconnect
US6242787B1 (en) * 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
JP2001352070A (ja) 2000-04-07 2001-12-21 Denso Corp 半導体装置およびその製造方法
KR101078757B1 (ko) * 2004-04-27 2011-11-02 페어차일드코리아반도체 주식회사 고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로

Also Published As

Publication number Publication date
KR101078757B1 (ko) 2011-11-02
US7655979B2 (en) 2010-02-02
US20050253218A1 (en) 2005-11-17
US7309894B2 (en) 2007-12-18
US20080074165A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
KR101078757B1 (ko) 고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로
US9673323B2 (en) Embedded JFETs for high voltage applications
US7800176B2 (en) Electronic circuit for controlling a power field effect transistor
US20100314710A1 (en) High-voltage semiconductor device
CN100468775C (zh) 半导体装置
JP3456913B2 (ja) 半導体装置
US9054070B2 (en) Semiconductor device
KR100802461B1 (ko) 반도체 장치
US10453840B2 (en) Semiconductor integrated circuit
JP2006310719A (ja) 半導体装置
US9252144B2 (en) Field effect transistor and a device element formed on the same substrate
US6768169B2 (en) Transistor having compensation zones enabling a low on-resistance and a high reverse voltage
US9893175B2 (en) Integrated circuit with a power transistor and a driver circuit integrated in a common semiconductor body
CN1326243C (zh) 半导体器件
JPS63266882A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
KR101232589B1 (ko) 고전압 작동 전계 효과 트랜지스터, 및 그것을 위한 바이어스 회로 및 고전압 회로
KR100448915B1 (ko) 고전압 출력회로의 풀업 트랜지스터 어레이
US7211846B2 (en) Transistor having compensation zones enabling a low on-resistance and a high reverse voltage
CN107611168B (zh) 一种消除体效应中窄沟道效应影响的mos器件结构
US7847324B2 (en) MOS transistor and semiconductor integrated circuit
US20060220170A1 (en) High-voltage field effect transistor having isolation structure
KR100259726B1 (ko) 반도체 장치
US20200027948A1 (en) Semiconductor device for high voltage isolation
JP2003303834A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151014

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9