KR20050102941A - Pakage for semiconductor device - Google Patents

Pakage for semiconductor device Download PDF

Info

Publication number
KR20050102941A
KR20050102941A KR1020040028277A KR20040028277A KR20050102941A KR 20050102941 A KR20050102941 A KR 20050102941A KR 1020040028277 A KR1020040028277 A KR 1020040028277A KR 20040028277 A KR20040028277 A KR 20040028277A KR 20050102941 A KR20050102941 A KR 20050102941A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package
bumper
semiconductor device
package body
Prior art date
Application number
KR1020040028277A
Other languages
Korean (ko)
Inventor
김영발
김명기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040028277A priority Critical patent/KR20050102941A/en
Publication of KR20050102941A publication Critical patent/KR20050102941A/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D43/00Lids or covers for rigid or semi-rigid containers
    • B65D43/02Removable lids or covers
    • B65D43/0202Removable lids or covers without integral tamper element
    • B65D43/0204Removable lids or covers without integral tamper element secured by snapping over beads or projections
    • B65D43/0212Removable lids or covers without integral tamper element secured by snapping over beads or projections only on the outside, or a part turned to the outside, of the mouth
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D2543/00Lids or covers essentially for box-like containers
    • B65D2543/00009Details of lids or covers for rigid or semi-rigid containers
    • B65D2543/00824Means for facilitating removing of the closure
    • B65D2543/00861Non-integral tabs, tongues, handles or similar
    • B65D2543/00879Non-integral tabs, tongues, handles or similar on the central part of the lid

Abstract

본 발명은 패키지 내부에 플립칩 본딩되는 반도체칩의 오픈 불량을 감소시킬 수 있는 반도체 소자 패키지를 제공하기 위한 것으로서, 패키지 몸체 내부에 플립칩 본딩된 반도체칩과 패키지 몸체 상부에 접합된 리드사이에 탄성을 갖는 절연물질로 이루어진 범퍼를 개재시켜, 반도체칩과 솔더볼과 패키지몸체를 밀착시킴으로서 오픈 불량을 제거한다.The present invention is to provide a semiconductor device package that can reduce the open failure of the semiconductor chip is flip chip bonded in the package, the elastic chip between the flip chip bonded semiconductor chip in the package body and the lead bonded to the package body An open defect is eliminated by interposing a bumper made of an insulating material having a semiconductor material, bringing the semiconductor chip into close contact with the solder ball and the package body.

Description

반도체 소자 패키지 {Pakage for Semiconductor device} Semiconductor device package {Pakage for Semiconductor device}

본 발명에 반도체 소자의 패키지에 관한 것으로서, 보다 상세하게는 패키지 내부에 플립칩 본딩되는 반도체칩의 오픈 불량을 감소시킬 수 있는 반도체 소자 패키지에 관한 것이다.The present invention relates to a package of a semiconductor device, and more particularly, to a semiconductor device package capable of reducing open defects of a semiconductor chip flip-chip bonded inside the package.

통상적으로, 반도체 패키지라 함은 세라믹, 리드프레임, 인쇄회로기판, 써킷 테이프 또는 써킷 필름과 같은 기판에 반도체칩이 장착되고, 상기 반도체칩과 기판이 전기적으로 연결되며, 상기 기판에 외부 장치와 전기적으로 연결될 수 있도록 입출력 부재가 형성된 것을 말한다.In general, a semiconductor package is a semiconductor chip mounted on a substrate such as a ceramic, a lead frame, a printed circuit board, a circuit tape or a circuit film, and the semiconductor chip and the substrate are electrically connected to each other. I / O member is formed so that it can be connected to.

이러한 반도체 패키지의 목적은 습기, 먼지, 온도 및 기계적 충격과 같은 외부 환경으로부터 반도체칩을 보호하고, 또한 상기 반도체칩이 외부 장치에 일정한 외형을 가지며 안정적으로 연결되도록 하며, 더불어 반도체칩의 열을 외부에 효율적으로 방출시키는데 있다.The purpose of such a semiconductor package is to protect the semiconductor chip from external environment such as moisture, dust, temperature and mechanical shock, and also to make the semiconductor chip have a certain external shape and reliably connected to the external device, and to heat the semiconductor chip externally. To release efficiently.

반도체칩의 패키징은 반도체 소자의 가격, 신뢰성, 성능 등에 큰 영향을 미치는데, 이러한 반도체 소자 패키지는 최근 전자/통신기기의 소형화, 다기능화 추세에 따라서 반도체 패키지를 인쇄회로기판에 장착시키는 조립공정을 빠르고 정확하게 할 뿐만아니라, 전체적인 필요면적과 공간을 최대한 줄이는 방향으로 연구, 개발되고 있다. The packaging of semiconductor chips has a great influence on the cost, reliability, and performance of semiconductor devices, and these semiconductor device packages have been used in the assembly process of mounting semiconductor packages on printed circuit boards in accordance with the trend of miniaturization and multifunctionality of electronic / communication devices. In addition to being fast and accurate, research and development is aimed at minimizing the overall required area and space.

상기 반도체 패키지는 사용되는 재료와 인쇄회로기판에 실장시키는 형태에 따라서 그 종류가 구분되는데, 패키지 재료로서, 일반적으로 플라스틱(plastic)과 세라믹(ceramic) 두 종류가 사용된다. 여기서, 플라스틱 재질은 저렴한 반면에 신뢰성이 떨어지고, 세라믹은 가격은 높으나, 신뢰성이 좋다는 장점이 있다.The type of semiconductor package is classified according to the type of material used and the type to be mounted on the printed circuit board. As a package material, two types of plastic and ceramic are generally used. In this case, the plastic material is inexpensive while the reliability is low, and the ceramic has a high price, but the reliability is good.

도 1은 반도체 소자 패키지의 예를 나타낸 측단면도로서, 반도체 칩이 수납될 수 있도록 내부에 소정 사이즈의 캐비티(cavity)가 형성되고, 캐비티 내부 상면에 외부와 전기적 연결을 위한 도전성 패턴이 형성되는 세라믹재질의 패키지 몸체(11)와, 상기 패키지 몸체(11)의 내부 상면에 솔더볼(13)에 의하여 플립칩본딩되는 집적회로가 형성된 반도체 칩(12)과, 상기 패키지 몸체(11)의 상부에 접합되어 패키지 몸체의 캐비티를 밀폐시키는 리드(LID)(13)로 이루어진다.1 is a side cross-sectional view showing an example of a semiconductor device package, a cavity having a predetermined size is formed therein so that the semiconductor chip can be accommodated, and a ceramic having a conductive pattern for electrical connection to the outside on the upper surface of the cavity A semiconductor chip 12 having a package body 11 made of a material, an integrated circuit flip-chip bonded by a solder ball 13 on an inner top surface of the package body 11, and a junction on an upper portion of the package body 11. It consists of a lead (LID) 13 to seal the cavity of the package body.

상기와 같은 구조의 패키지를 이용하는 반도체 소자로서, 예를 들면, 표면탄성파 필터, 온도보상수정발진기(TCXO), 수정 진동자, FBAR등을 들 수 있다.As a semiconductor element using the package of the above structure, a surface acoustic wave filter, a temperature compensation crystal oscillator (TCXO), a crystal oscillator, FBAR, etc. are mentioned, for example.

이때 상기 캐비티에 장착되는 다이 혹은 칩(12)이 외부 환경으로부터 보호되면서 정상적으로 작동하기 위해서는 상기 캐비티에 미리 정해진 수준의 진공도를 유지하여야 한다.In this case, the die or the chip 12 mounted on the cavity must maintain a predetermined degree of vacuum in the cavity in order to operate normally while being protected from the external environment.

상기 패키지 몸체(11)는 보통 다수의 장방형 세라믹 시트와, 다수의 사각링 형상 세라믹 시트를 순차로 적층하여 압착하여 형성될 수 있으며, 그 내부에 반도체칩을 수납할 수 있는 공간, 즉 캐비티가 형성된다. 상기 패키지 몸체(11)에는 내부에 장착되는 반도체칩(12)을 외부(예를 들어, 인쇄회로기판등)와 전기적으로 연결하기 위한 구성이 더 포함되며, 더불어, 반도체칩(12)에서 발생되는 열을 방출하기 위한 구조를 더 포함할 수 있다.The package body 11 may be generally formed by sequentially stacking a plurality of rectangular ceramic sheets and a plurality of square ring-shaped ceramic sheets and compressing them, and a space for accommodating a semiconductor chip, that is, a cavity is formed therein. do. The package body 11 further includes a configuration for electrically connecting the semiconductor chip 12 mounted therein to the outside (for example, a printed circuit board). In addition, the package body 11 is generated from the semiconductor chip 12. It may further include a structure for dissipating heat.

이러한 패키지 구조에서, 상기 반도체칩(12)을 패키지 몸체(11)에 실장하는 경우, 상기 반도체칩(12)의 입출력 전극 상에 솔더범프볼(이하 솔더볼이라 한다)(13)을 형성한 후, 패키지 몸체(11)의 내부 상면에 거꾸로 붙여 본딩한다. 이때, 상기 반도체칩(12)에 형성된 솔더볼(13)이 패키지 몸체(11)의 내부 상면에 형성된 도전성 패턴에 본딩되어, 외부와의 전기적 연결이 이루어진다.In this package structure, when the semiconductor chip 12 is mounted on the package body 11, after forming a solder bump ball (hereinafter referred to as solder ball) 13 on the input and output electrodes of the semiconductor chip 12, The inner body of the package body 11 is pasted upside down and bonded. At this time, the solder ball 13 formed on the semiconductor chip 12 is bonded to the conductive pattern formed on the inner upper surface of the package body 11, thereby making an electrical connection with the outside.

따라서, 상기 솔더볼(13)이 균일하지 않게 된 경우, 일부 솔더볼에는 힘이 집중되고, 다른 솔더볼은 아예 본딩조차 되지 않고 붙어있기만할 수 있다. 이러한 솔더볼(13)의 접촉불량으로 인하여, 상기 반도체칩(12)의 전기적 경로가 단락되는 오픈 불량이 발생한다.Therefore, when the solder balls 13 are not uniform, the force is concentrated in some solder balls, and the other solder balls may be attached without even bonding. Due to the poor contact of the solder ball 13, an open defect occurs in which the electrical path of the semiconductor chip 12 is short-circuited.

본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 패키지 내부에 플립칩 본딩되는 반도체칩의 오픈 불량을 감소시킬 수 있는 반도체 소자 패키지를 제공하는 것이다. The present invention has been proposed to solve the above-mentioned conventional problems, and an object thereof is to provide a semiconductor device package capable of reducing open defects of a semiconductor chip flip-chip bonded inside the package.

상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 본 발명의 반도체 소자 패키지는, 소정의 도전성 패턴이 형성됨과 동시에 내부 캐비티가 형성되도록 단차부가 형성되는 세라믹 재질의 패키지 몸체; 상기 패키지 몸체의 캐비티내 상면에 솔더볼에 통해 플립칩 본딩되는 반도체칩; 상기 패키지 몸체의 단차부 상면에 접합되어 패키지 내부에 형성된 캐비티를 밀폐시키는 리드; 및 탄성을 갖는 절연물질로 이루어지고, 상기 반도체칩과 리드사이에 개재되어, 탄성력에 의해 상기 반도체칩을 패키지 몸체의 상면에 밀착시키는 범퍼로 이루어지는 것을 특징으로 한다.As a constituent means for achieving the above object of the present invention, the semiconductor device package of the present invention, the package body of the ceramic material is formed with a stepped portion is formed so as to form a predetermined conductive pattern and the inner cavity; A semiconductor chip flip-chip bonded to the upper surface of the cavity of the package body through solder balls; A lid bonded to an upper surface of a stepped portion of the package body to seal a cavity formed in the package; And a bumper made of an insulating material having elasticity, interposed between the semiconductor chip and the lead, and contacting the semiconductor chip to the upper surface of the package body by elastic force.

더하여, 본 발명에 의한 반도체 소자 패키지에 있어서, 상기 범퍼는 상기 리드와 반도체칩간의 갭과 거의 일치하는 두께의 절연 필름으로 구현될 수 있다.In addition, in the semiconductor device package according to the present invention, the bumper may be implemented as an insulating film having a thickness substantially equal to a gap between the lead and the semiconductor chip.

또한, 본 발명에 의한 반도체 소자 패키지에 있어서, 상기 범퍼는 상기 반도체칩의 상부면을 모두 커버할 수 있는 판상형태로 이루어지는 것이 바람직하며, 상기 반도체칩의 상부에 대칭되게 형성되는 다수의 볼로 구현될 수 도 있다.In addition, in the semiconductor device package according to the present invention, it is preferable that the bumper is formed in a plate shape that can cover all of the upper surface of the semiconductor chip, and be implemented as a plurality of balls symmetrically formed on the upper portion of the semiconductor chip. Can also be.

또한, 본 발명에 의한 반도체 소자 패키지에 있어서, 상기 범퍼는 300℃ 이상의 고열에 녹지않는 물질로 구현되는 것이 바람직하며, 또한 열 안정성이 높은 물질로 구현되는 것을 바람직하다.In addition, in the semiconductor device package according to the present invention, the bumper is preferably implemented by a material that does not melt at high temperatures of 300 ° C. or higher, and is preferably implemented by a material having high thermal stability.

이하, 첨부한 도면을 참조하여 본 발명에 의한 반도체 소자 패키지의 구성 및 작용에 대하여 설명한다.Hereinafter, with reference to the accompanying drawings will be described the configuration and operation of the semiconductor device package according to the present invention.

도 2는 본 발명에 의한 반도체 소자 패키지의 구조를 나타낸 측단면도로서, 상기 반도체 소자(20)는 소정의 도전성 패턴이 형성됨과 동시에 내부 캐비티가 형성되도록 단차 형성되는 세라믹 재질의 패키지 몸체(11)와, 상기 패키지 몸체(12)의 캐비티내 상면에 솔더볼(13)에 통해 플립칩 본딩되는 반도체칩(12)과, 상기 패키지 몸체(11)의 단차부 상면에 접합되어 패키지 내부에 형성된 캐비티를 밀폐시키는 리드(14)와, 탄성을 갖는 절연물질로 이루어지고, 상기 반도체칩(12)과 리드(14)사이에 개재되어, 탄성력에 의해 상기 반도체칩(12)의 솔더볼(13)을 패키지 몸체(11)에 밀착시키는 범퍼(15)를 포함한다.2 is a side cross-sectional view showing a structure of a semiconductor device package according to the present invention, wherein the semiconductor device 20 includes a package body 11 made of a ceramic material having a step formed such that a predetermined conductive pattern is formed and an internal cavity is formed. The semiconductor chip 12 is flip-chip bonded to the upper surface of the cavity in the cavity of the package body 12 by solder balls 13 and the upper surface of the stepped portion of the package body 11 to seal the cavity formed inside the package. The lead 14 is made of an insulating material having elasticity, and is interposed between the semiconductor chip 12 and the lead 14, and the solder ball 13 of the semiconductor chip 12 is elastically applied to the package body 11. It includes a bumper (15) in close contact with the).

상기 구조에서, 패키지 몸체(11)는 종래와 마찬가지로 단차부를 갖는 장방형으로 이루어지며, 그 내부 상면에는 외부와의 전기적 연결을 위한 도전성 패턴이 형성된다. 또한, 상기 패키지 몸체(11)의 상단면 형상은 사각링 형태를 갖는다.In the above structure, the package body 11 is made of a rectangular shape having a stepped portion as in the prior art, the inner upper surface is formed with a conductive pattern for electrical connection with the outside. In addition, the top surface shape of the package body 11 has a rectangular ring shape.

또한, 상기 리드(14)는 리드는 반도체를 보호하고, 캐비티를 밀폐시키는 역할을 하는 것을 포함하는 것으로서, 다양한 방법에 의하여 구현될 수 있다.In addition, the lead 14 includes a lead that serves to protect the semiconductor and seal the cavity, and may be implemented by various methods.

예를 들면, KORVA 소재로 불리는 냉간압연강판을 준비하고, 상기 냉간압연강판을 소정의 형상으로 타박한 후, 그 상면 및 하면을 각각 전해 도금층 또는 무전해도금층으로서 니켈 또는 니켈-인 도금을 실행한 후, 다시 상기 하부의 니켈 도금층상에 Ag-Cu 도금을 더 실행하여 AgCu층을 형성하는 방법에 의하여 구현될 수 있으며, 이 외에도 KOVAR 소재에 Au를 도금하고 AuSn 솔더를 붙이는 방법, KOVAR 베이스에 Ni 를 도금하고 SnPb 솔더를 붙이는 방법, KOVAR 베이스에 Ni 를 도금하여 리드로 사용하는 방법등을 이용하여 구현될 수 도 있다.For example, a cold rolled steel sheet called KORVA material is prepared, and the cold rolled steel sheet is bruised into a predetermined shape, and then the upper and lower surfaces thereof are subjected to nickel or nickel-phosphorus plating as an electrolytic plating layer or an electroless plating layer, respectively. Afterwards, Ag-Cu plating may be further performed on the lower nickel plating layer to form an AgCu layer. In addition to this, a method of plating Au on a KOVAR material and attaching AuSn solder to the KOVAR base may include Ni on the KOVAR base. It can also be implemented using the method of plating and attaching SnPb solder, plating Ni on the KOVAR base, and using it as a lead.

이러한 방법으로 구현된 리드(14)는 패키지 몸체(11)의 단차부 상면에 심실링, 융착 또는 용접에 의하여 접합되며, 이에 패키지 몸체(11)의 내부, 즉, 캐비티를 진공상태로 밀폐시키게 된다. 이에 의하여, 상기 캐비티에 장착된 반도체칩(12)을 외부환경으로부터 보호한다.The lead 14 implemented in this manner is joined to the upper surface of the stepped portion of the package body 11 by ventilating, fusion, or welding, thereby sealing the inside of the package body 11, that is, the cavity in a vacuum state. . This protects the semiconductor chip 12 mounted in the cavity from the external environment.

상기 반도체칩(12)은 솔더볼(13)이 형성되어 플립칩본딩된 것이다. 여기서, 플립칩(flip chip) 본딩은 칩의 접속패드에 돌기(즉, 솔더볼(13))를 만들어, 기판에 직접 접속시키는 접속방법을 말하는 것으로서, 선 접속 과정이 필요없고, 접속 방법중 가장 경박 단소할뿐만 아니라, 집적도나 성능이 우수하기 때문에, 소형화가 요구되는 많은 반도체 소자에 이용된다. 앞서 설명한 바와 같이, 이러한 플립칩 본딩시, 솔더볼(13)들의 높이가 균일하게 형성되지 않기 때문에, 낮은 높이의 솔더볼(13)들이 완전하게 접속되지 않을 수 있다. 이때, 상기 반도체칩(12)을 위에서 눌러줄 수 만 있다면, 소자의 수리없이 접속불량률을 상당히 감소시킬 수 있게 된다.The semiconductor chip 12 is a solder ball 13 is formed is flip chip bonding. Here, flip chip bonding refers to a connection method in which a protrusion (i.e., solder ball 13) is formed on a connection pad of a chip and directly connected to a substrate, which does not require a wire connection process, and is the thinnest among the connection methods. Not only is it simple, but also has excellent integration degree and performance, it is used for many semiconductor devices requiring miniaturization. As described above, during the flip chip bonding, since the height of the solder balls 13 is not uniformly formed, the low height solder balls 13 may not be completely connected. At this time, if only the semiconductor chip 12 can be pressed from above, it is possible to significantly reduce the connection failure rate without repairing the device.

이에, 본 발명은 상기 반도체칩(12)과 리드(14)의 사이에 탄성을 지닌 물질로 이루어진 범퍼(15)를 개재시켜, 접합된 리드(14)에 의해 상기 범퍼(15)에 힘이 가해지고, 상기 범퍼(15)의 탄성력에 의하여 반도체칩(12)이 패키지몸체(11)측으로 눌려진다. 이에, 완전하게 접속되지 않은 솔더볼(13)들에 대한 오픈 불량이 감소될 수 있다.Accordingly, in the present invention, a force is applied to the bumper 15 by the bonded lead 14 through a bumper 15 made of an elastic material between the semiconductor chip 12 and the lead 14. The semiconductor chip 12 is pressed toward the package body 11 by the elastic force of the bumper 15. As a result, open defects for the solder balls 13 that are not completely connected may be reduced.

상기의 범퍼(15)는 먼저 리드(14)의 하부면에 접합된 후, 상기 리드(14)와 패키지몸체(11)의 접합 공정에 의하여, 리드(14)와 반도체칩(12) 사이에 형성될 수 있다. 반대로, 상기 범퍼(15)를 반도체 칩(12)위에 올려놓은 상태에서 리드(14)와 패키지몸체(11)를 접합함으로서, 리드(14)와 반도체칩(12) 사이에 범퍼(15)를 고정 형성시킬 수 도 있다. 여기서, 리드(14)와 반도체칩(12)의 접합공정은, 심실링, 열융착, 용접등에 의해 이루어질 수 있는데, 이때, 클램프등을 이용하여 리드(14)와 반도체칩(12)을 고정시킨 상태에서, 융착 또는 용접을 수행하여, 상기 범퍼(15)에 의해 위치 변동을 방지할 수 있다.The bumper 15 is first bonded to the lower surface of the lead 14, and then formed between the lead 14 and the semiconductor chip 12 by a bonding process of the lead 14 and the package body 11. Can be. On the contrary, the bumper 15 is fixed between the lead 14 and the semiconductor chip 12 by joining the lead 14 and the package body 11 while the bumper 15 is placed on the semiconductor chip 12. It can also be formed. Here, the bonding process of the lead 14 and the semiconductor chip 12 may be performed by seam sealing, heat fusion, welding, or the like. In this case, the lead 14 and the semiconductor chip 12 are fixed by using a clamp or the like. In the state, fusion or welding may be performed to prevent the positional change by the bumper 15.

상기 범퍼(15)의 형상은 판상형태로 이루어지는 것이 전체 솔더볼(12)에 골고로 힘을 가해는데 바람직하다. 따라서, 절연필름을 이용하는 것이 바람직하다. 그런데, 판상형태로 할 수 없는 경우, 다수의 볼형상의 범퍼를 반도체칩(12)의 형상에 따라서 대칭되게 배치함으로서 구현할 수 도 있다. 예를 들면, 반도체칩(12)의 형상이 직사각형이라 할때, 볼형태의 범퍼를 각 모서리측에 1개씩 그리고 중심에 1개 위치시켜 힘이 균일하게 미치도록 형성할 수 있다.The bumper 15 is preferably in the form of a plate and is preferably applied evenly to the entire solder ball 12. Therefore, it is preferable to use an insulating film. By the way, when it is not possible to make a plate shape, it can implement | achieve many ball-shaped bumpers symmetrically arrange | positioned according to the shape of the semiconductor chip 12. FIG. For example, when the shape of the semiconductor chip 12 is rectangular, one ball-shaped bumper may be placed at each corner side and one at the center to form a uniform force.

도 3은 본 발명에 의한 반도체 소자 패키지에 있어서, 소자 크기와 범퍼(15)의 사이즈와의 관계를 설명하기 위한 측단면도로서, 도 3에서, L1은 패키지몸체(11)에 형성된 캐비티의 높이를 나타내고, L2는 솔더볼(13)의 높이를 나타내고, L3는 반도체칩(12)의 두께를 나타내며, L4는 리드(14)와 반도체칩(12)간의 간격을 나타낸다.3 is a side cross-sectional view illustrating the relationship between device size and bumper 15 size in the semiconductor device package according to the present invention. In FIG. 3, L1 represents the height of the cavity formed in the package body 11. L2 represents the height of the solder ball 13, L3 represents the thickness of the semiconductor chip 12, and L4 represents the distance between the lead 14 and the semiconductor chip 12.

상기를 보면, 반도체 소자에 있어서, 반도체칩(12)과 리드(14) 사이의 공간은 패키지몸체(11)의 캐비티 높이 L1에서 '솔더볼 높이 L2 + 반도체칩 두께 L3'를 뺀값으로서, 범퍼(15)의 두께는 대략 상기 L4와 동일하거나, L4보다 약간 두껍게 형성되어야 한다. 상기 범퍼(15)의 두께는 범퍼로 이용되는 물질의 탄성정도에 따라 달라질 수 있다.Referring to the above, in the semiconductor device, the space between the semiconductor chip 12 and the lead 14 is a value obtained by subtracting the height of the solder ball height L2 + the thickness of the semiconductor chip L3 from the cavity height L1 of the package body 11, and the bumper 15. ) Should be approximately the same as L4 or slightly thicker than L4. The thickness of the bumper 15 may vary depending on the elasticity of the material used as the bumper.

예를 들면, 패키지몸체(11)내의 캐비티의 높이 L1이 0.5㎜, 반도체칩(12)의 두께 L3가 0.35㎜, 솔더볼(13)의 높이 L2가 대략 0.03mm(최소 0.02mm 에서 최대0.04mm)일 때, 상기 범퍼(15)의 두께는 약 0.13~0.11mm로 한다. 즉, 상기 범퍼(15)의 높이는 패키지몸체(11)내의 캐비티 높이의 22%~26% 이내가 된다.For example, the height L1 of the cavity in the package body 11 is 0.5 mm, the thickness L3 of the semiconductor chip 12 is 0.35 mm, and the height L2 of the solder ball 13 is approximately 0.03 mm (at least 0.02 mm and at most 0.04 mm). When the bumper 15 is about 0.13 ~ 0.11mm in thickness. That is, the height of the bumper 15 is within 22% to 26% of the height of the cavity in the package body 11.

더하여, 반도체 소자는 반도체칩(12)을 패키지몸체(11)에 플립칩 본딩한 후, 상기 리드(14)와 패키지몸체(11)를 열융착 공정에 의해서 접합시키게 되는데, 이 공정은 약 240℃ 근처에서 이루어지며, 상기 리드(14)의 재료인 AuSn의 녹는점은 약 280℃이므로, 상기 범퍼(15)는 300℃까지 견딜 수 있어야 하며, 고온에서 특성변화(특히 탄성력등)가 없어야 하고, 반도체칩(12)의 특성에 영향을 미칠 수 있는 유해가스도 발생되지 않아야 한다.In addition, the semiconductor device flip-bonds the semiconductor chip 12 to the package body 11, and then the lead 14 and the package body 11 are bonded by a heat fusion process, which is about 240 ° C. The melting point of AuSn, which is a material of the lead 14, is about 280 ° C., so that the bumper 15 should be able to withstand up to 300 ° C., and there should be no characteristic change (especially elastic force, etc.) at high temperature. No harmful gas may be generated that may affect the characteristics of the semiconductor chip 12.

따라서, 상기 범퍼(15)는 높은 열에 견딜수 있고, 열안정성이 있으며, 유해가스가 발생되지 않으면서, 탄성을 가지고 있는 재질로 이루어지는 것이 바람직하다. 더하여, 가공성이 우수하고 취급이 용이한 재질이면 더 바람직하다.Therefore, the bumper 15 may be made of a material that can withstand high heat, is thermally stable, and has no elasticity and generates no harmful gas. In addition, it is more preferable if it is a material excellent in workability and easy to handle.

이러한 조건을 만족하는 범퍼(15)의 재료로서, 예를 들어, 폴리아미드, 에폭시 수지계열, 우레탄, 테프론, 카본계열 금속메쉬, 카올섬유, 금속판 스폰지, 실리콘 러버, 다공성 절연 필름등이 사용가능하다.As the material of the bumper 15 which satisfies these conditions, for example, polyamide, epoxy resin series, urethane, teflon, carbon series metal mesh, kaol fiber, metal plate sponge, silicone rubber, porous insulating film, and the like can be used. .

상술한 바에 의하면, 본 발명의 반도체 소자 패키지는 플립칩 본딩된 반도체칩의 변형없이, 상기 반도체칩을 소정의 물리력을 가하여 눌러줄 수 있게 됨으로서, 솔더볼의 오픈불량을 감소시킬 수 있는 우수한 효과가 있다.According to the above, the semiconductor device package of the present invention can press the semiconductor chip by applying a predetermined physical force without deformation of the flip chip bonded semiconductor chip, thereby reducing the open defect of the solder ball has an excellent effect. .

도 1은 일반적인 반도체 소자 패키지의 구조를 나타낸 측단면도이다.1 is a side sectional view showing a structure of a general semiconductor device package.

도 2는 본 발명에 의한 반도체 소자 패키지 구조를 나타낸 측단면도이다.2 is a side sectional view showing a semiconductor device package structure according to the present invention.

도 3은 본 발명에 의한 반도체 소자 패키지 구조에 있어서 범퍼 크기를 설명하는 모식도이다.3 is a schematic diagram illustrating a bumper size in a semiconductor device package structure according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10, 20 : 반도체 소자10, 20: semiconductor element

11 : 패키지 몸체11: package body

12 : 반도체 칩12: semiconductor chip

13 : 솔더볼13: solder ball

14 : 리드(LID)14: Lead (LID)

15 : 범퍼(bumper)15 bumper

Claims (6)

소정의 도전성 패턴이 형성됨과 동시에 내부 캐비티가 구비되도록 단차 형성되는 세라믹 재질의 패키지 몸체;A package body made of a ceramic material having a stepped shape such that a predetermined conductive pattern is formed and an inner cavity is provided; 상기 패키지 몸체의 캐비티내 상면에 솔더볼에 통해 플립칩 본딩되는 반도체칩;A semiconductor chip flip-chip bonded to the upper surface of the cavity of the package body through solder balls; 상기 패키지 몸체의 단차부 상면에 접합되어 패키지 내부에 형성된 캐비티를 밀폐시키는 리드; 및A lid bonded to an upper surface of a stepped portion of the package body to seal a cavity formed in the package; And 탄성을 갖는 절연물질로 이루어지고, 상기 반도체칩과 리드사이에 개재되어, 탄성력에 의해 상기 반도체칩을 패키지 몸체의 상면에 밀착시키는 범퍼A bumper made of an insulating material having elasticity and interposed between the semiconductor chip and the lead to closely adhere the semiconductor chip to the top surface of the package body by elastic force. 로 이루어지는 것을 특징으로 하는 반도체 소자 패키지.A semiconductor device package comprising a. 제 1 항에 있어서, The method of claim 1, 상기 범퍼는 상기 리드와 반도체칩간의 갭과 거의 일치하는 두께의 절연 필름으로 구현되는 것을 특징으로 하는 반도체 소자 패키지.The bumper is a semiconductor device package, characterized in that formed with an insulating film having a thickness almost equal to the gap between the lead and the semiconductor chip. 제 1 항에 있어서, The method of claim 1, 상기 범퍼는 판상형태인 것을 특징으로 하는 반도체 소자 패키지.The bumper is a semiconductor device package, characterized in that the plate-shaped. 제 1 항에 있어서,The method of claim 1, 상기 범퍼는 상기 반도체칩의 상부에 대칭되게 형성되는 다수의 볼로 구현되는 것을 특징으로 하는 반도체 소자 패키지.The bumper is a semiconductor device package, characterized in that implemented as a plurality of balls are formed symmetrically on top of the semiconductor chip. 제 1 항에 있어서,The method of claim 1, 상기 범퍼는 300℃ 이상의 고열에 녹지않는 물질로 구현되는 것을 특징으로 하는 반도체 소자 패키지.The bumper is a semiconductor device package, characterized in that implemented in a material that does not melt at high temperatures of 300 ℃ or more. 제 1 항에 있어서,The method of claim 1, 상기 범퍼는 열 안정성이 높은 물질로 구현되는 것을 특징으로 하는 반도체 소자 패키지.The bumper is a semiconductor device package, characterized in that implemented with a material having high thermal stability.
KR1020040028277A 2004-04-23 2004-04-23 Pakage for semiconductor device KR20050102941A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040028277A KR20050102941A (en) 2004-04-23 2004-04-23 Pakage for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040028277A KR20050102941A (en) 2004-04-23 2004-04-23 Pakage for semiconductor device

Publications (1)

Publication Number Publication Date
KR20050102941A true KR20050102941A (en) 2005-10-27

Family

ID=37281010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040028277A KR20050102941A (en) 2004-04-23 2004-04-23 Pakage for semiconductor device

Country Status (1)

Country Link
KR (1) KR20050102941A (en)

Similar Documents

Publication Publication Date Title
KR100459970B1 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
JP5198265B2 (en) Apparatus and method for forming a flat surface of a thin flexible substrate
JP2000077970A (en) Electronic parts and its production
JP5218009B2 (en) Semiconductor device
JP6360678B2 (en) Module and manufacturing method thereof
JP2016208014A (en) Semiconductor element package and manufacturing method of the same
JP2003152131A (en) Hollow sealed package and its manufacturing method
KR101142150B1 (en) Surface mounting type semiconductor package, fabrication system and method thereof
JP2008259004A (en) Piezoelectric device and manufacturing method thereof
KR20050102941A (en) Pakage for semiconductor device
JP2013143607A (en) Crystal oscillator for surface mounting
JP5252992B2 (en) Crystal oscillator package and crystal oscillator
JP2018137534A (en) Electronic component housing package, electronic device and electronic module
KR20070111569A (en) A package of electron parts
JP3706226B2 (en) Intermediate and manufacturing method of ball grid array package
JP2008186917A (en) Electronic component housing package, electronic device, and manufacturing method thereof
KR100593914B1 (en) Semiconductor device package
JPH11340350A (en) Container for electronic device and sealing method therefor
JP2004047897A (en) Electronic part and manufacture thereof
JP2018056303A (en) Bump terminal and piezoelectric device having the same built in, and manufacturing method therefor
JPH10215139A (en) Piezoelectric parts and its manufacture
JP4511335B2 (en) Multi-circuit board and electronic device
KR100501190B1 (en) A slim type crystal oscillator
KR100673645B1 (en) A chip package and manufacturing method thereof
JP2000124251A (en) Semiconductor device, manufacture thereof, circuit board and electronic equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application