JP2008186917A - Electronic component housing package, electronic device, and manufacturing method thereof - Google Patents
Electronic component housing package, electronic device, and manufacturing method thereof Download PDFInfo
- Publication number
- JP2008186917A JP2008186917A JP2007017859A JP2007017859A JP2008186917A JP 2008186917 A JP2008186917 A JP 2008186917A JP 2007017859 A JP2007017859 A JP 2007017859A JP 2007017859 A JP2007017859 A JP 2007017859A JP 2008186917 A JP2008186917 A JP 2008186917A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- plating layer
- brazing material
- lid
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
本発明は、水晶振動子等の電子部品が主面部に搭載される電子部品収納用パッケージ、電子装置、およびその封止技術に関するものである。 The present invention relates to an electronic component storage package in which an electronic component such as a crystal resonator is mounted on a main surface portion, an electronic device, and a sealing technique thereof.
携帯電話や自動車電話等の通信機器、コンピュータ、ICカード等の情報機器等の電子機器において、周波数や時間の基準となる発振器として、水晶振動子等の電子部品が絶縁基体に搭載されて成る電子装置が広く使用されている。 An electronic device in which an electronic component such as a crystal resonator is mounted on an insulating base as an oscillator that serves as a reference for frequency and time in electronic devices such as communication devices such as mobile phones and automobile phones, and information devices such as computers and IC cards. The device is widely used.
このような電子装置を形成する絶縁基体は、セラミック材料から成る直方体状のものであり、上面に電子部品が搭載される凹部を備えている。この凹部の底面等に形成された複数の接続電極に電子部品の電極が接合・保持されることにより、電子装置が形成される。 The insulating substrate forming such an electronic device is a rectangular parallelepiped made of a ceramic material, and has a concave portion on the upper surface on which an electronic component is mounted. An electronic device is formed by bonding and holding the electrodes of the electronic component to the plurality of connection electrodes formed on the bottom surface of the recess.
従来の電子部品が搭載される電子装置は、電子部品が、絶縁基体の凹部に形成された複数の接続電極に接合材やボンディングワイヤ等により電気的・機械的に接続され、支持固定されている。この電子部品が圧電振動子の場合、接合材として導電性接着剤が使用され、接合材により保持されている保持部以外の部位が振動して所定の信号を発振する。発振された信号は、あらかじめ保持部に配置された接続電極から導体層等を介して凹部の外側に導出される。 In an electronic device on which a conventional electronic component is mounted, the electronic component is electrically and mechanically connected to a plurality of connection electrodes formed in a concave portion of an insulating base by a bonding material, a bonding wire, and the like, and is supported and fixed. . When this electronic component is a piezoelectric vibrator, a conductive adhesive is used as a bonding material, and a portion other than the holding portion held by the bonding material vibrates to generate a predetermined signal. The oscillated signal is led out to the outside of the recess through a conductor layer or the like from a connection electrode arranged in advance in the holding unit.
また、このような電子装置では、凹部内に搭載した電子部品を気密封止するために、絶縁基体上のメタライズ層にろう材を用いて蓋体を接着することが行われる。用いられるろう材としては、PbSn共晶合金があるが、近年の鉛フリー化により、これに代わるものとして新たにAuSn共晶合金からなるろう材が提案されている。尚、蓋体が搭載される絶縁基体上のメタライズ層には、Ni下地層、Auメッキ層が順次被着されている。
しかしながら、本発明者は、従来から使用している低温のろう材であるPbSn共晶合金と比較して、AuSn共晶合金は、Auめっき層に対する濡れ性が劣っているということを見出した。濡れ性が悪いと絶縁基体の凹部内に電子部品が搭載されてから絶縁基体の上面に金属製の蓋体を接合しようとしても、望んだような接合がなされないことが懸念される。例えば、搭載される電子部品が圧電振動子であれば、蓋体の接合において気密不良が発生した場合には、所定の周波数特性が得られないといった発振不良が生じることから、Auめっき層と蓋体とは凹部の周囲で途切れることなく接合される必要がある。 However, the present inventor has found that the AuSn eutectic alloy is inferior in wettability to the Au plating layer as compared with the PbSn eutectic alloy which is a low temperature brazing material conventionally used. If the wettability is poor, there is a concern that the desired joining may not be achieved even if an attempt is made to join a metal lid to the upper surface of the insulating substrate after the electronic component is mounted in the recess of the insulating substrate. For example, if the electronic component to be mounted is a piezoelectric vibrator, if an airtight defect occurs in the joining of the lid, an oscillation failure occurs in which a predetermined frequency characteristic cannot be obtained. The body needs to be joined without interruption around the recess.
また、貴金属を原料とするろう材の使用量を極力少なくするために、蓋体の裏面周囲に枠状にろう材を融着したクラッドタイプの蓋体が提案されているが、枠状のろう材の幅が不均一である場合、メタライズ層に被着されたAuめっき層に対する濡れ性が劣っていると、さらに気密不良が発生する危険性が高くなる。 In order to minimize the amount of brazing filler metal used as a raw material, a clad type lid has been proposed in which a brazing filler metal is fused around the back of the lid. In the case where the width of the material is not uniform, if the wettability with respect to the Au plating layer deposited on the metallized layer is inferior, the risk of occurrence of poor airtightness is further increased.
本発明は、かかる従来の技術における問題点に鑑み案出されたものであり、その目的は、絶縁基体の凹部内へ搭載される電子部品の気密不良の発生を抑制して、封止の信頼性を向上することが可能な電子部品収納用パッケージ、電子装置、およびその製造方法を提供することにある。 The present invention has been devised in view of such problems in the prior art, and its purpose is to suppress the occurrence of airtight defects in electronic components mounted in the recesses of the insulating base, and to provide reliable sealing. It is an object of the present invention to provide an electronic component storage package, an electronic device, and a method for manufacturing the same, which can improve performance.
本発明の電子部品収納用パッケージは、上面に電子部品が搭載される凹部を備えた絶縁基体、及び該絶縁基体の前記凹部を取り囲む蓋体接合領域に被着されたメタライズ層、ならびに該メタライズ層上に被着されたAuめっき層を備え、該Auめっき層上には、AuSn合金の共晶点におけるAuSn質量比よりも、Snをより多く含むAuSn合金からなるろう材が被着されるための被着領域を備えたことを特徴とするものである。 An electronic component storage package according to the present invention includes an insulating base having a concave portion on which an electronic component is mounted on an upper surface, a metallized layer attached to a lid bonding region surrounding the concave portion of the insulating base, and the metallized layer An Au plating layer deposited thereon is provided, and a brazing material made of an AuSn alloy containing Sn more than the AuSn mass ratio at the eutectic point of the AuSn alloy is deposited on the Au plating layer. It is characterized in that it is provided with a deposition area of.
また、本発明の電子部品収納用パッケージは、好ましくは、前記メタライズ層と、前記Auめっき層との間に、Ni下地層が形成されているとともに、前記Auめっき層の厚みが0.3μm以上であることを特徴とするものである。 In the electronic component storage package of the present invention, preferably, a Ni underlayer is formed between the metallized layer and the Au plating layer, and the thickness of the Au plating layer is 0.3 μm or more. It is characterized by being.
また、本発明の電子部品収納用パッケージは、好ましくは、前記ろう材が、Au:Sn=75:25〜Au:Sn=62:38までの範囲内であることを特徴とするものである。 The electronic component storage package according to the present invention is preferably characterized in that the brazing material is in a range of Au: Sn = 75: 25 to Au: Sn = 62: 38.
本発明の電子装置は、請求項1乃至請求項3のいずれかに記載の電子部品収納用パッケージの前記凹部に電子部品を搭載するとともに、前記被着領域上に配置された前記ろう材により、前記Auめっき層に蓋体を接合したことを特徴とするものである。 An electronic device according to the present invention includes an electronic component mounted on the recess of the electronic component storage package according to any one of claims 1 to 3, and the brazing material disposed on the deposition region. A lid is joined to the Au plating layer.
本発明の電子装置の製造方法は、請求項1乃至請求項3のいずれかに記載の電子部品収納用パッケージの前記凹部内に電子部品を搭載する第1の工程と、前記Auめっき層上に、前記ろう材及び蓋体を配置する第2の工程と、前記ろう材を加熱して、前記Auめっき層上に前記蓋体を接合する第3の工程とを備えることを特徴とするものである。 A method for manufacturing an electronic device according to the present invention includes a first step of mounting an electronic component in the recess of the electronic component storage package according to any one of claims 1 to 3, and a step on the Au plating layer. A second step of disposing the brazing material and the lid, and a third step of heating the brazing material and joining the lid on the Au plating layer. is there.
本発明の電子部品収納用パッケージは、Auめっき層上に、AuSn合金の共晶点におけるAuSn質量比よりも、Snをより多く含むAuSn合金からなるろう材が被着されるための被着領域を備えている。蓋体が接合される際に、この被着領域に上記ろう材が被着されることにより、Auめっき層中にAuSn合金のSn成分が食われたとしても、ろう材がAuリッチ(AuSn合金の共晶点での質量比に比べて、Auの質量比が過剰であることをいう。)となることが抑制される。Auリッチである場合、AuSn合金がSnリッチ(AuSn合金の共晶点での質量比に比べて、Snの質量比が過剰であることをいう。)である場合に比較して、融点の温度上昇が極めて急激である。従って、AuSn合金の融点が急激に上昇して濡れ性が極端に悪化することを抑制できる。従って、Auめっき層上に十分にろう材が広がり、蓋体とAuめっき層とを良好に接合することが可能となる。 The electronic component storage package according to the present invention is a deposition region for depositing a brazing material made of an AuSn alloy containing more Sn than the AuSn mass ratio at the eutectic point of the AuSn alloy on the Au plating layer. It has. Even when the Sn component of the AuSn alloy is eroded in the Au plating layer by adhering the brazing material to the deposition region when the lid is joined, the brazing material is Au-rich (AuSn alloy). It is suppressed that the mass ratio of Au is excessive as compared with the mass ratio at the eutectic point. When the Au is rich, the temperature of the melting point is higher than that when the AuSn alloy is Sn rich (the mass ratio of Sn is excessive compared to the mass ratio at the eutectic point of the AuSn alloy). The rise is extremely rapid. Therefore, it is possible to suppress the melting point of the AuSn alloy from rapidly increasing and the wettability from being extremely deteriorated. Therefore, the brazing material spreads sufficiently on the Au plating layer, and the lid and the Au plating layer can be satisfactorily joined.
また、本発明の電子部品収納用パッケージは、好ましくは、メタライズ層と、Auめっき層との間に、Ni下地層が形成されているとともに、Auめっき層の厚みが0.3μm以上であることから、蓋体を絶縁基体の上面に形成されたAuめっき層上に接合する際に、0.3μm未満のNiの拡散による濡れ性の悪化を抑制し、蓋体とAuめっき層とをさらに良好に接合することが可能となる。 In the electronic component storage package of the present invention, preferably, a Ni underlayer is formed between the metallized layer and the Au plating layer, and the thickness of the Au plating layer is 0.3 μm or more. Therefore, when the lid is bonded onto the Au plating layer formed on the upper surface of the insulating substrate, deterioration of wettability due to diffusion of Ni of less than 0.3 μm is suppressed, and the lid and the Au plating layer are further improved. It becomes possible to join to.
また、本発明の電子部品収納用パッケージは、好ましくは、前記ろう材が、Au:Sn=75:25〜Au:Sn=62:38までの範囲内であることから、0.3μm以上の厚みを有するAuめっき層側にAuSn合金のSn成分が食われたとしても、ろう材がAuリッチとなりAuSn合金の融点が上昇して濡れ性が悪化することを抑制できる。 In the electronic component storage package of the present invention, preferably, the brazing material is within a range of Au: Sn = 75: 25 to Au: Sn = 62: 38, and thus has a thickness of 0.3 μm or more. Even if the Sn component of the AuSn alloy is eroded on the Au plating layer side having, it is possible to suppress the brazing material from becoming rich in Au and increasing the melting point of the AuSn alloy, thereby deteriorating the wettability.
またAu:Sn=62:38の質量比は、AuSn合金の融点の極大点(Auリッチの範囲内で、この質量比よりもSnの質量比が高かろうが低かろうが融点が下がる点)であることから、この極大点を超えてさらにSnの質量比が高くなると、合金中のSnがAuめっき層に食われた場合に、質量比が極大点に向かってしまい、却って融点が上昇してしまう。融点の上昇は、濡れ性を悪くすることから、AuSnの質量比は、Au:Sn=62:38までの範囲内であることが好ましい。 The mass ratio of Au: Sn = 62: 38 is the maximum point of the melting point of the AuSn alloy (in the range of Au rich, the melting point of the Sn is higher or lower than that of the mass ratio). Therefore, if the Sn mass ratio is further increased beyond this maximum point, when the Sn in the alloy is eroded by the Au plating layer, the mass ratio tends to the maximum point, and the melting point increases. Resulting in. Since an increase in melting point deteriorates wettability, the mass ratio of AuSn is preferably in the range up to Au: Sn = 62: 38.
本発明の電子装置は、上記のいずれかに記載の電子部品収納用パッケージの凹部に電子部品を搭載するとともに、被着領域上に配置されたろう材により、Auめっき層に蓋体を接合したことから、凹部の内側に電子部品を搭載して蓋体により凹部を塞ぐ際に、より確実な封止を可能にした信頼性に優れた電子装置を提供できる。 In the electronic device of the present invention, the electronic component is mounted in the concave portion of the electronic component storage package described in any of the above, and the lid is bonded to the Au plating layer by the brazing material disposed on the deposition region. Therefore, when an electronic component is mounted inside the recess and the recess is closed by the lid, an electronic device with excellent reliability that enables more reliable sealing can be provided.
本発明の電子装置の製造方法は、上記のいずれかに記載の電子部品収納用パッケージの凹部内に電子部品を搭載する第1の工程と、Auめっき層上に、ろう材及び蓋体を配置する第2の工程と、ろう材を加熱して、Auめっき層上に蓋体を接合する第3の工程とを備えることから、凹部の内側に電子部品を搭載し、蓋体により凹部を塞ぐ際に、ろう材の融点が上昇しにくいことから、電子部品への封止時の熱の影響が小さく、より確実な封止を可能にした電子装置の製造方法を提供できる。 The method of manufacturing an electronic device according to the present invention includes a first step of mounting an electronic component in the recess of the electronic component storage package described above, and a brazing material and a lid disposed on the Au plating layer. A second step of heating and a third step of heating the brazing material to join the lid on the Au plating layer, so that the electronic component is mounted inside the recess and the recess is closed by the lid At this time, since the melting point of the brazing material is unlikely to rise, the influence of heat at the time of sealing to the electronic component is small, and a method for manufacturing an electronic device that enables more reliable sealing can be provided.
以下、本発明の電子部品収納用パッケージ(電子装置)にかかる実施例について添付の図面を参照して詳細に説明する。 Embodiments of an electronic component storage package (electronic device) according to the present invention will be described below in detail with reference to the accompanying drawings.
図1(a)は本発明の電子部品収納用パッケージの実施の形態の一例を示す平面図であり、図1(b)は、図1(a)のX−X´線における断面図である。図1(a)および図1(b)において、101は絶縁基体、102は凹部、103は接続電極、104は電子部品(この例では圧電振動子)、105はメタライズ層である。 FIG. 1A is a plan view showing an example of an embodiment of an electronic component storage package according to the present invention, and FIG. 1B is a cross-sectional view taken along line XX ′ in FIG. . In FIGS. 1A and 1B, 101 is an insulating substrate, 102 is a recess, 103 is a connection electrode, 104 is an electronic component (a piezoelectric vibrator in this example), and 105 is a metallized layer.
また、図1(b)において、要部Aの構造についてわかり易いように図1(c)に拡大図を示す。図1(c)において、105はメタライズ層、106はNi下地層、107はAuめっき層、108はろう材、109は蓋体である。このろう材108は、AuSn組成から構成されており、Auめっき層107と蓋体109とを接合して絶縁基体101の凹部102内を気密に封止するためのものである。さらに、ろう材108の形成領域は、蓋体109とろう材108が接触する蓋体接合領域111と、ろう材108とAuめっき層107が接触する被着領域112で形成されている。
Further, in FIG. 1B, an enlarged view is shown in FIG. 1C so that the structure of the main part A can be easily understood. In FIG. 1C, 105 is a metallized layer, 106 is a Ni underlayer, 107 is an Au plating layer, 108 is a brazing material, and 109 is a lid. This
絶縁基体101は、電子部品104を搭載し保持するためのものであり、例えば、直方体状の主面部を備える形状に形成される。また絶縁基体101は、上面に凹部102を有しており、この凹部102の底部に形成される2つの接続電極103が電子部品104の搭載される主面部となっている。
The
本実施形態において、絶縁基体101は、上面に電子部品104が搭載される主面部を有する平板部分の上面に、電子部品104が搭載される部位を取り囲むように枠体が取着されてなる構造である。平板部分と枠体とで構成される凹部102に電子部品104が収容される。
In the present embodiment, the insulating
このような絶縁基体101は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミックス焼結体等のセラミックス材料により形成されている。
Such an insulating
絶縁基体101は、例えば、酸化アルミニウム質焼結体からなる場合であれば、平板状や枠状の複数枚のセラミックグリーンシートを積層し、これを焼成することにより形成される。平板状のセラミックグリーンシートは、例えば、酸化アルミニウムや酸化ケイ素、酸化カルシウム等の原料粉末を有機溶剤、バインダー等とともにドクターブレード法やカレンダーロール法等のシート形成技術を用いて長尺のシート状に成形し、これを所定の寸法に切断することにより作製することができる。また、枠状のセラミックグリーンシートは、平板状のセラミックグリーンシートの中央部を、金型を用いた打ち抜き加工等を用いて打ち抜き、枠状に成形することにより作製することができる。
If the insulating
この絶縁基体101の凹部102内に電子部品104が搭載される。電子部品104が圧電振動子であれば、音叉型と呼ばれる片側端部が担持される2股に分岐した形状の水晶片やATカットと呼ばれる両端部で担持される直方体状の水晶片が搭載される。そして、水晶片の一方端部または両端部が接合材113を介して絶縁基体101の凹部102の底部に形成される複数の接続電極103に接合されて振動可能に保持される。そして、水晶片が屈曲振動や厚みすべり運動等の姿態により振動して、周波数や時間の基準となる基準信号を発振する。
An
尚、このような水晶片は、例えば、水晶の結晶体を所定の結晶軸に沿って板状や音叉形状に切り出され、これに電極を形成することにより作製される。 Such a crystal piece is produced, for example, by cutting a crystal of crystal into a plate shape or a tuning fork shape along a predetermined crystal axis, and forming an electrode on this.
また、絶縁基体101の凹部102の底面に形成された接続電極103から絶縁基体101の下面にかけて、導体層114が形成されている。
A
接続電極103や導体層114は、圧電振動子と電気的に接続され、これを外部の電気回路と電気的に接続させる導電路として機能する。すなわち、接続電極103に、導電性接着剤からなる接合材113を介して圧電振動子を電気的、機械的に接続するとともに、導体層114のうち、絶縁基体101の下面に露出する部位を外部回路基板(図示せず)にはんだ等を介して電気的に接続することにより、圧電振動子が、接続電極103および導体層114を介して外部回路基板と電気的に接続される。
The
この電気的接続により、圧電振動子の発振する基準信号の外部回路基板への供給や、外部回路基板から圧電振動子への電力の供給等が行なわれる。外部回路基板は、例えば、携帯電話やノートパソコン等の電子機器に組み込まれる実装用基板(マザーボード等、図示せず)に形成されている電気回路である。 By this electrical connection, a reference signal oscillated by the piezoelectric vibrator is supplied to the external circuit board, power is supplied from the external circuit board to the piezoelectric vibrator, and the like. The external circuit board is an electric circuit formed on a mounting board (motherboard or the like, not shown) incorporated in an electronic device such as a mobile phone or a notebook computer.
接続電極103や導体層114は、タングステン,モリブデン,マンガン,銅,銀,パラジウム,金,白金等の金属材料から成り、メタライズ層やめっき層等の形態で形成される。接続導体103および導体層114は、例えば、タングステンのメタライズ層から成る場合であれば、タングステン粉末に有機溶剤、バインダーを添加して作製した金属ペーストを、絶縁基体101となるセラミックグリーンシートに所定パターンで印刷しておくことにより形成することができる。
The
また、導体層114のうち、凹部102内から絶縁基体101の下面にかけて形成される導体層114は、例えばビア導体や絶縁基体101の外周に形成した切り欠き部(いわゆるキャスタレーション、図示せず)の内面に被着させたメタライズ層により導出するように形成されている。
Of the
本発明の電子部品収納用パッケージによれば、Auめっき層107上には、AuSn合金の共晶点におけるAuSn質量比よりも、Snをより多く含むAuSn合金からなるろう材108が被着されるための被着領域112を備えている。
According to the electronic component storage package of the present invention, the
尚、本件明細書において、AuSn合金の共晶点におけるAuSn質量比、及びAuSn共晶合金とは、AuSn質量比が、Au:Sn=82:18〜Au:Sn=78:22である質量比、或いはこの質量比であるAuSn合金をいう。 In this specification, the AuSn mass ratio at the eutectic point of the AuSn alloy, and the AuSn eutectic alloy are the mass ratio of Au: Sn = 82: 18 to Au: Sn = 78: 22. Or the AuSn alloy which is this mass ratio.
従って、蓋体が接合される際に、被着領域にろう材108が被着されることにより、Auめっき層107中にAuSn合金のSn成分が食われたとしても、ろう材108がAuリッチ(AuSn合金の共晶点での質量比に比べて、Auの比率が過剰であることをいう。)となることが抑制される。Auリッチである場合、AuSn合金がSnリッチ(AuSn合金の共晶点での質量比に比べて、Snの比率が過剰であることをいう。)である場合に比較して、質量比の変化に対する融点の温度上昇が極めて急激である。従って、AuSn合金の融点が急激に上昇して濡れ性が極端に悪化することを抑制できる。これによりAuめっき層107上に十分にろう材108が広がり、蓋体109とAuめっき層107とを良好に接合することが可能となる。
Therefore, even when the Sn component of the AuSn alloy is eroded in the
尚、図1cに示すように、Auめっき層107の被着領域112のうち、平面視で蓋体109よりも外側の領域において、ろう材108により蓋体109の側面にフィレット108Fを形成させた場合、その他の領域に比較して、フィレット108Fのろう材108の厚みが薄くなってしまう。このため、Auめっき層とAuSn合金との体積比率を考慮したときに、この領域ではAuめっき層の比率が高くなる為、特にAuSn合金のSn成分が食われることによりろう材108の融点の上昇が発生し易かったが、本発明のろう材108を用いることにより、この領域においても融点の上昇が抑制される。従って、裾野がより外側まで良好に広がったフィレット108Fが形成され、蓋体が良好に接合され、密閉性が向上する。
In addition, as shown in FIG. 1 c, a
絶縁基体101の凹部102を密閉する蓋体109は、鉄−ニッケル−コバルト合金等の金属からなり、その接合面にろう材108が被着されている。また、ろう材の厚みは絶縁基体101の大きさにもよるが、15〜40μm程度で形成されており、蓋体109の変形等があったとしても絶縁基体101のAuめっき層107の周囲において途切れることなく接合できるように十分な量のろう材108が確保されている。尚、この蓋体109は、ろう材108が上述したフィレット108Fを形成するために、その外周がAuめっき層の外周よりも内側に位置するように形成される。
A
また、本発明の電子部品収納用パッケージによれば、好ましくは、メタライズ層105と、Auめっき層107との間に、Ni下地層106が形成されているとともに、Auめっき層107の厚みが0.3μm以上である。
Further, according to the electronic component storage package of the present invention, preferably, the
この構成により、蓋体109を絶縁基体101の上面に形成されたAuめっき層107上に接合する際に、Ni下地層からのNiがAuめっき層の上面に拡散することによる濡れ性の悪化を抑制でき、蓋体109とAuめっき層107とをさらに良好に接合することが可能となる。
With this configuration, when the
また、本発明の電子部品収納用パッケージによれば、好ましくは、ろう材108が、Au:Sn=75:25〜Au:Sn=62:38までの範囲内である。従って、0.3μm以上の厚みを有するAuめっき層107にAuSn合金のSn成分が食われたとしても、ろう材がAuリッチとなりAuSn合金の融点が上昇して濡れ性が悪化することを抑制できる。
Moreover, according to the electronic component storage package of the present invention, the
またAu:Sn=62:38の質量比は、AuSn合金の融点の極大点(Auリッチの範囲内で、この質量比よりもSnの質量比が高かろうが低かろうが融点が下がる点)であることから、この極大点を超えてさらにSnの質量比が高くなると、合金中のSnがAuめっき層に食われた場合に、質量比が極大点に向かってしまい、却って融点が上昇してしまう。融点の上昇は、濡れ性を悪くすることから、AuSnの質量比は、Au:Sn=62:38までの範囲内であることが好ましい。 The mass ratio of Au: Sn = 62: 38 is the maximum point of the melting point of the AuSn alloy (in the range of Au rich, the melting point of the Sn is higher or lower than that of the mass ratio). Therefore, if the Sn mass ratio is further increased beyond this maximum point, when the Sn in the alloy is eroded by the Au plating layer, the mass ratio tends to the maximum point, and the melting point increases. Resulting in. Since an increase in melting point deteriorates wettability, the mass ratio of AuSn is preferably in the range up to Au: Sn = 62: 38.
例えば、Au:Sn=75:25の重量比で構成されるろう材108を用いて凹部102を封止する場合、Snが食われる前のろう材108そのものの融点は340℃程度であり、蓋体109をAuめっき層107に接合する際の熱処理温度が380℃であれば、ろう材108そのものの融点と熱処理温度との温度差は40℃となるが、Auめっき層108にAuSn合金のSn成分が食われた場合、そのろう材108の融点は極大点から離れて低下する結果、実際の融点と熱処理温度との温度差が40℃よりも大きくなる傾向にあるため、ろう材108を十分に溶融させて濡れ性を良好にすることができる。
For example, when the
本発明の電子装置によれば、上記のいずれかに記載の電子部品収納用パッケージ(絶縁基体101)の凹部102に電子部品104を搭載するとともに、被着領域112上に配置されたろう材108により、Auめっき層107に蓋体109を接合している。
According to the electronic device of the present invention, the
これにより、凹部102の内側に電子部品104を搭載して蓋体109により凹部102を塞ぐ際に、より確実な封止を可能にした信頼性に優れた電子装置を提供できる。
Thereby, when the
ここで、メタライズ層105は、タングステンやモリブデン等の金属粉末焼結体からなる。メタライズ層105は、例えば、幅が0.2〜0.5mm程度で厚みが10〜50μm程度の枠状で形成されている。メタライズ層105は、絶縁基体101に蓋体109を接合させるための下地金属として機能している。このメタライズ層105上に蓋体109がろう材108を介して接合されている。
Here, the metallized
また、接続電極103や導体層114の露出表面には、各導体の酸化腐食を抑制するとともに接続電極103と電子部品104の電極との接続および外部回路基板との接続を強固なものとするために、Ni・Au等のめっき層、例えば1〜10μm程度の厚みのNiめっき層(Ni下地層106となる)と0.3〜3μm程度の厚みのAuめっき層107から成るめっき層が順次被着されている。尚、Auめっき層107の厚みが0.3μm未満であると、蓋体109を絶縁基体101の上面に形成されたAuめっき層107上に接合する際に、Ni下地層106のNiがAuめっき層107の表面に拡散してしまい濡れ性の悪化を招く可能性があるため、好ましくない。
In addition, on the exposed surfaces of the
そしてメタライズ層105と蓋体109とのろう材108を介した接合は、例えばトンネル炉、バッチ炉等の熱処理方法により行なわれている。その他の熱処理方法として、電子ビーム溶接やエレクトロンビーム溶接等でも可能である。この場合、Ni下地層106のNiがAuめっき層107の表面に拡散しない範囲で蓋体109が局所的に加熱されてろう材108の融点以上となることにより、凹部102内を良好に気密封止することが可能である。
The joining of the metallized
そして、本発明の電子装置の製造方法によれば、上記のいずれかに記載の電子部品収納用パッケージ(絶縁基体101)の凹部102内に電子部品104を搭載する第1の工程と、Auめっき層107上に、ろう材108及び蓋体109を配置する第2の工程と、ろう材108を加熱して、Auめっき層107上に蓋体109を接合する第3の工程とを備えている。
According to the method for manufacturing an electronic device of the present invention, the first step of mounting the
これにより、凹部102の内側に電子部品104を搭載し、蓋体109により凹部102を塞ぐ際に、ろう材108の融点が上昇しにくいことから、電子部品104への封止時の熱の影響が小さく、より確実な封止を可能にした電子装置の製造方法を実現できる。
Accordingly, when the
まず、本発明の製造方法の第1の工程において、電子部品104が絶縁基体101の凹部102に形成された複数の接続電極103に接合材113やボンディングワイヤ(図示せず)等により電気的・機械的に接続され、支持固定される。電子部品104が例えば、圧電振動子である場合、電子部品104を保持する接合材113としては、例えば、金、銀、銅、アルミニウム、ニッケル等の金属粉末やカーボン粉末等の導電性フィラーをエポキシ樹脂等の樹脂中に混合してなる導電性接着剤を用いることができる。
First, in the first step of the manufacturing method of the present invention, the
また、第2の工程において、Auめっき層107上に、ろう材108及び蓋体109が配置される。この場合、例えば、裏面にろう材108が被着形成されている蓋体109を絶縁基体101の上面中央に重ね合わせて、ろう材108とAuめっき層107が接触するようにバネやクリップ等を用いた固定治具によって絶縁基体101上に仮固定される。
In the second step, the
さらに、第3の工程において、ろう材108を加熱して、Auめっき層107上に蓋体109を接合する。この場合、例えばトンネル炉内にろう材108を挟んで蓋体109が仮固定された絶縁基体101を搬送し、ろう材108の融点以上となるように昇温させることにより、ろう材108を溶融させて蓋体109に被着形成されたろう材108と絶縁基体101の上面に形成されたAuめっき層107が接合される。このとき、ろう材108が溶融して凹部102内が気密封止されるまでの間、接合材113や電子部品104の電極等が酸化されないように、不活性ガスである窒素ガス等をトンネル炉内に導入して還元雰囲気で処理することが好ましい。ここで、熱処理方法がバッチ式の加熱炉を用いる方法であれば、加熱炉内を真空状態として加熱することにより、蓋体109に被着形成されたろう材108と絶縁基体101の上面に形成されたAuめっき層107を接合して凹部102内を気密封止することも可能である。溶融したろう材108は、Auめっき層107との濡れ性が良好となることから、蓋体109の外周側面にはろう材108のフィレット108Fが形成される。
Further, in the third step, the
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の形態に変形できる。 In addition, this invention is not limited to the example of above-mentioned embodiment, In the range which does not deviate from the summary of this invention, it can deform | transform into various forms.
例えば、上述の例では絶縁基体に搭載される電子部品を圧電振動子としたが、半導体素子やその他の電子部品、または、複数の電子部品を同時に凹部内に収容した形態の電子装置であってもよい。 For example, in the above example, the electronic component mounted on the insulating base is a piezoelectric vibrator. However, the electronic device is a semiconductor element or other electronic component, or an electronic device in which a plurality of electronic components are simultaneously accommodated in a recess. Also good.
また、蓋体については鉄−ニッケル−コバルト合金としたが、その他の線膨張係数の低い金属、例えば、鉄−ニッケルを用いてもかまわない。さらに、蓋体を絶縁基体と同じ材質のセラミック材料等で形成しておき、絶縁基体の上面のAuめっき層と接合できるように、蓋体の裏面に枠状のメタライズ層、Ni下地層、Auめっき層を順次形成してろう材により凹部を封止する構造としてもよい。この場合、凹部の内側に電子部品を搭載して蓋体により凹部を塞ぐ際に、絶縁基体側のAuめっき層だけではなく蓋体側のAuめっき層においてもAuSn合金のSn成分が食われることになり、ろう材の融点が低い方向へ移動することから、ろう材の本来の融点と熱処理温度との温度差が小さくなることを効果的に抑制できる。 Moreover, although it was set as the iron-nickel-cobalt alloy about the cover body, you may use another metal with a low coefficient of linear expansion, for example, iron-nickel. Further, the lid is formed of the same ceramic material as the insulating base, and a frame-like metallized layer, Ni underlayer, Au on the back of the lid so that it can be joined to the Au plating layer on the top of the insulating base. It is good also as a structure which forms a plating layer sequentially and seals a recessed part with a brazing material. In this case, when an electronic component is mounted inside the recess and the recess is closed by the lid, the Sn component of the AuSn alloy is eaten not only by the Au plating layer on the insulating base side but also by the Au plating layer on the lid side. Thus, since the melting point of the brazing material moves in a lower direction, it is possible to effectively suppress the temperature difference between the original melting point of the brazing material and the heat treatment temperature.
101・・・・・絶縁基体
102・・・・・凹部
103・・・・・接続電極
104・・・・・電子部品
105・・・・・メタライズ層
106・・・・・Ni下地層
107・・・・・Auめっき層
108・・・・・ろう材(AuSn合金)
108F・・・・フィレット
109・・・・・蓋体
110・・・・・外部電極
111・・・・・蓋体接合領域
112・・・・・被着領域
113・・・・・接合材
114・・・・・導体層
A・・・・・・・要部
101 ... Insulating
108F ···
Claims (5)
前記Auめっき層上に、前記ろう材及び蓋体を配置する第2の工程と、
前記ろう材を加熱して、前記Auめっき層上に前記蓋体を接合する第3の工程とを備えることを特徴とする電子装置の製造方法。 A first step of mounting an electronic component in the recess of the electronic component storage package according to any one of claims 1 to 3;
A second step of disposing the brazing material and the lid on the Au plating layer;
And a third step of joining the lid on the Au plating layer by heating the brazing material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017859A JP2008186917A (en) | 2007-01-29 | 2007-01-29 | Electronic component housing package, electronic device, and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017859A JP2008186917A (en) | 2007-01-29 | 2007-01-29 | Electronic component housing package, electronic device, and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008186917A true JP2008186917A (en) | 2008-08-14 |
Family
ID=39729768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007017859A Pending JP2008186917A (en) | 2007-01-29 | 2007-01-29 | Electronic component housing package, electronic device, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008186917A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165569A (en) * | 2011-12-19 | 2013-06-19 | 同欣电子工业股份有限公司 | Semiconductor airtight packaging structure and manufacturing method thereof |
JP2013128113A (en) * | 2011-12-19 | 2013-06-27 | Tong Hsing Electronic Industries Ltd | Hermetically sealed package structure for semiconductor and method for manufacturing the same |
CN105514049A (en) * | 2015-12-27 | 2016-04-20 | 中国电子科技集团公司第四十三研究所 | Composite substrate integrated encapsulation structure and preparation process thereof |
-
2007
- 2007-01-29 JP JP2007017859A patent/JP2008186917A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165569A (en) * | 2011-12-19 | 2013-06-19 | 同欣电子工业股份有限公司 | Semiconductor airtight packaging structure and manufacturing method thereof |
JP2013128113A (en) * | 2011-12-19 | 2013-06-27 | Tong Hsing Electronic Industries Ltd | Hermetically sealed package structure for semiconductor and method for manufacturing the same |
TWI480985B (en) * | 2011-12-19 | 2015-04-11 | Tong Hsing Electronic Ind Ltd | Hermetic semiconductor package structure and method for manufacturing the same |
CN105514049A (en) * | 2015-12-27 | 2016-04-20 | 中国电子科技集团公司第四十三研究所 | Composite substrate integrated encapsulation structure and preparation process thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5024290B2 (en) | Piezoelectric vibration device | |
JP2011147054A (en) | Electronic apparatus, and method of manufacturing the same | |
JP5853702B2 (en) | Piezoelectric vibration device | |
JP2004208236A (en) | Piezoelectric device, manufacturing method therefor, portable telephone unit utilizing piezoelectric device and electronic equipment utilizing piezoelectric device | |
JP5251224B2 (en) | Method for manufacturing piezoelectric vibration device and piezoelectric vibration device | |
JP2005039168A (en) | Ceramic package and tantalum electrolytic capacitor using the same | |
JP3911838B2 (en) | Method for manufacturing piezoelectric vibrator | |
JP2007073713A (en) | Package for piezo-electric device | |
JP2008186917A (en) | Electronic component housing package, electronic device, and manufacturing method thereof | |
JP5026016B2 (en) | Method for manufacturing piezoelectric device | |
US9548718B2 (en) | Piezoelectric vibration piece and piezoelectric vibrator | |
JP2006042096A (en) | Package for storing piezoelectric element, piezoelectric device, and manufacture of the device | |
JP2010135711A (en) | Electronic component storage package | |
JP5252992B2 (en) | Crystal oscillator package and crystal oscillator | |
JP3401781B2 (en) | Electronic component package and method of manufacturing electronic component package | |
JP2006332599A (en) | Electronic device | |
JP3800998B2 (en) | Electronic component package, and electronic package component and electronic device using the same | |
JP2009239475A (en) | Surface mounting piezoelectric oscillator | |
JP2009060260A (en) | Package for electronic component and piezoelectric vibration device using the same | |
JP2007318209A (en) | Surface mounted piezoelectric vibrating device, and manufacturing method thereof | |
JP2005347341A (en) | Manufacturing method for electronic device | |
JP6305713B2 (en) | Manufacturing method of electronic component storage package | |
JP2013232446A (en) | Package for housing electronic component and electronic apparatus | |
JP2013140876A (en) | Manufacturing method of electronic device, electronic device, piezoelectric oscillator, and electronic apparatus | |
JP2004088036A (en) | Electronic device and its manufacturing method |