KR100501190B1 - A slim type crystal oscillator - Google Patents
A slim type crystal oscillator Download PDFInfo
- Publication number
- KR100501190B1 KR100501190B1 KR10-2003-0038139A KR20030038139A KR100501190B1 KR 100501190 B1 KR100501190 B1 KR 100501190B1 KR 20030038139 A KR20030038139 A KR 20030038139A KR 100501190 B1 KR100501190 B1 KR 100501190B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- ceramic substrate
- crystal
- crystal piece
- crystal oscillator
- Prior art date
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 131
- 239000000919 ceramic Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000007789 sealing Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000010453 quartz Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000000306 component Substances 0.000 description 12
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 229910010293 ceramic material Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000047 product Substances 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 modules Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02007—Details of bulk acoustic wave devices
- H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
- H03H9/02031—Characteristics of piezoelectric layers, e.g. cutting angles consisting of ceramic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
- H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
- H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/0014—Structural aspects of oscillators
- H03B2200/002—Structural aspects of oscillators making use of ceramic material
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
본 발명은 수정발진기에 관한 것으로, 수정편과 IC칩을 갖는 수정발진기에 있어서, 상기 IC칩이 상부면에 플립칩실장되는 오목한 실장공간을 형성하도록 세라믹층이 복수개 적층된 세라믹기판; 상기 세라믹기판의 단자전극과 일단부가 연결되고, 상기 IC칩상부면에 수평하게 고정지지되는 수정편과 타단부가 연결되는 연결수단; 상기 수정편과 IC칩이 탑재되는 실장공간을 외부공기와 차단하도록 상기 세라믹기판의 상부를 밀폐하는 덮개를 포함하여 구성된다. The present invention relates to a crystal oscillator, comprising: a crystal oscillator having a crystal piece and an IC chip, comprising: a ceramic substrate having a plurality of ceramic layers stacked to form a concave mounting space in which the IC chip is flip chip mounted on an upper surface thereof; Connecting means connected to one end of the terminal electrode of the ceramic substrate and connected to the other end of the crystal piece fixedly supported on the upper surface of the IC chip; And a cover for sealing an upper portion of the ceramic substrate to block the mounting space in which the crystal piece and the IC chip are mounted from external air.
본 발명에 의하면, IC칩과 수정편을 세라믹기판의 내부공간내 동시에 배치하여 제조공정을 단순화하고, 부품의 소형화를 도모하며, 소형화에 관계없이 안정된 부품특성을 얻을 수 있는 한편, 재료비를 절감하여 가격경쟁력을 향상시킬 수 있는 효과가 얻어진다. According to the present invention, by simultaneously placing the IC chip and the quartz piece in the internal space of the ceramic substrate, the manufacturing process can be simplified, the size of the component can be reduced, and stable component characteristics can be obtained regardless of the size of the ceramic substrate. The effect of improving the price competitiveness is obtained.
Description
본 발명은 수정발진기에 관한 것으로, 보다 상세히는 IC칩과 수정편을 세라믹기판의 내부공간내 동시에 배치하여 제조공정을 단순화하고, 부품의 소형화를 도모하며, 소형화에 관계없이 안정된 부품특성을 얻을 수 있는 한편, 재료비를 절감할 수 있는 슬림형 수정발진기에 관한 것이다. The present invention relates to a crystal oscillator, and more particularly, by placing the IC chip and the crystal piece in the inner space of the ceramic substrate at the same time to simplify the manufacturing process, to miniaturize the parts, and to obtain stable component characteristics regardless of the miniaturization On the other hand, the present invention relates to a slim crystal oscillator that can reduce the material cost.
일반적으로 수정을 압전진동자(압전부품)로서 채용한 수정발진기는 온도에 따라 써미스터의 저항값이 변화하게 되어 배리캡 다이오드에 가해지는 전압이 변화하고, 이러한 전압의 변화로 인하여 커패시터의 커패시턴스가 변화하게 되어 온도의 변화에 따라서 주파수를 발생시키는 장치이다. In general, a crystal oscillator employing crystal as a piezoelectric vibrator (piezoelectric component) changes the resistance value of the thermistor according to the temperature, so that the voltage applied to the varicap diode changes, and the capacitance of the capacitor changes due to the change of the voltage. It is a device that generates a frequency according to the change of temperature.
이러한 수정발진기는 소형이면서도 외부 환경 변화에 대해서도 안정된 주파수를 얻을 수 있어 컴퓨터, 통신기기등에서의 문자구성, 색상구성 회로 등에 사용되어지며, 한단계 더 응용된 전압조정형 수정발진기(VCXO), 온도보상형 수정발진기(TCXO), 항온조정형 수정발진기(OCXO)등의 제품은 우주공간의 인공위성, 계측기 등에서 모든 신호의 기준이 되는 핵심 부품으로 사용되기도 한다This crystal oscillator is small and stable frequency can be obtained against external environment change, so it is used for character composition and color composition circuit in computer, communication equipment, etc. Oscillators (TCXOs), thermostatically controlled crystal oscillators (OCXOs), etc. are often used as core components for all signals in space satellites and instruments.
최근에 정보통신과 디지털기술의 발전으로 높은 주파수 영역에서 사용되고, 빠른 데이터 처리속도 및 새로운 재료, 부품 및 모듈, 기판에 대한 수요가의 요구가 커지고 있는 실정이며, 특히 이동통신 부품의 경우, 소형화, 다중밴드화, 고주파화 추세에 따라 수정발진기의 소형화, 고집적화 및 고주파화한 구조가 요구되고 있다. Recently, the development of information communication and digital technology has been used in the high frequency domain, the demand for high data processing speed and new materials, components, modules, and substrates is increasing, especially in the case of mobile communication components, With the trend of multiband and high frequency, miniaturization, high integration and high frequency of crystal oscillator are required.
이러한 수정발진기는 0.024CC(5.0mm(L)*3.2mm(W)*두께1.5mm(T))가 주류를 이루고 있으나, 부품의 소형화가 가속됨에 따라 길이, 폭 및 두께가 짧고, 좁아지며, 얇아진 0.008CC(3.2mm(L)*2.5mm(W)*1.0mm(T)) 및 0.004CC(2.5mm(L)*2.0mm(W)*0.8mm(T))제품이 주류를 이룰 것이다. 이를 위해서 수정발진기부품의 소형화 및 제조공법의 혁신, 경박단소화가 실현되어야 하는 것이다. The crystal oscillator has a mainstream of 0.024CC (5.0mm (L) * 3.2mm (W) * thickness1.5mm (T)), but as the miniaturization of parts is accelerated, its length, width and thickness become short and narrow. Thinner 0.008CC (3.2mm (L) * 2.5mm (W) * 1.0mm (T)) and 0.004CC (2.5mm (L) * 2.0mm (W) * 0.8mm (T)) will dominate . For this purpose, miniaturization of crystal oscillator parts, innovation of manufacturing method, and light and small size should be realized.
도 1은 일반적인 수정발진기의 사시도이고, 도 2는 일반적인 수정발진기의 단면도이며, 도 3(a)(b)는 일반적인 수정발진기를 구성하는 수정편조립체와 칩조립체의 분해사시도이다.1 is a perspective view of a typical crystal oscillator, Figure 2 is a cross-sectional view of a typical crystal oscillator, Figure 3 (a) (b) is an exploded perspective view of the crystal assembly and the chip assembly constituting a general crystal oscillator.
상기한 종래 수정발진기(100)는 도 1 내지 3에 도시한 바와같이, 발진을 유발시키는 수정편(B)을 포함하는 수정편조립체(110)와 발진회로를 포함하는 다양한 회로부와 메모리가 집적된 IC칩(I)을 포함하는 칩조립체(120)가 상하합형된 이중구조로 이루어짐에 따라 수정편조립체(110)를 구성하는 공정과 칩조립체(120)를 구성하는 공정을 별도의 조립라인에서 수행한 다음, 별도의 조립라인에서 이들을 합체하여 수정발진기를 조립완성하였다. 1 to 3, the conventional crystal oscillator 100 is integrated with a variety of circuit parts and memory including a crystal assembly 110 and an oscillation circuit including a crystal assembly (B) for causing oscillation As the chip assembly 120 including the IC chip I has a double structure, which is vertically integrated, the process of configuring the crystal assembly 110 and the process of configuring the chip assembly 120 are performed in separate assembly lines. Then, they were assembled in a separate assembly line to complete the assembly of the crystal oscillator.
상기 수정편조립체(110)는 상부면에 회로패턴(미도시)이 형성된 제 1세라믹층(111)과 상기 제 1세라믹층(111)의 테두리를 따라 적층되는 제 2세라믹층(112)으로 이루어진 세라믹기판(113)과, 그 내부에 배치되는 수정편(B)및 상기 수정편(B)이 배치되는 공간을 밀봉하는 덮개(115)로 구성되며, 상기 수정편(B)의 표면에는 일정한 패턴의 전극(116)(117)이 형성되어 있다. The crystal piece assembly 110 includes a first ceramic layer 111 having a circuit pattern (not shown) formed on an upper surface thereof and a second ceramic layer 112 stacked along an edge of the first ceramic layer 111. It consists of a ceramic substrate 113, a crystal piece (B) disposed therein and a cover 115 for sealing a space in which the crystal piece (B) is disposed, the surface of the crystal piece (B) a predetermined pattern Electrodes 116 and 117 are formed.
이에 따라, 상기 수정편(B)을 조립하는 공정은 제 1세라믹층(111)의 상부면 일측에 패드(118)를 형성한 다음, 그 상부면에 도포되는 범프(118a)를 매개로 하여 상기 수정편(B)하부면과 상기 제 1세라릭층(111)의 상부면사이에 일정간격을 유지하도록 상기 수정편(B)의 일단부를 다이본딩방식으로 고정하고, 상기 수정편(B)이 배치되는 내부공간을 덮개(115)로서 밀봉하였다. Accordingly, in the process of assembling the crystal piece B, the pad 118 is formed on one side of the upper surface of the first ceramic layer 111, and then the bump 118a is applied to the upper surface. One end portion of the crystal piece B is fixed by die-bonding so as to maintain a predetermined distance between the lower surface of the crystal piece B and the upper surface of the first ceramic layer 111, and the crystal piece B is disposed. The inner space that was to be sealed as a cover 115.
상기 칩조립체(120)는 상부면에 회로패턴(미도시)이 형성된 제 1세라믹층(121)과 그 테두리를 따라 적층되는 제 2,3세라믹층(122)(123)으로 이루어진 세라믹기판(124)과, 상기 제 1세라믹층(121)상에 접착고정되는 IC칩(I)으로 구성된다. The chip assembly 120 includes a ceramic substrate 124 including a first ceramic layer 121 having a circuit pattern (not shown) formed on an upper surface thereof, and second and third ceramic layers 122 and 123 stacked along an edge thereof. ) And an IC chip I bonded and fixed on the first ceramic layer 121.
이에 따라, 회로부가 집적된 IC칩(I)을 탑재하는 공정은 상기 제 1세라믹층(121)과 제 3세라믹층(123)의 상하적층시 내측으로 계단모양으로 돌출되는 제 2세라믹층(122)의 돌출부(122a)상에 복수개의 본딩패드(125)를 각각 형성하고, 상기 제 1세라믹층(121)의 상부면에 탑재된 IC칩(I)의 각 패드(126a)는 와이어(126)의 일단과 전기적으로 연결되고, 상기 와이어(126)의 타단은 상기 제 2세라믹층(122)의 본딩패드(125)와 전기적으로 연결되는 한편, 상기 IC칩(I)이 배치된 내부공간은 에폭시(E)를 충진하여 몰딩한다. Accordingly, in the process of mounting the IC chip I integrated with the circuit unit, the second ceramic layer 122 protrudes in a step shape when the first ceramic layer 121 and the third ceramic layer 123 are stacked up and down. A plurality of bonding pads 125 are formed on the protrusions 122a of the < RTI ID = 0.0 >), < / RTI > and each pad 126a of the IC chip I mounted on the upper surface of the first ceramic layer 121 is a wire 126. Is electrically connected to one end of the wire 126, and the other end of the wire 126 is electrically connected to the bonding pad 125 of the second ceramic layer 122, while the internal space in which the IC chip I is disposed is epoxy. Fill and mold (E).
상기와 같이 별도의 조립라인에서 조립완성된 수정편조립체(110)와 칩조립체(120)는 또다른 조립라인에서 칩조립체(120)를 하부부품으로 하고, 상기 수정편조립체(110)를 상부부품으로 하여 상기 칩조립체(120)의 세라믹기판(124)상부면에 솔더패드(127)를 도포하고, 상기 솔더패드(127)를 매개로 하여 상기 수정편조립체(110)의 세라믹기판(113)을 솔더링방식으로 접합한 다음, 상부가 개방된 수정편조립체(110)는 사각판상의 덮개(115)를 올려놓고, 이들의 접합면을 고온의 열원으로서 용착하여 밀봉함으로서, 수정편(B)을 갖는 수정편조립체(110)와 IC칩(I)을 갖는 칩조립체(120)로 이루어진 이중구조의 수정발진기(100)를 조립완성하였다. The crystal assembly 110 and the chip assembly 120 assembled in a separate assembly line as described above are the chip assembly 120 as a lower part in another assembly line, and the crystal assembly 110 is an upper part. The solder pad 127 is coated on the upper surface of the ceramic substrate 124 of the chip assembly 120, and the ceramic substrate 113 of the quartz crystal assembly 110 is formed through the solder pad 127. After joining by the soldering method, the crystal piece assembly 110 having an open top is placed on a rectangular plate cover 115 and welded and sealed to their joint surfaces as a high temperature heat source, thereby having a crystal piece B. The crystal oscillator 100 having a dual structure including the crystal assembly 110 and the chip assembly 120 having the IC chip I was assembled.
그러나, 이러한 종래 수정발진기(100)는 수정편조립체(110)와 칩조립체(120)를 서로 다른 라인에서 각각 제조하여 최종조립라인에서 상하이중구조로 최종조립해야만 하기 때문에, 하나의 제품을 완성하는데 조립라인이 길어지고, 조립공정이 매우 복잡하였다. However, the conventional crystal oscillator 100 is to complete the product because the crystal assembly 110 and the chip assembly 120 must be manufactured in different lines, respectively, and finally assembled in the final structure in Shanghai. The assembly line was long and the assembly process was very complicated.
또한, 세라믹소재로 이루어진 다층 세라믹기판(113)(124)이 상하 중복되어 사용되기 때문에, 재료비가 증가되어 가격경쟁력을 저하시키고, 조립완성된 제품의 형성높이(H)가 높아 단말기와 같은 최종제품의 소형화에 맞추어 소형화 설계하는데 한계가 있었다. In addition, since the multilayer ceramic substrates 113 and 124 made of a ceramic material are used in the vertically overlapping manner, the material cost is increased, thereby lowering the price competitiveness, and the final product, such as a terminal, has a high forming height (H). There was a limit to the miniaturization design according to the miniaturization of the.
그리고, 부피가 작은 수정편조립체(110)와 칩조립체(120)의 상하조립시 이들을 서로 틀어짐없이 정확하게 접착하는데 공정상 많은 어려움이 있었다. In addition, there are many difficulties in the process of accurately bonding the small quartz crystal assembly 110 and the chip assembly 120 without distorting them vertically.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 제안된 것으로서, 그 목적은 수정편과 IC칩을 하나의 내부공간에 동시에 내장하여 완제품의 소형화설계가 가능해지고, 세라믹소재의 중복사용을 억제하여 제조비용을 절감하고, 소형화에 관계없이 안정된 부품특성을 얻을 수 있는 슬림형 수정발진기를 제공하고자 한다. Therefore, the present invention has been proposed to solve the conventional problems as described above, and its object is to simultaneously incorporate a crystal piece and an IC chip in one internal space, thereby enabling the miniaturized design of the finished product, and the redundant use of ceramic materials. The present invention aims to provide a slim crystal oscillator capable of reducing manufacturing costs and obtaining stable component characteristics regardless of miniaturization.
상기와 같은 목적을 달성하기 위한 기술적인 구성으로써, 본 발명은,As a technical configuration for achieving the above object, the present invention,
수정편과 IC칩을 갖는 수정발진기에 있어서, In a crystal oscillator having a crystal piece and an IC chip,
상기 IC칩이 상부면에 플립칩실장되는 오목한 실장공간을 형성하도록 세라믹층이 복수개 적층된 세라믹기판;A ceramic substrate having a plurality of ceramic layers stacked to form a concave mounting space in which the IC chip is flip-chip mounted on an upper surface thereof;
상기 세라믹기판의 단자전극과 일단부가 연결되고, 상기 IC칩상부면에 수평하게 고정지지되는 수정편과 타단부가 연결되는 연결수단;Connecting means connected to one end of the terminal electrode of the ceramic substrate and connected to the other end of the crystal piece fixedly supported on the upper surface of the IC chip;
상기 수정편과 IC칩이 탑재되는 실장공간을 외부공기와 차단하도록 상기 세라믹기판의 상부를 밀폐하는 덮개를 포함함을 특징으로 하는 슬림형 수정발진기를 마련함에 의한다.By providing a slim crystal oscillator, characterized in that it comprises a cover for sealing the upper portion of the ceramic substrate to block the mounting space on which the crystal piece and the IC chip is mounted.
바람직하게는 상기 세라믹기판은 상부면에 회로패턴이 인쇄되고, 외부면에 복수개의 외부단자가 형성된 제 1세라믹층과 그 외측테두리을 따라 적층되는 적어도 2개이상의 제 2세라믹층으로 구성된다.Preferably, the ceramic substrate includes a first ceramic layer having a circuit pattern printed on an upper surface thereof, and having a plurality of external terminals formed on an outer surface thereof, and at least two or more second ceramic layers stacked along the outer edge thereof.
바람직하게는 상기 단자전극은 상기 세라믹기판의 실장공간으로 노출되는 좌우한쌍의 계단형 돌출부중 어느 하나에 형성되고, 상기 돌출부는 상기 수정편의 전후양단과 서로 대응하는 세라믹기판의 내부 양측면에 돌출형성된다. Preferably, the terminal electrode is formed on one of a pair of left and right stepped protrusions exposed to the mounting space of the ceramic substrate, and the protrusions are formed on both sides of the ceramic substrate corresponding to the front and rear ends of the crystal piece. .
바람직하게는 상기 단자전극은 상기 세라믹기판의 실장공간으로 노출되는 계단형 돌출부에 형성되고, 상기 돌출부는 상기 IC칩상에 접착되는 수정편의 일측 고정단과 대응하는 세라믹기판의 내부 일측면에 구비되고, 상기 수정편의 타측 자유단과 대응하는 세라믹기판의 내부 타측면은 대체로 수직하게 형성된다. Preferably, the terminal electrode is formed on a stepped protrusion exposed to the mounting space of the ceramic substrate, and the protrusion is provided on one inner surface of the ceramic substrate corresponding to one fixed end of the crystal piece bonded on the IC chip. The other free end of the crystal piece and the inner other side of the ceramic substrate corresponding to each other are formed substantially vertically.
바람직하게는 상기 수정편의 일단부는 상기 IC칩의 상부면에 올려지는 접착수단을 매개로 접착고정된다. Preferably, one end of the crystal piece is adhesively fixed by means of a bonding means mounted on the upper surface of the IC chip.
보다 바람직하게는 상기 접착수단이 올려지는 IC칩의 상부면은 내열성 절연수지로 도포된다.More preferably, the upper surface of the IC chip on which the bonding means is placed is coated with a heat resistant insulating resin.
보다 바람직하게는 상기 수정편은 상기 IC칩의 상부면과 일정간격을 두고 길이방향으로 수평하게 유지된다. More preferably, the crystal piece is horizontally maintained in the longitudinal direction with a predetermined distance from the upper surface of the IC chip.
보다 바람직하게는 상기 접착수단은 납땜으로 형성된다.More preferably, the bonding means is formed by soldering.
보다 바람직하게는 상기 접착수단은 페이스트로 형성된다.More preferably, the bonding means is formed of a paste.
바람직하게는 상기 연결수단은 상기 세라믹기판의 단자전극과 상기 수정편의 단자전극를 서로 와이어본딩하는 2개이상의 와이어부재이다. Preferably, the connecting means is at least two wire members for wire-bonding the terminal electrode of the ceramic substrate and the terminal electrode of the crystal piece to each other.
보다 바람직하게는 상기 연결수단은 상기 수정편에 전원을 입력하는 입력용 와이어부재와 온도보상된 주파수가 출력되는 출력용 와이어부재로 구성된다. More preferably, the connecting means is composed of an input wire member for inputting power to the crystal piece and an output wire member for outputting a temperature compensated frequency.
바람직하게는 상기 수정편의 단자전극은 상기 수정편의 전극패턴으로부터 연장되어 상기 수정편의 상부면에 노출된다. Preferably, the terminal electrode of the crystal piece extends from the electrode pattern of the crystal piece and is exposed to the upper surface of the crystal piece.
이하, 본 발명에 대하여 보다 상세히 설명한다. Hereinafter, the present invention will be described in more detail.
도 4는 본 발명에 따른 슬림형 수정발진기의 제 1실시예를 도시한 분해사시도이고, 도 5는 본 발명에 따른 슬림형 수정발진기의 제 1실시예를 도시한 조립도이며, 도 6은 본 발명에 따른 슬림형 수정발진기의 제 1실시예를 도시한 종단면도이고, 도 7은 본 발명에 따른 슬림형 수정발진기의 제 1실시예에서 덮개가 제거된 평면도이다. Figure 4 is an exploded perspective view showing a first embodiment of a slim crystal oscillator according to the present invention, Figure 5 is an assembly view showing a first embodiment of the slim crystal oscillator according to the present invention, Figure 6 is FIG. 7 is a longitudinal sectional view showing a first embodiment of a slim crystal oscillator according to the present invention, and FIG. 7 is a plan view with a cover removed in a first embodiment of the slim crystal oscillator according to the present invention.
본 발명의 슬림형 수정발진기(1)는 도 4 내지 7에 도시한 바와같이, 하나의 팩키지화되는 세라믹기판(10)내에 IC칩(I)과 수정편(B)을 동시에 실장하여 부품의 경박단소를 가능하게 하고, 부품특성의 저하를 방지하는 한편, 재료비를 절감할 수 있는 것으로서, 이러한 수정발진기(1)는 세라믹기판(10), 연결수단(20)및 덮개(30)로 구성된다. As shown in Figs. 4 to 7, the slim crystal oscillator 1 of the present invention mounts the IC chip I and the crystal piece B simultaneously in one packaged ceramic substrate 10, so that the components are light and thin. It is possible to prevent the deterioration of the component characteristics, and to reduce the material cost, the crystal oscillator 1 is composed of a ceramic substrate 10, the connecting means 20 and the cover 30.
그리고, 본 발명에 의해 구성되는 수정발진기(1)의 구조는 전압조정형 수정발진기(VCXO), 온도보상형 수정발진기(TCXO), 항온조정형 수정발진기(OCXO)등에 선택적으로 적용가능한 것으로 이해되어야 한다. In addition, it is to be understood that the structure of the crystal oscillator 1 constituted by the present invention is selectively applicable to a voltage controlled crystal oscillator (VCXO), a temperature compensated crystal oscillator (TCXO), a constant temperature controlled crystal oscillator (OCXO), and the like.
즉, 상기 세라믹기판(10)은 상기 IC칩(I)이 상부면에 플립칩(flip-chip)실장되는 오목한 실장공간(P)을 형성하도록 세라믹층(11)(12)(13)이 복수개 적층된다. That is, the ceramic substrate 10 includes a plurality of ceramic layers 11, 12, 13 so as to form a concave mounting space P in which the IC chip I is flip-chip mounted on an upper surface thereof. Are stacked.
이러한 세라믹기판(10)은 상부면에 회로패턴이 인쇄되고, 외부면에는 미도시된 메인기판과 전기적으로 연결될 수 있도록 복수개의 외부단자(19)가 형성된 제 1세라믹층(11)과 그 외측테두리를 따라 적층되는 적어도 2개이상의 제 2세라믹층(12)(13)(14)으로 이루어져 있다. In the ceramic substrate 10, a circuit pattern is printed on an upper surface thereof, and a first ceramic layer 11 and an outer edge thereof having a plurality of external terminals 19 formed thereon to be electrically connected to a main substrate (not shown). It consists of at least two or more second ceramic layers 12, 13, 14 stacked along.
상기 제 1,2세라믹층(11)(12)(13)(14)이 세라믹소재로 구성됨에 따라 그린시트(Green Sheet)상태로 상하접합되어 약 1350℃에서 소성되는 과정을 거치면서 서로 일체로 접합되어지며, 상기 제 2세라믹층(12)(13)(14)은 상하적층시 상기 IC칩(I)과 수정편(B)을 동시에 내부수용할 수 있는 충분한 실장공간(P)을 형성할 수 있도록 사각틀형상으로 구비된다. As the first and second ceramic layers 11, 12, 13, and 14 are made of ceramic material, they are joined up and down in a green sheet state and fired at about 1350 ° C. The second ceramic layers 12, 13 and 14 are bonded to each other to form sufficient mounting space P for accommodating the IC chip I and the crystal piece B at the same time. It is provided in the shape of a square frame.
또한, 상기 세라믹기판(10)의 좌우양측 외부면에는 회로가 내장된 IC칩(I)에 데이터를 외부로부터 입력할 수 있도록 전극부가 도포된 복수개의 접촉단자(17)가 비어홀타입으로 형성되어 있다. In addition, on the left and right outer surfaces of the ceramic substrate 10, a plurality of contact terminals 17 having electrode portions coated with an electrode part to input data from the outside into an IC chip I having a circuit are formed in a via hole type. .
그리고, 상기 상기 세라믹기판(10)의 실장공간(P)에 탑재되는 IC칩(I)은 제 1세라믹층(11)의 상부표면에 형성된 회로패턴(11a)의 소정위치에 복수개의 금속범프(50)를 올려놓고, 상기 금속범프(50)와 대응하는 하부면에 패드(52)가 형성된 IC칩(I)을 직하방으로 눌러서 상기 금속범프(50)를 통하여 상기 세라믹기판(10)과 IC칩(I)을 서로 전기적으로 연결한다. The IC chip I mounted in the mounting space P of the ceramic substrate 10 may include a plurality of metal bumps at predetermined positions of the circuit pattern 11a formed on the upper surface of the first ceramic layer 11. 50) and the IC chip I having the pads 52 formed on the lower surface corresponding to the metal bumps 50 is pressed downwards to directly pass through the ceramic substrate 10 and the ICs through the metal bumps 50. The chips I are electrically connected to each other.
또한, 상기 연결수단(20)은 일단부가 상기 세라믹기판(10)에 구비되는 단자전극(15)과 전기적으로 연결되고, 상기 IC칩(I)의 상부면에 수평하게 고정지지되는 수정편(B)과 타단부가 전기적으로 연결되는 부재이다. In addition, the connecting means 20 is a crystal piece (B) whose one end is electrically connected to the terminal electrode (15) provided on the ceramic substrate (10) and is horizontally fixed to the upper surface of the IC chip (I). ) And the other end are electrically connected members.
상기 단자전극(15)은 상기 연결수단(20)과의 본딩연결이 용이하도록 세라믹기판(10)의 내부에 구비되는 실장공간(P)으로 노출시키기 위해서, 상기 수정편(B)의 좌우양단과 서로 대응하는 세라믹기판(10)의 내면 양측에 돌출되는 계단형 돌출부(16)의 상부면에 적어도 2개이상 형성된다.The terminal electrode 15 and the left and right both ends of the crystal piece (B) to expose to the mounting space (P) provided in the ceramic substrate 10 to facilitate the bonding connection with the connecting means 20 At least two are formed on the upper surface of the stepped protrusions 16 protruding on both sides of the inner surface of the ceramic substrate 10 corresponding to each other.
이러한 돌출부(16)는 제 1세라믹층(11)의 상부면에 적층되는 제 2세라믹층(12)의 서로 마주하는 양변이 그 상부면에 적층되는 또다른 제 2세라믹층(13)보다 내측으로 연장되어 형성된다.These protrusions 16 may have both sides facing each other of the second ceramic layer 12 stacked on the upper surface of the first ceramic layer 11 inward from another second ceramic layer 13 stacked on the upper surface thereof. It is formed to extend.
그리고, 상기 단자전극(15)과 대응하는 상기 수정편(B)의 일단부는 상기 IC칩(I)의 상부면에 올려지는 접착수단(60)을 매개로 하여 접착되며, 상기 접착수단(60)이 올려지는 IC칩(I)의 상부면은 상기 수정편(B)의 접착시 발생되는 열로부터 IC칩(I)을 보호할 수 있도록 내열성 절연수지로 도포된다.In addition, one end of the crystal piece B corresponding to the terminal electrode 15 is bonded through the bonding means 60 mounted on the upper surface of the IC chip I, and the bonding means 60 is attached. The upper surface of the raised IC chip I is coated with a heat resistant insulating resin so as to protect the IC chip I from heat generated when the crystal piece B is bonded.
여기서, 내열성 절연수지는 실리콘 에폭시와 같은 비전도성 수지가 주로 채용되어 사용된다. Here, the heat resistant insulating resin is mainly used non-conductive resin such as silicon epoxy.
상기 접착수단(60)은 부품의 낙하및 외부충격시 탈락이 발생되지 않도록 도트방식을 사용한 다이본딩으로 확고히 서로 접착되어야 하며, 이에 한정하지 않고 상기 IC칩(I)에 영향을 주지 않는 다양한 방법으로 상기 IC칩(I)상에 수정편(B)이 본딩될 수 있다. The bonding means 60 should be firmly adhered to each other by die bonding using a dot method so as to prevent the dropping and dropping of the component in the case of external impact, and the present invention is not limited thereto. The crystal piece B may be bonded onto the IC chip I.
또한, 상기 IC칩(I)상에 조립되는 수정편(B)은 상기 IC칩(I)의 상부면과 일정간격(G)을 두고 길이방향으로 수평하게 유지되어야 한다. In addition, the crystal piece (B) assembled on the IC chip (I) should be kept horizontally in the longitudinal direction with a predetermined distance (G) and the upper surface of the IC chip (I).
그리고, 상기 연결수단(20)은 상기 세라믹기판(10)의 단자전극(15)과 상기 수정편(B)의 단자전극(25)를 서로 와이어본딩하는 2개이상의 와이어부재(21)(22)로 구성되며, 상기 와이어부재(21)(22)는 상기 수정편(B)에 전원을 입력하는 입력용 와이어부재와 온도보상된 주파수가 출력되는 출력용 와이어부재이다.The connecting means 20 includes two or more wire members 21 and 22 for wire-bonding the terminal electrode 15 of the ceramic substrate 10 and the terminal electrode 25 of the crystal piece B to each other. The wire members 21 and 22 are input wire members for inputting power to the crystal piece B and output wire members for outputting a temperature compensated frequency.
여기서, 상기 수정편(B)의 단자전극(25)은 상기 연결수단(20)과의 와이어본딩시 연결작업이 용이하도록 상기 수정편(B)의 외부면에 인쇄된 전극패턴으로부터 연장되어 상기 수정편(B)의 상부면으로 노출되는 단자부이다. Here, the terminal electrode 25 of the crystal piece (B) is extended from the electrode pattern printed on the outer surface of the crystal piece (B) to facilitate the connection operation during the wire bonding with the connecting means (20) It is a terminal part exposed to the upper surface of the piece B.
한편, 상기 덮개(30)는 상기 수정편(B)과 IC칩(I)이 실장된 실장공간(P)을 외부공기와 완전히 차단하도록 상기 세라믹기판(10)을 구성하는 최상층 세라믹층(14)의 상부면에 납땜방식으로 기밀하게 접착되어 밀폐시킨다. On the other hand, the cover 30 is the uppermost ceramic layer 14 constituting the ceramic substrate 10 to completely block the mounting space (P) on which the crystal piece (B) and the IC chip (I) is mounted with external air. It is hermetically glued to the upper surface of the seal and sealed.
상기 덮개(30)는 최상층 세라믹층(14)과 더불어 세라믹소재로 구성될 수도 있으며, 철-니켈 합금 또는 코바(kovar)와 같은 금속소재로도 구성될 수 있다. The cover 30 may be made of a ceramic material together with the uppermost ceramic layer 14, or may be made of a metal material such as iron-nickel alloy or kovar.
도 8은 본 발명에 따른 슬림형 수정발진기의 제 2실시예를 도시한 단면도이고, 도 9는 본 발명에 따른 슬림형 수정발진기의 제 2실시예에서 덮개를 제거한 평면도로서, 상기 수정발진기(1a)는 도시한 바와같이, 상기 단자전극(15)이 상부면에 적어도 2개이상 형성되는 계단형 돌출부(16)가 세라믹기판(10a)의 실장공간(P)으로 노출되도록 상기와 같이 플립칩 본딩된 IC칩(I)상에 접착고정되는 수정편(B)의 일측 고정단과 대응하는 세라믹기판(10a)의 내부 일측면에 돌출되어 형성되고, 상기 수정편(B)의 타측 자유단과 대응하는 세라믹기판(10a)의 내부 타측면은 대체로 수직하게 형성된다.8 is a cross-sectional view showing a second embodiment of the slim crystal oscillator according to the present invention, Figure 9 is a plan view with the cover removed in a second embodiment of the slim crystal oscillator according to the present invention, the crystal oscillator (1a) As illustrated, the ICs flip-chip bonded as described above so that the stepped protrusions 16 having at least two terminal electrodes 15 formed on the upper surface thereof are exposed to the mounting space P of the ceramic substrate 10a. A ceramic substrate protruding from one inner surface of the ceramic substrate 10a corresponding to one fixed end of the crystal piece B adhered and fixed on the chip I, and corresponding to the other free end of the crystal piece B; The inner other side of 10a) is formed generally vertically.
이러한 경우, 상기 돌출부(16)가 상기 세라믹기판(10a)의 실장공간(P) 일측에만 치우쳐 형성되어 있기 때문에, 상기 돌출부(16)가 실장공간(P)의 양측에 각각 형성되는 것에 비하여 일측 돌출부(15)를 제거한 만큼 상기 세라믹기판(10a)의 형성길이(l)를 보다 더 줄여 부품의 소형화설계를 보다 용이하게 한다. In this case, since the protrusions 16 are formed only on one side of the mounting space P of the ceramic substrate 10a, the protrusions 16 are formed on both sides of the mounting space P, respectively. By removing (15), the formation length l of the ceramic substrate 10a is further reduced, making it easier to miniaturize the part.
상기한 구성을 갖는 본 발명의 수정발진기(1)를 구성하기 위해서, 먼저 세라믹기판을 제조하는 작업은 상부면에 회로패턴이 인쇄된 제 1세라믹층(11)을 하부층으로 하여 그 외측테두리를 따라 적어도 2개이상의 제 2세라믹층(11)(12)(13)을 적층한 다음, 1350℃의 고온으로 소성하여 일체화함으로서 메인기판에 탑재될 수 있는 세라믹기판(10)을 구성한다. In order to construct the crystal oscillator 1 of the present invention having the above-described configuration, first, a process of manufacturing a ceramic substrate is performed by using a first ceramic layer 11 having a circuit pattern printed on its upper surface as a lower layer along its outer edge. At least two or more second ceramic layers 11, 12 and 13 are stacked, and then fired at a high temperature of 1350 ° C. to be integrated to form a ceramic substrate 10 that can be mounted on the main substrate.
이러한 경우, 상기 제 1세라믹층(11)은 도 4 내지 7에 도시한 바와같이, 상부면에 폐쇄된 평판형상이고, 상기 제 2세라믹층(12)(13)(14)은 외측테두리를 제외한 대부분이 타발된 사각틀형상이기 때문에, 상하적층되어 일체화된 제 1,2세라믹층(11)(12)(13)(14)의 내부에는 하부와 측면이 밀폐되고, 상부만이 개방된 일정크기의 실장공간(P)을 형성할 수 있는 것이다. In this case, the first ceramic layer 11 is a flat plate shape closed on the upper surface, as shown in Figs. 4 to 7, and the second ceramic layer 12, 13, 14 except for the outer border Since most of them are in the shape of a rectangular frame, the first and second ceramic layers 11, 12, 13, and 14 are stacked and integrated, and the lower and side surfaces thereof are sealed, and only the upper part has a predetermined size. It is possible to form the mounting space (P).
또한, 상기 세라믹기판(10)에 실장공간(P)을 형성하도록 적층되는 제 2세라믹층중 첫번째 제 2세라믹층(12)은 수정편의 선,후단과 대응하는 양변이 그 상측에 적층되는 두번째 제 2세라믹층(13)의 양변보다 내측으로 돌출되도록 타발형성된다.In addition, the first second ceramic layer 12 of the second ceramic layer 12 that is stacked to form the mounting space P in the ceramic substrate 10 has a second agent in which both sides corresponding to the front and rear ends of the crystal piece are stacked thereon. The punching is formed so as to protrude inwardly from both sides of the two ceramic layers 13.
이에 따라, 상기 첫번째 제 2세라믹층(12)에는 실장공간(P)측으로 돌출되는 계단형 돌출부(16)를 구비하게 되고, 상기 돌출부(16)의 상부면에는 상기 실장공간(P)에 배치되는 수정편(B)과 일단이 와이어본딩되는 와이어부재(21)(22)의 타단이 접속되는 단자전극(15)을 형성한다. Accordingly, the first second ceramic layer 12 includes a stepped protrusion 16 protruding toward the mounting space P, and an upper surface of the protrusion 16 is disposed in the mounting space P. The terminal electrode 15 to which the crystal piece B and the other end of the wire members 21 and 22 to which one end is wire-bonded is connected is formed.
그리고, 상기 세라믹기판(10)의 하부를 구성하는 제 1세라믹층(11)의 상부면에는 이에 인쇄된 회로패턴(11a)에 관련하여 금속범프(50)를 정치하고, 상기 금속범프(50)에 맞추어 IC칩(I)의 하부면에 형성된 패드(52)를 서로 대응시킨 상태에서, 상기 IC칩(I)을 일정세기의 가압력으로서 직하부로 가압하고, 300℃내외의 열원과 2W 이내로 230msec 동안 초음파와 열을 이용하여 상기 금속범프(50)를 경화시킴으로서 상기 제 1세라믹층(11)의 상부면에 IC칩(I)을 전기적으로 접속하는 플립칩본딩방식으로 탑재한다. In addition, the metal bump 50 is left on the upper surface of the first ceramic layer 11 constituting the lower portion of the ceramic substrate 10 in relation to the circuit pattern 11a printed thereon. In the state in which the pads 52 formed on the lower surface of the IC chip I are matched with each other, the IC chip I is pressurized directly to the lower part as a pressing force of a constant intensity, and is 230 msec within 2 W with a heat source of about 300 ° C. By hardening the metal bumps 50 using ultrasonic waves and heat, the metal bumps 50 are mounted in a flip chip bonding method in which the IC chip I is electrically connected to the upper surface of the first ceramic layer 11.
이때, 상기 IC칩(I)은 발진회로, 온도보상회로, AFC회로와 같은 회로부와 플래쉬메모리가 집적된 전자부품이기 때문에 플립칩본딩시 유발되는 가압력, 열원및 고주파에 의해서 부품내부가 손상되지 않도록 하여야 한다. At this time, since the IC chip (I) is an electronic component integrating a circuit portion such as an oscillation circuit, a temperature compensation circuit, an AFC circuit, and a flash memory, the internal parts of the IC chip are not damaged by pressing force, heat source, and high frequency caused by flip chip bonding. shall.
연속하여, 상기 세라믹기판(10)의 실장공간(P)내에 IC칩(I)이 탑재되면, 상기 IC칩(I)의 상부면 일측에 납땜, 페이스트와 같은 접속수단(60)을 매개로 하여 외부면에 일정패턴의 전극이 인쇄된 수정편(B)의 일단부를 접착하며, 상기 수정편(B)은 상기 IC칩(I)의 상부면과 일정크기의 간격(G)을 두고 길이방향으로 평행상태를 유지하도록 하며, 상기 간격(G)은 10 내지 60㎛ 정도로 유지하는 것이 바람직하다. Subsequently, when the IC chip I is mounted in the mounting space P of the ceramic substrate 10, one side of the upper surface of the IC chip I is connected via connection means 60 such as soldering and paste. One end portion of the crystal piece B on which an electrode of a predetermined pattern is printed is bonded to an outer surface, and the crystal piece B is longitudinally spaced apart from the upper surface of the IC chip I by a predetermined size G. It is preferable to maintain the parallel state, the interval (G) is preferably maintained about 10 to 60㎛.
그리고, 상기 IC칩(I)에 올려진 수정편(B)은 외부로부터 전원이 입력되는 와이어부재(21)와 주파수가 외부로 출력되는 또다른 와이어부재(22)를 매개로 하여 상기 세라믹기판(10)의 돌출부(16)에 형성된 각각의 단자전극(15)과 전기적으로 연결되도록 본딩연결된다. In addition, the crystal piece B mounted on the IC chip I is connected to the ceramic substrate through a wire member 21 through which power is input from the outside and another wire member 22 through which the frequency is output to the outside. Bonding connection is made so as to be electrically connected to each terminal electrode 15 formed in the protrusion 16 of 10).
또한, 상기 IC칩(I)과 수정편(B)이 일체로 실장된 실장공간(P)은 상기 세라믹기판(10)의 최상층 제 2세라믹층(14)의 상부면에 하부면 외측테두리가 면접촉되도록 덮개(30)를 올려놓은 상태에서, 그 경계면을 솔더링하거나 초음파 열압착에 의해서 용융시켜 이들을 서로 일체로 접합하며, 상기 실장공간(P)내에 수용된 IC칩은 가스를 발생하지 않는 소재로 언더필(underfill)된다. 이에 따라, IC칩(I)과 수정편(B)이 내부수용되는 실장공간(P)을 외부공기와 완전히 차단하여 밀봉할 수 있는 것이다. In addition, the mounting space P in which the IC chip I and the crystal piece B are integrally mounted may have a lower outer edge on the upper surface of the uppermost second ceramic layer 14 of the ceramic substrate 10. In the state where the cover 30 is placed so as to be in contact with each other, the interface is soldered or melted by ultrasonic thermocompression bonding, and these are integrally bonded to each other, and the IC chip accommodated in the mounting space P is underfilled with a material that does not generate gas. (underfill) Accordingly, the mounting space P in which the IC chip I and the crystal piece B are housed can be sealed by completely blocking external air.
상술한 바와같은 본 발명에 의하면, 복수개의 세라믹층으로 이루어진 세라믹기판의 오목한 실장공간에 플립칩본딩방식으로 IC칩을 탑재하고, 그 상부면 일측에 일단부가 접착되는 수정편을 수평하게 지지함으로서, 종래에 비하여 세라믹층의 층수를 줄여 부품의 효율적인 소형화 설계가 가능해진다. According to the present invention as described above, by mounting the IC chip in the recessed mounting space of the ceramic substrate consisting of a plurality of ceramic layers by flip chip bonding method, and supporting the crystal piece to which one end is bonded to one side of the upper surface, Compared with the prior art, the number of layers of the ceramic layer is reduced, which enables efficient miniaturization of the component.
그리고, 세라믹소재의 중복사용을 억제함으로서 부품의 제조비용을 절감하여 완제품의 가격경쟁력을 향상시키고, 소형화에 관계없이 안정적인 부품특성을 얻어 제품신뢰성을 확보할 수 있는 것이다. In addition, by suppressing the overlapping use of ceramic materials, it is possible to reduce the manufacturing cost of components to improve the price competitiveness of finished products, and to obtain stable component characteristics regardless of miniaturization, thereby securing product reliability.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀두고자 한다. While the invention has been shown and described with respect to specific embodiments thereof, it will be apparent to those skilled in the art that various changes and modifications can be made without departing from the spirit or scope of the invention as set forth in the claims below. I would like to clarify that knowledge is easy to know.
도 1은 일반적인 수정발진기의 사시도이다.1 is a perspective view of a general crystal oscillator.
도 2는 일반적인 수정발진기의 단면도이다.2 is a cross-sectional view of a general crystal oscillator.
도 3(a)는 일반적인 수정발진기를 구성하는 수정편조립체의 분해사시도이다.3 (a) is an exploded perspective view of a crystal assembly constituting a general crystal oscillator.
도 3(b)는 일반적인 수정발진기를 구성하는 칩조립체의 분해사시도이다.Figure 3 (b) is an exploded perspective view of a chip assembly constituting a general crystal oscillator.
도 4는 본 발명에 따른 슬림형 수정발진기의 제 1실시예를 도시한 분해사시도이다.4 is an exploded perspective view showing a first embodiment of a slim crystal oscillator according to the present invention.
도 5는 본 발명에 따른 슬림형 수정발진기의 제 1실시예를 도시한 조립도이다. 5 is an assembly view showing a first embodiment of a slim crystal oscillator according to the present invention.
도 6은 본 발명에 따른 슬림형 수정발진기의 제 1실시예를 도시한 종단면도이다. 6 is a longitudinal sectional view showing a first embodiment of a slim crystal oscillator according to the present invention.
도 7은 본 발명에 따른 슬림형 수정발진기에서 덮개가 제거된 평면도이다. 7 is a plan view of the cover is removed in the slim crystal oscillator according to the present invention.
도 8은 본 발명에 따른 슬림형 수정발진기의 제 2실시예를 도시한 단면도이다. 8 is a sectional view showing a second embodiment of the slim crystal oscillator according to the present invention.
도 9는 본 발명에 따른 슬림형 수정발진기의 제 2실시예에서 덮개를 제거한 평면도이다.9 is a plan view with the cover removed in the second embodiment of the slim crystal oscillator according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 * Explanation of symbols on main parts of drawing
10 ....... 세라믹기판 11 ...... 제 1세라믹층10 ....... Ceramic substrate 11 ... 1st ceramic layer
12,13,14 ... 제 2세라믹층 15,25 .... 단자전극12,13,14 ... second ceramic layer 15,25 .... terminal electrode
16 ....... 돌출부 20 ....... 연결수단16 ....... projection 20 ....... connecting means
21,22 .... 와이어부재 30 ....... 덮개21,22 .... Wire member 30 ....... Cover
50 ....... 금속범프 52 ....... 패드50 ....... Metal Bump 52 ....... Pad
60 ....... 접착수단 P ...... 실장공간60 ....... Adhesive Means P ...... Mounting Space
B ...... 수정편 I ...... IC칩B ...... Edition I ...... IC Chip
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0038139A KR100501190B1 (en) | 2003-06-13 | 2003-06-13 | A slim type crystal oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0038139A KR100501190B1 (en) | 2003-06-13 | 2003-06-13 | A slim type crystal oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040107197A KR20040107197A (en) | 2004-12-20 |
| KR100501190B1 true KR100501190B1 (en) | 2005-07-18 |
Family
ID=37381465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0038139A KR100501190B1 (en) | 2003-06-13 | 2003-06-13 | A slim type crystal oscillator |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100501190B1 (en) |
-
2003
- 2003-06-13 KR KR10-2003-0038139A patent/KR100501190B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040107197A (en) | 2004-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456552B2 (en) | Piezo-electric oscillator and method of manufacturing the same | |
| JP4795602B2 (en) | Oscillator | |
| JP3285847B2 (en) | Surface mount type crystal oscillator | |
| US7745978B2 (en) | Quartz crystal device | |
| JP2010050778A (en) | Piezoelectric device | |
| JP3406852B2 (en) | Crystal oscillator | |
| JP4724518B2 (en) | Piezoelectric oscillator | |
| JP4585908B2 (en) | Method for manufacturing piezoelectric device | |
| KR100501190B1 (en) | A slim type crystal oscillator | |
| JP2008259004A (en) | Piezoelectric device and manufacturing method thereof | |
| JP5097929B2 (en) | Manufacturing method of electronic parts | |
| JP2005268257A (en) | Package for storing electronic component and electronic device | |
| KR100501191B1 (en) | A slim type crystal oscillator | |
| JP4045807B2 (en) | Piezoelectric oscillator | |
| JP2007180701A (en) | Piezoelectric oscillator and its manufacturing method | |
| JP4472445B2 (en) | Method for manufacturing piezoelectric oscillator | |
| WO2022024880A1 (en) | Piezoelectric device | |
| JP3433728B2 (en) | Piezo device | |
| KR20040089809A (en) | A one-package crystal oscillator | |
| JP4472479B2 (en) | Piezoelectric oscillator and manufacturing method thereof | |
| JP2003037441A (en) | Piezoelectric device and electronic equipment | |
| KR100489832B1 (en) | A crystal oscillator | |
| JP2003051719A (en) | Real time clock module and electronic equipment | |
| KR20040089808A (en) | A one-package crystal oscillator | |
| JP2007300417A (en) | Piezoelectric oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160701 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |