KR20050085719A - 혼합기 및 그 작동 방법 - Google Patents

Abstract

혼합기(11)의 길버트 셀(Q3-Q8)은 혼합기(11)의 한 쌍의 출력 단자(OUT1, OUT2) 사이의 차동 출력 전압을 제어한다. 혼합기(11)의 폴리실리콘 저항(R7)은 차동 로딩을 차동 출력 전압에 인가한다. 혼합기(11)의 한 쌍의 전류원(Q11, Q12)은 길버트 셀(Q3-Q8)에 바이어스 전류를 제공한다. 혼합기(11)의 한 쌍의 저항(R8, R9)은 각각 전류원(Q11, Q12)을 통과하는 DC 전류의 흐름을 방해한다.

Description

혼합기 및 그 작동 방법{MINIMIZING 1/F NOISE CONFIGURATION FOR ZIF MIXER}

본 발명은 전반적으로는 혼합기에 관한 것이다. 본 발명은 구체적으로는 직접 변환 혼합기, 다운 변환 혼합기, 및 이러한 혼합기에서의 길버트(Gilbert) 셀 유형의 장치에 관한 것이다.

도 1은 npn 바이폴라 트랜지스터(Q3-Q8)로 구성된 알려진 길버트 셀 장치를 포함하는 알려진 ZIF 다운 변환 RF 혼합기(10)를 예시한다. 길버트 셀은 한 쌍의 혼합 전압 V_LO+, V_LO-의 주파수와 한 쌍의 발진 전압 V_LO+, V_LO-의 주파수 사이의 주파수 차이에 관한 함수로서 한 쌍의 출력 단자(OUT1, OUT2) 사이에 생성되는 차동 출력 전압 V_O1, V_O2를 제어한다. 한 쌍의 폴리실리콘 저항(R5, R6)은 통상적으로 길버트 셀에 바이어스 전류 I_B1, I_B2를 제공하는 데 사용된다. 공급 전압 V_CC를 통해 폴리실리콘 저항(R5, R6)을 통과하는 DC 전류의 흐름은, 도 2에 예시적으로 도시한 바와 같이, 데이터 기저대역의 하단에서 차동 출력 전압 V_O1, V_O2의 잡음 정도를 상당히 증가시키게 된다. 데이터 기저대역의 하한에서의 이 잡음은 차동 출력 전압 V_O1, V_O2에 의해 표현되는 데이터의 성공적인 변조 또는 복조를 방해할 수 있다.

따라서, 제거하지 않는 경우, 데이터 기저대역의 하단에서 차동 출력 전압 V_O1, V_O2에 대한 폴리실리콘 저항(R7, R8)의 잡음 공헌도를 최소화할 필요가 있다. 한 가지 알려진 해결책은 폴리실리콘 저항(R5, R6)의 크기를 증가시키는 것이다. 도 2의 실례로부터, 폴리실리콘 저항(R5, R6)의 크기를 증가시키면 데이터 기저대역의 하단에서 폴리실리콘 저항(R5, R6)에 잡음 공헌도의 양을 감소시킬 수 있다는 점이 관찰된다. 그러나, 폴리실리콘 저항(R5, R6)의 크기를 증가시키는 것은 혼합기의 대부분의 애플리케이션에 대해 비실용적일 수도 있다. 또한, 폴리실리콘 저항(R5, R6)에 의한 상당한 잡음 공헌도는 도 2에 예시적으로 도시한 바와 같이 1Hz와 100Hz 사이에 여전히 존재할 수 있다.

본 발명은, 제거하지 않는다면, 혼합기의 차동 출력 전압에 대한 잡음 공헌도를 최소화하는 차동 로딩(differential loading) 및 저항 블리딩(resistive bleeding)을 제공함으로써 종래기술에 따른 결점을 제시한다.

도 1은 본 발명의 일 실시예에 따른 알려진 혼합기의 개략도,

도 2는 도 1의 혼합기의 차동 출력 전압의 잡음 및 주파수에 대한 조작 관계를 나타낸 도면,

도 3은 본 발명의 일 실시예에 따른 혼합기의 개략도,

도 4는 도 3 혼합기의 차동 출력 전압의 잡음 및 주파수의 조작 관계를 나타낸 도면이다.

본 발명의 한 가지 형태가 한 쌍의 출력 단자, 길버트 셀(Gilbert cell), 및 폴리실리콘 저항을 포함하는 혼합기이다. 길버트 셀은 출력 단자 사이의 차동 출력 전압을 제어한다. 폴리실리콘 저항은 차동 로딩을 차동 출력 전압에 적용한다.

본 발명의 앞서 설명한 형태, 특징 및 이점 뿐 아니라, 다른 형태, 특징 및 이점은, 첨부한 도면과 관련하여 이해되는 현재 바람직한 실시예의 다음 상세한 설명으로부터 더욱 명백해질 것이다. 상세한 설명 및 도면은 제한사항이라기보다는 단지 본 발명을 예시하고 있으며, 본 발명의 범주는 첨부한 청구범위 및 그 등가에 의해 정의된다.

알려진 혼합기(10)는, 도 1에 예시한 바와 같이, 바이어스 단(20), 차동 이득 단(30) 및 차동 혼합 단(40)을 포함한다. 바이어스 단(20)은 일반적으로 전류 소스(C_S), 전압 소스(V_S), npn 바이폴라 트랜지스터(Q1), 저항 뱅크(21), 및 트랜지스터(Q2)의 에미터 단자에서 바이어스 전압 V_B를 생성하는 npn 바이폴라 트랜지스터(Q2)를 채용한다.

차동 이득 단(30)은 저항(R1), npn 바이폴라 트랜지스터(Q3), 및 트랜지스터(Q3)의 콜렉터 단자와 에미터 단자를 통해 차동 혼합 단(40)으로부터 공통 기준(CREF)으로 혼합 전류 I_M1을 인가하는 저항(R2)을 더 채용한다. 차동 이득 단(30)은 저항(R3), npn 바이폴라 트랜지스터(Q4), 및 트랜지스터(Q4)의 콜렉터 단자와 에미터 단자를 통해 차동 혼합 단(40)으로부터 공통 기준(CREF)으로 혼합 전류 I_M2를 인가하는 저항(R4)을 더 채용한다.

차동 혼합 단(40)은, 폴리실리콘 저항(R5)을 채용하여 트랜지스터(Q5, Q7)의 콜렉터 단자 및 에미터 단자를 통해 전압원 V_CC로부터의 바이어스 전류 I_B1의 흐름을 제공하고, 폴리실리콘 저항(R6)을 채용하여 트랜지스터(Q6, Q8)의 콜렉터 단자 및 에미터 단자를 통해 전압원 V_CC로부터의 바이어스 전류 I_B2의 흐름을 제공한다.

커패시터(C1)의 형태인 차동 혼합 단(40)의 저역 통과 필터는 출력 단자(OUT1, OUT2) 사이에 연결되어, 예를 들어, 도 2에 도시한 데이터 기저대역과 같은 데이터 기저대역을 정의한다.

본 명세서에서 이전에 기술한 바와 같이, 알려진 단일 종단 로딩 방식(single-ended loading manner)으로 폴리실리콘 저항(R5, R6)을 사용할 때의 단점은, DC 전류가 폴리실리콘 저항(R5, R6)을 통해 흐르고 있을 때, 차동 출력 전압 V_O1, V_O2에 대한 1/f 잡음의 공헌도이다. 도 2에 예시한 바와 같이, 이 잡음 공헌도는 차동 출력 전압 V_O1, V_O2에 대한 데이터 기저대역의 하한 근처의 주파수에서 현저할 수 있다.

도 3은 바이어스 단(20)(도 1), 차동 이득 단(30)(도 1), 차동 혼합 단(50), 및 차동 바이어스 단(60)을 포함하는 신규하고 특이한 ZIP 다운-변환 RF 혼합기(11)를 예시한다.

차동 혼합 단(50)은 도 1의 설명과 관련하여 본 명세서에서 이전에 설명한 바와 같은 트랜지스터(Q5-Q8) 및 커패시터(C1)를 채용한다. 폴리실리콘 저항(R5, R6)(도 1) 대신, 차동 바이어스 단(60)은 pnp 바이폴라 트랜지스터(Q11, Q12)의 형태에 한 쌍의 전류원을 채용한다. 전류원(Q11)은 트랜지스터(Q5, Q7)의 콜렉터 단자 및 에미터 단자를 통해 공급 전압 V_CC로부터의 바이어스 전류 I_B1의 흐름을 제공하며, 전류원(Q12)은 트랜지스터(Q6, Q8)의 콜렉터 단자 및 에미터 단자를 통해 공급 전압 V_CC로부터의 바이어스 전류 I_B2의 흐름을 제공한다. 트랜지스터(Q11, Q12)는 npn 바이폴라 트랜지스터(Q9) 및 저항 뱅크(51)에 의해 제어되는 npn 바이폴라 트랜지스터(Q10)의 전류 미러이며, 저항 뱅크는 바이어스 단(20)으로부터 바이어스 전압 V_B를 수신한다.

차동 혼합 단(50)은 출력 단자(OUT1, OUT2) 사이에 연결되며 커패시터(C1)와 병렬인 폴리실리콘 저항(R7)을 더 채용한다. 폴리실리콘 저항(R7)은 차동 출력 전압 V_O1, V_O2에 차동 로딩을 인가한다. 그 결과는, 제거하지 않는다면, 도 4에 예시적으로 도시한 바와 같이 차동 출력 전압 V_O1, V_O2에 대한 폴리실리콘 저항(R7)의 잡음 공헌도의 최소화이다. 예시로부터, 폴리실리콘 저항(R7)으로부터의 임의의 잡음 공헌도는, 제거하지 않는다면, 폴리실리콘 저항(R7)의 크기와는 상관없이 전체 IF 데이터 기저대역에 대해 극적으로 최소화된다는 점이 관찰된다.

차동 바이어스 단(60)은 전류원(Q11, Q12)을 통과하는 DC 전류의 흐름을 각각 방해하는 저항(R8, R9)을 더 채용한다. 그 결과는, 제거하지 않는다면, 도 4에 예시적으로 도시한 바와 같이, 차동 출력 전압 V_O1, V_O2에 대한 저항(R8, R9)의 잡음 공헌도를 최소화시킨다. 예시로부터, 제거하지 않는다면, 전류원(Q11, Q12)으로부터의 임의의 잡음 공헌도가 전체 IF 데이터 기저대역에 대해 극적으로 최소화된다는 점이 관찰된다. 일 실시예에서, 저항(R8, R9)은 폴리실리콘 저항일 수 있다.

도 3이 본 발명의 특정 애플리케이션 및 실시예를 나타내고 있으며, 본원의 설명 또는 청구범위의 범주를 본 명세서에서 설명한 것으로 제한하고자 하는 것이 아님에 유의하는 것이 중요하다. 명세서를 판독하고 그 도면을 검토하자마자, 당업자라면 바이어스 단(20)(도 3), 차동 이득 단(30)(도 3), 차동 혼합 단(50)(도 3), 및 차동 바이어스 단(60)(도 3)의 많은 다른 실시예가 가능하며, 그러한 실시예가 현재 청구되는 발명의 범주를 고려하고 그 범주 내에 있음을 즉시 명백히 알게 될 것이다.

본 명세서에서 설명한 본 발명의 실시예는 현재 바람직한 것으로 생각되지만, 다양한 변화 및 개량이 본 발명의 사상 및 범주로부터 벗어나지 않고서도 이루어질 수 있다. 본 발명의 범주는 첨부한 청구범위에 나타나며, 등가의 의미 및 범위에 포함되는 모든 변화를 본 명세서에 포함하기 위해 의도된 것이다.

Claims (8)

1. 혼합기(1)에 있어서,

   제 1 출력 단자(OUT1)와,

   제 2 출력 단자(OUT2)와,

   상기 제 1 출력 단자(OUT1)와 상기 제 2 출력 단자(OUT2) 사이의 차동 출력 전압(differential output voltage)을 제어하는 길버트 셀(Gilbert cell)(Q3-Q8)과,

   차동 로딩(differential loading)을 상기 차동 출력 전압에 인가하는 폴리실리콘 저항(R7)을 포함하는

   혼합기.
2. 제 1 항에 있어서,

   제 1 바이어스 전류를 상기 길버트 셀(Q3-Q8)에 제공하는 제 1 전류원(Q11)과,

   상기 제 1 전류원(Q11)을 통과하는 DC 전류의 흐름을 방해하는 제 1 저항(R8)을 더 포함하는

   혼합기.
3. 제 2 항에 있어서,

   상기 제 1 저항(R8)은 폴리실리콘 저항인

   혼합기.
4. 제 2 항에 있어서,

   제 2 바이어스 전류를 상기 길버트 셀(Q3-Q8)에 제공하는 제 2 전류원(Q12)과,

   상기 제 1 전류원(Q12)을 통과하는 DC 전류의 흐름을 방해하는 제 2 저항(9)을 더 포함하는

   혼합기.
5. 제 4 항에 있어서,

   상기 제 2 저항(9)은 폴리실리콘 저항인

   혼합기.
6. 혼합기(11)를 작동시키는 방법에 있어서,

   상기 혼합기(11)의 길버트 셀(Q3-Q8)을 작동시켜, 상기 혼합기(11)의 한 쌍의 출력 단자(OUT1, OUT2) 사이의 차동 출력 전압을 제어하는 단계와,

   상기 혼합기(11)의 폴리실리콘 저항(R7)을 작동시켜, 상기 차동 출력 전압에 차동 로드를 인가하는 단계를 포함하는

   혼합기 작동 방법.
7. 제 6 항에 있어서,

   상기 혼합기(11)의 제 1 전류원(Q11)을 작동시켜, 상기 길버트 셀(Q3-Q8)에 제 1 바이어스 전류를 제공하는 단계와,

   상기 혼합기(11)의 제 1 저항(R8)을 작동시켜, 상기 제 1 전류원(Q11)을 통과하는 DC 전류의 흐름을 방해하는 단계를 더 포함하는

   혼합기 작동 방법.
8. 제 7 항에 있어서,

   상기 혼합기(11)의 제 2 전류원(Q12)을 작동시켜, 상기 길버트 셀(Q3-Q8)에 제 2 바이어스를 제공하는 단계와,

   상기 혼합기(11)의 제 2 저항(R9)을 작동시켜, 상기 제 2 전류원(Q12)을 통과하는 DC 전류의 흐름을 방해하는 단계를 더 포함하는

   혼합기 작동 방법.