JP2002135057A - ミキサ回路とその回路を使用する移動体通信システム - Google Patents

ミキサ回路とその回路を使用する移動体通信システム

Info

Publication number
JP2002135057A
JP2002135057A JP2000322940A JP2000322940A JP2002135057A JP 2002135057 A JP2002135057 A JP 2002135057A JP 2000322940 A JP2000322940 A JP 2000322940A JP 2000322940 A JP2000322940 A JP 2000322940A JP 2002135057 A JP2002135057 A JP 2002135057A
Authority
JP
Japan
Prior art keywords
circuit
mixer
differential amplifier
resistance element
radio communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000322940A
Other languages
English (en)
Inventor
Hiroshi Yajima
博 谷島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000322940A priority Critical patent/JP2002135057A/ja
Publication of JP2002135057A publication Critical patent/JP2002135057A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】 【課題】 低歪みと低雑音を同時に満たした半導体集積
回路に適したミキサ回路を提供すること。 【解決手段】 ギルバードセル型ミキサ回路3におい
て、二重平衡接続した回路1と差動増幅回路2との動作
電流の差の電流値を、電源よりエミッタへ供給する回路
内に、第1・第2の抵抗素子23、24を、挿入接続したこ
と。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はディジタル変調方式
及びアナログ変調方式などに用いられるミキサ回路と、
それを使用した移動体無線通信端末装置及び基地局装置
を含む移動体通信システムに関する。
【0002】
【従来の技術】従来は、移動体通信装置において、送信
時にはベースバンド信号に第1の局部発振信号(LO)
を混合して中間周波数信号を作り出し、さらに第2の局
部発振信号を混合してRF信号を作り出す変調回路とし
て、ギルバートセル型ミキサ回路を用いている。また受
信時にはRF信号に第2の局部発振信号を混合してベー
スバンド信号を混合して中間信号を作りだし、さらに第
1の局部発振信号を混合してベースバンド信号を作り出
す復調回路として、同様なギルバートセル型ミキサ回路
を用いている。
【0003】図12は、ギルバートセル型ミキサ回路の
構成を示す図である。ギルバートセル型ミキサ回路は、
4つのトランジスタ11、12、13、14が二重平衡接続され
たギルバートセル対1と、前記ギルバートセル対1の2
組の共通エミッタに差動増幅回路2のコレクタがそれぞ
れ接続されて構成したミキサ回路である。前記ギルバー
トセル対1の2組の共通コレクタと電源Vccとの間
に、負荷抵抗素子17、18が接続され、出力端子35、36か
ら出力が取り出される。
【0004】前記ギルバートセル対1の2組の共通ベー
スには局部発振信号入力端子33、34を介して局部発振信
号が入力される。前記差動増幅回路2はトランジスタ1
5、16、エミッタ抵抗素子19、定電流源21、22とで構成
され、前記トランジスタ15、16のそれぞれのベースに入
力端子31、32を介して入力信号が印加される。
【0005】前記差動増幅回路2に印加された入力信号
は前記トランジスタ15、16のそれぞれのコレクタを介し
て前記ギルバートセル対1の共通エミッタに印加され
る。一方、前記ギルバートセル対1の2組の共通ベース
に、局部発振信号が印加されて、その入力信号が適度に
大きい場合には、前記ギルバートセル対1はスイッチン
グ動作を行う。そのため、前記ギルバートセル対1の共
通コレクタから入力信号と局部発振信号との積の成分を
含む電流が得られ、前記負荷抵抗素子17、18を介して前
記出力端子35、36より出力信号を得る。
【0006】このミキサ回路において、相互変調歪みを
低減する手段として、下記の2つの方法が知られてい
る。その一つは、前記差動増幅回路の2の前記エミッタ
抵抗素子19を大きくして帰還量を多くすることである。
他の方法は、前記差動増幅回路2の前記トランジスタ1
5、16のバイアス電流である前記電流源21、22の電流値
Iを増加することである。前者では前記差動増幅回路2
の利得が低下し、雑音指数の劣化を招くため、ミキサ回
路として好ましくない。後者の方法では差動増幅回路2
において発生する歪みと雑音を小さくすることができ
る。
【0007】
【発明が解決しようとする課題】前記差動増幅回路2の
前記トランジスタ15、16のバイアス電流を増やすことで
差動増幅回路2で発生する歪みと雑音を小さくすること
は可能である。しかしながら、前記ギルバートセル対1
で発生する主な雑音はショット雑音であり、下記の式
(1)に示すように、前記ギルバートセル対1の動作電
流が大きくなるとショット雑音(自乗平均雑音電流)も
大きくなる。
【0008】
【数1】 但し、qは電子の電荷、Iはトランジスタのバイアス電
流、Δfは周波数帯域幅 である。
【0009】そのため、前記差動増幅回路2の前記電流
源21、22の電流値Iiを増やすと、相互変調歪みは低減
するが、前記ギルバートセル対1で発生する雑音は大き
くなり、ミキサ回路全体として雑音指数が劣化する。
【0010】また電源電圧を低下した回路構成では、前
記差動増幅回路2の前記電流源21、22の電流値Iを増や
すこととなり、その場合は前記負荷抵抗素子17、18で発
生する電圧降下が増加し、電源電圧を高くする必要が生
じる。
【0011】そのため、本発明は、上記従来の課題を解
決するため、低歪みと低雑音を同時に満たすことであ
り、また歪みと雑音の改善に伴う電源電圧を高くするこ
とを不要とする半導体集積回路に適したミキサ回路を提
供することにある。
【0012】
【課題を解決するための手段】本発明の請求項1に記載
の発明は、4個のトランジスタを二重平衡接続した回路
と、前記二重平衡接続した回路の2組の共通エミッタと
接続した差動増幅回路と、を有するギルバートセル型ミ
キサ回路において、前記二重平衡接続した回路と前記差
動増幅回路との動作電流の差の電流値を電源より前記共
通エミッタへ供給する回路内に、第1・第2の抵抗素子
を挿入接続したことを特徴とする。
【0013】この構成により、ギルバートセル対と差動
増幅回路の動作電流を個別に設定することができる。そ
して歪みと雑音の改善に伴う電源電圧を増大こせること
が無く、低歪みと低雑音を同時に満たすことができる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を使用して説明する。
【0015】(第1の実施の形態)図1は、本発明の第
1実施の形態のミキサ回路の構成を示す図である。抵抗
素子23と抵抗素子24は、請求項1に記載の「二重平衡接
続した回路と差動増幅回路との動作電流の差の電流値を
電源より供給する回路内に挿入接続した第1抵抗素子23
と第2抵抗素子24」である。その他、図12と同一符号
を付した要素・素子は図12と同様のものを示してい
る。
【0016】図1に示す回路の動作について説明する。
入力信号は前記入力端子31、32より前記差動増幅回路2
の前記トランジスタ15、16の各ベースに印加され、前記
トランジスタ15、16の各コレクタを介して前記ギルバー
トセル対1を構成するトランジスタ11、12の共通エミッ
タ、及びトランジスタ13、14の共通エミッタに印加され
る。
【0017】前記ギルバートセル対1のトランジスタの
うち前記トランジスタ11と12、または13と14の動作電流
は、前記定電流源21、22の電流値Iiと、抵抗素子23ま
たは24に流れる電流との差電流であり、その動作電流値
は、前記抵抗素子23または24の値を変えることで、所望
の値に設定することができる。
【0018】トランジスタ15または16のコレクタから見
た前記ギルバートセル対1のトランジスタ11と12、また
は13と14の共通エミッタの入力インピーダンスは低いた
め、ギルバートセル対1のトランジスタ11と12または13
と14で発生する歪みは少ない動作電流でも小さい。また
前記抵抗素子23、24の各インピーダンスは、ギルバート
セル対1のトランジスタ11と12、または13と14の入力イ
ンピーダンスに比べて十分に大きいため、抵抗素子23ま
たは24を無いものと見做すことができる。
【0019】さらにミキサ回路3の全体の歪みは、差動
増幅回路2で発生する歪みが支配的であるため、差動増
幅回路2の動作電流を設定している定電流源21、22の電
流値Iiを大きく設定することにより、差動増幅回路2
で発生する歪みと雑音を低減させることができる。一
方、ギルバートセル対1の動作電流は小さいため、ギル
バートセル対1で発生する主な雑音であるショット雑音
を小さくすることができる。
【0020】また、差動増幅回路2で発生する歪みと雑
音を減らすために、動作電流を設定している定電流源2
1、22の電流値Iiを大きく設定しても、抵抗素子23、2
4の値を小さくして、それに流れる電流を大きくするこ
とで、負荷抵抗17、18の電圧降下の増加を抑えることが
可能であり、電源電圧を大きくすることは不要である。
【0021】このようにして、図1に示すミキサ回路に
よれば、低歪みと低雑音のミキサ回路を実現することが
できる。
【0022】なお、図2に示す回路もショット雑音を小
さくすることに有効である。図2において、第1の抵抗
素子23は、第1インダクタンス素子25と共に直列回路7
を形成し、ギルバートセル対1の共通エミッタと電源V
ccとの間に挿入されている。また第2抵抗素子24と第
2インダクタンス素子26は直列回路8を形成し、直列回
路7と同様にギルバートセル対1の共通エミッタと電源
との間に挿入されている。
【0023】ギルバートセル対1の動作電流は、図1の
場合と同様に、定電流源21、22の電流値Iiと、直列回
路7または直列回路8に流れる電流との差であって、動
作電流の値は、直列回路7または8内の抵抗素子23また
は24の値を変えることで所望の値に決定することができ
る。
【0024】そして前記第1インダクタンス素子25及び
第2インダクタンス素子26の値を大きくすることで、直
列回路7または8のインピーダンスは、前記ギルバート
セル対1のトランジスタ11と12または13と14の動作電流
とは独立して大きく設定することができる。それは、抵
抗素子23、24の各インピーダンスは、ギルバートセル対
1のトランジスタ11と12、または13と14の入力インピー
ダンスに比べて十分に大きいため、抵抗素子23または24
を無いものと見做すことができるからである。そのた
め、前記のショット雑音を小さくする効果はより大きく
なる。
【0025】(第2の実施の形態)図3は、本発明の第
2の実施の形態としてミキサ回路の内、差動増幅回路2
の構成を示す図である。図3において、第3抵抗素子26
と、第4抵抗素子27とが差動増幅回路2の各エミッタ間
に直列的に接続され、その接続点に定電流源21が接続さ
れている。
【0026】このように構成された差動増幅回路2を、
本発明のミキサ回路に使用することにより、ミキサ回路
2としての動作は、図1・図2の場合と同様である。そ
して、差動増幅回路2として、その定電流源を単一で構
成されることが可能となる。また、ミキサ回路を半導体
集積回路で構成するとき、そのチップ面積を削減するこ
とができるという効果を有する。
【0027】(第3の実施の形態)図4は、本発明の第
3の実施の形態としてミキサ回路の内、差動増幅回路2
の構成を示す図である。図4において、定電流源21は単
独で差動増幅回路の各エミッタと直接に接続されてい
る。そのため、差動増幅回路における帰還量が減少して
増幅度が増大する。この構成とすることにより、半導体
集積回路として実現する場合にチップ面積を削減するこ
とができると共に、ミキサ回路は高い利得が得られると
いう効果を有する。
【0028】(第4の実施の形態)図5は、本発明の第
4の実施の形態としてミキサ回路の内、差動増幅回路2
の構成を示す図である。図5において、差動増幅回路2
のエミッタ間は第5抵抗素子19を介して直接接続され、
さらに各エミッタは第6抵抗素子29と、第7抵抗素子30
とを介して接地接続されている。
【0029】ここで、第6抵抗素子29、第7抵抗素子30
の抵抗値を小さくすることにより、差動増幅回路2の動
作電流Ii’を大きくすることが可能であり、差動増幅
回路2で発生する歪みと雑音を低減することができる。
【0030】従って、この構成の差動増幅回路を本発明
のミキサ回路に適用するとき、差動増幅回路の利得のば
らつきを軽減することができる。また、定電流源が不要
となり、半導体集積回路として実現するとき、半導体チ
ップの面積が削減できる効果を有する。
【0031】(第5の実施の形態)図6は、本発明の第
5の実施の形態としてミキサ回路の内、差動増幅回路2
の構成を示す図である。図6においては、第5抵抗素子
19に対し、誘電体素子(コンデンサ)30を並列接続して
いる。そのため、差動増幅回路2の動作としてより高周
波帯域においては帰還量が減少し、中間周波数以下では
帰還量が維持される。従って高周波帯域における利得が
増加するという効果が得られる。
【0032】(第6の実施の形態)図7は、本発明の第
6の実施の形態としてミキサ回路の内、差動増幅回路2
の構成を示す図である。図7においては、第5抵抗素子
19に対し、誘電体素子31を並列接続している。第5抵抗
素子19・第6抵抗素子29・第7抵抗素子30の各接続は、
図5に示す第5の実施の形態と同様である。
【0033】即ち、第6抵抗素子29、第7抵抗素子30の
抵抗値を小さくすることにより、差動増幅回路2の動作
電流Ii’を大きくすることが可能であり、差動増幅回
路2で発生する歪みと雑音を低減することができる。
【0034】そのため、差動増幅回路の定電流源が不要
になること、差動増幅回路2の利得のばらつきを軽減で
きること、高周波帯域における利得が増加できること、
という効果を有する。また半導体集積回路として構成す
るとき、半導体チップの面積が削減できる。
【0035】(第7の実施の形態)図8は、本発明の第
7の実施の形態としてミキサ回路の内、差動増幅回路2
の構成を示す図である。図8においては、第3インダク
タンス素子32が第5抵抗素子19と直列接続され、差動増
幅回路の各エミッタ間を接続している。また各エミッタ
は各々定電流源と接続されている。この回路によると、
高周波帯域において差動増幅回路の利得は、他の実施の
形態における場合と比較して減少する。それは帰還量が
減少するからである。
【0036】(第8の実施の形態)図9は、本発明の第
8の実施の形態としてミキサ回路の内、差動増幅回路2
の構成を示す図である。図9においては、第3インダク
タンス素子32が、上記第8の実施の形態と同様な接続を
され、また、第6抵抗素子29、第7抵抗素子30が上記の
定電流源に代わって接続されている。
【0037】第6抵抗素子29、第7抵抗素子30の抵抗値
を小さくすることにより、差動増幅回路2の動作電流I
i’を大きくすることが可能であり、差動増幅回路2で
発生する歪みと雑音を低減することができる。
【0038】そのため、上記の接続の効果を合わせて有
することとなる。即ち、定電流源が不要となること、差
動増幅回路の利得のばらつきが軽減され、高周波帯域に
おける利得が増大すること、半導体集積回路を構成する
とき半導体チップ面積の削減ができること、などであ
る。
【0039】(第9の実施の形態)図10は、本発明の
第9の実施の形態として、上記のミキサ回路を使用した
変調回路を示している。図10において、移相回路4は
搬送波信号が端子41と42から印加される。移相回路4の
2組の出力端子33と34は、上下の端子間で互いの位相差
が90度となっている。またベースバンド入力端子37、
38は、上下の端子間で、同様に90度の位相差を有して
いる。
【0040】ミキサ回路3は上記請求項1乃至請求項9
記載のミキサ回路の何れであっても良い。ミキサ回路3
の各入力端子37、38と33、34に各々ベースバンド信号
と、搬送波信号とが印加される。その結果、ミキサ回路
3の出力端子35、36には、前記両信号に対して積の演算
を行った信号が得られる。それら信号は加算回路5にお
いて加算の処理をされ、出力端子51、52から変調信号が
得られる。従って、出力された変調信号は、低歪みで且
つ低雑音の特性を有している。
【0041】(第10の実施の形態)図11は、本発明
の第10の実施の形態として、上記のミキサ回路を使用
した復調回路を示している。図11において、移相回路
4は搬送波信号が端子41と42から印加される。移相回路
4の2組の出力端子33と34は、上下の端子間で互いの位
相差が90度となっている。分配回路6は、入力端子6
1、62に入力された変調波信号を2つの信号に分配す
る。
【0042】ミキサ回路3は上記請求項1乃至請求項9
記載のミキサ回路の何れであっても良い。各ミキサ回路
3の一方の入力端子37、38には前記分配回路6の出力
が、ミキサ回路3の他方の入力端子33、34には前記90
度の位相差を有する搬送波信号が印加される。その結
果、ミキサ回路3において各別に信号を復調する処理が
行われ、出力端子35、36に各別に復調信号が得られる。
従って、出力された復調信号は、低歪みで且つ低雑音の
特性を有している。
【0043】移動体無線通信端末装置として上記のよう
な変調回路と、復調回路とを組み合わせ、アンテナ、通
信制御部とで構成したとき、その信号特性は歪み・雑音
において低い値を有していることは明らかである。
【0044】移動体無線通信基地局装置として、上記の
端末装置と同様に構成すれば、同様に良好な特性の信号
を送受することができる。
【0045】従って、移動体通信システムとして、上記
の端末装置と基地局装置とを組み合わせて構成すれば良
いことは当然である。
【0046】以上の説明におけるミキサ回路に使用する
トランジスタとしては、バイポーラトランジスタでも、
接合型FET、或いはMOSFETであっても、同様な
機能を有するデバイスであれば、使用することができ
る。
【0047】
【発明の効果】このようにして、本発明によれば、低歪
みと低雑音を同時に満足させ、歪みと雑音特性を改善さ
せたことに伴う電源電圧の増大化が不要となる半導体集
積回路に適したミキサ回路が得られた。またこのような
ミキサ回路を移動体通信装置に適用すれば、良好な信号
特性が得られることは明らかである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のミキサ回路の構成
を示す図、
【図2】第1の実施の形態のミキサ回路の他の構成を示
す図、
【図3】本発明の第2の実施の形態としてミキサ回路の
内、差動増幅回路の構成を示す図、
【図4】本発明の第3の実施の形態としてミキサ回路の
内、差動増幅回路の構成を示す図、
【図5】本発明の第4の実施の形態としてミキサ回路の
内、差動増幅回路の構成を示す図、
【図6】本発明の第5の実施の形態としてミキサ回路の
内、差動増幅回路の構成を示す図、
【図7】本発明の第6の実施の形態としてミキサ回路の
内、差動増幅回路の構成を示す図、
【図8】本発明の第7の実施の形態としてミキサ回路の
内、差動増幅回路の構成を示す図、
【図9】本発明の第8の実施の形態としてミキサ回路の
内、差動増幅回路の構成を示す図、
【図10】本発明の第9の実施の形態として上記のミキ
サ回路を使用した変調回路を示す図、
【図11】本発明の第10の実施の形態として上記のミ
キサ回路を使用した復調回路を示す図、
【図12】従来のミキサ回路の構成を示す図である。
【符号の説明】
1 ギルバートセル対 2 差動増幅回路 3 ミキサ回路 4 移相回路 5 加算回路 6 分配回路 7、8 直列回路 11、12、13、14、15、16 トランジスタ 17、18 負荷抵抗素子 19 エミッタ抵抗素子・第5抵抗素子 21、22 定電流源 23 第1抵抗素子 24 第2抵抗素子 25 第1インダクタンス素子 26 第2インダクタンス素子 27 第3抵抗素子 28 第4抵抗素子 29 第6抵抗素子 30 第7抵抗素子 31 誘電体素子 32 第3インダクタンス素子 33、34 ミキサ回路の搬送波入力端子 35、36 ミキサ回路の出力端子 37、38 ミキサ回路の入力端子 41、42 移相回路の入力端子 51、52 加算回路の出力端子 61、62 分配回路の出力端子
【手続補正書】
【提出日】平成12年10月24日(2000.10.
24)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】4個のトランジスタを二重平衡接続した回
    路と、前記二重平衡接続した回路の2組の共通エミッタ
    と接続した差動増幅回路と、を有するギルバートセル型
    ミキサ回路において、 前記二重平衡接続した回路と前記差動増幅回路との動作
    電流の差の電流値を電源より前記共通エミッタへ供給す
    る回路内に、第1・第2の抵抗素子を挿入接続したこと
    を特徴とするミキサ回路。
  2. 【請求項2】 前記電源より共通ミエッタへ供給する回
    路内に前記第1抵抗素子・第1インダクタンス素子及び
    第2抵抗素子・第2インダクタンス素子の各直列接続回
    路を挿入接続したことを特徴とする請求項1記載のミキ
    サ回路。
  3. 【請求項3】 前記差動増幅回路を形成する2個のトラ
    ンジスタのエミッタと定電流源との間に、第3抵抗素子
    ・第4抵抗素子を各別に接続したことを特徴とする請求
    項1または請求項2記載のミキサ回路。
  4. 【請求項4】 前記差動増幅回路を形成する2個のトラ
    ンジスタのエミッタは互いに直結されて、前記定電流源
    と接続されたことを特徴とする請求項1または請求項2
    記載のミキサ回路。
  5. 【請求項5】 前記差動増幅回路を形成する2個のトラ
    ンジスタのエミッタは第5抵抗素子を介して互いに接続
    され、且つ各エミッタは第6抵抗素子と第7抵抗素子を
    介して各々接地されていることを特徴とする請求項1ま
    たは請求項2記載のミキサ回路。
  6. 【請求項6】 前記第5抵抗素子には第1の誘電体素子
    を並列接続したことを特徴とする請求項1または請求項
    2記載のミキサ回路。
  7. 【請求項7】 前記第5抵抗素子には第1の誘電体素子
    を並列接続したことを特徴とする請求項5記載のミキサ
    回路。
  8. 【請求項8】 前記差動増幅回路を形成する2個のトラ
    ンジスタのエミッタは第5抵抗素子と第3インダクタン
    ス素子との直列接続回路を介して互いに接続され、且つ
    各エミッタは第6抵抗素子と第7抵抗素子を介して各々
    定電流源に接続されていることを特徴とする請求項1ま
    たは請求項2記載のミキサ回路。
  9. 【請求項9】 前記差動増幅回路を形成する2個のトラ
    ンジスタの各エミッタは第6抵抗素子と第7抵抗素子を
    介して各々接地と接続されていることを特徴とする請求
    項8記載のミキサ回路。
  10. 【請求項10】 移相回路により互いに90度の位相差
    を有する搬送波信号と、互いに90度の位相差を有する
    2つのベースバンド信号と、が印加される前記請求項1
    乃至請求項9記載のミキサ回路2個と、前記ミキサ回路
    の各出力信号を加算する加算回路とで構成することを特
    徴とする信号変調回路。
  11. 【請求項11】 被変調信号を2つに分配する分配回路
    と、互いに90度の位相差を有する2つの搬送波信号
    と、が印加される前記請求項1乃至請求項9記載のミキ
    サ回路2個とで構成することを特徴とする信号復調回
    路。
  12. 【請求項12】 アンテナ、送信部、受信部、通信制御
    部を有する移動体無線通信端末装置において、前記移動
    体無線通信端末装置を構成する前記請求項10記載の信
    号変調回路と、前記移動体無線通信端末装置を構成する
    前記請求項11記載の信号復調回路と、で構成すること
    を特徴とする移動体無線通信端末装置。
  13. 【請求項13】 アンテナ、送信部、受信部、通信制御
    部を有する移動体無線通信基地局装置において、前記移
    動体無線通信基地局装置を構成する前記請求項10記載
    の信号変調回路と、前記移動体無線通信基地局装置を構
    成する前記請求項11記載の信号復調回路と、で構成す
    ることを特徴とする移動体無線通信基地局装置。
  14. 【請求項14】 請求項12記載の移動体無線通信端末
    装置と、請求項13記載の移動体無線通信基地局装置と
    で構成することを特徴とする移動体通信システム。
JP2000322940A 2000-10-23 2000-10-23 ミキサ回路とその回路を使用する移動体通信システム Pending JP2002135057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000322940A JP2002135057A (ja) 2000-10-23 2000-10-23 ミキサ回路とその回路を使用する移動体通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000322940A JP2002135057A (ja) 2000-10-23 2000-10-23 ミキサ回路とその回路を使用する移動体通信システム

Publications (1)

Publication Number Publication Date
JP2002135057A true JP2002135057A (ja) 2002-05-10

Family

ID=18800725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000322940A Pending JP2002135057A (ja) 2000-10-23 2000-10-23 ミキサ回路とその回路を使用する移動体通信システム

Country Status (1)

Country Link
JP (1) JP2002135057A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057753A1 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Minimizing 1/f noise configuration for zif mixer
KR100610222B1 (ko) * 2003-04-21 2006-08-09 에스케이 텔레콤주식회사 저잡음 주파수 변환기
KR100783492B1 (ko) 2004-07-31 2007-12-11 인티그런트 테크놀로지즈(주) 차동증폭회로 및 이를 포함한 믹서회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057753A1 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Minimizing 1/f noise configuration for zif mixer
KR100610222B1 (ko) * 2003-04-21 2006-08-09 에스케이 텔레콤주식회사 저잡음 주파수 변환기
KR100783492B1 (ko) 2004-07-31 2007-12-11 인티그런트 테크놀로지즈(주) 차동증폭회로 및 이를 포함한 믹서회로

Similar Documents

Publication Publication Date Title
US6230001B1 (en) Active commutated double balanced mixer
US7880546B2 (en) Amplifier and the method thereof
KR100387249B1 (ko) 영상제거믹서
US6606489B2 (en) Differential to single-ended converter with large output swing
US7653372B2 (en) Communication device, mixer and method thereof
EP0853376A1 (en) Low voltage double balanced mixer
US8660514B1 (en) Multiple mode RF circuit
WO1993015560A1 (en) Balanced mixer circuit
US20020058492A1 (en) Image reject mixer circuit arrangements
US6590438B1 (en) Integrated circuit adjustable RF mixer
US7298205B2 (en) Amplifier and frequency converter
US6759887B2 (en) Mixer circuit
US20090212872A1 (en) Wideband Active Balun Using Darlington Pair
JPH08213848A (ja) ミキサ回路および周波数変換方法
WO2004021560A1 (en) System and method for establishing a bias current using a feedback loop
US6178320B1 (en) Radio receiver with a double-balanced mixer circuit having signal damping elements
US6744308B1 (en) System and method for establishing the input impedance of an amplifier in a stacked configuration
US20040032303A1 (en) Oscillator transmission circuit and radio apparatus
JP4267181B2 (ja) 差動アンプ回路、差動変換回路及びミキサ回路
EP1668775B1 (en) High performance low noise amplifier
US6104227A (en) RF mixer circuit and method of operation
US9520833B1 (en) Active ring mixer
JP4083840B2 (ja) 相互コンダクタンス増幅器および電圧制御発振器
JP2002135057A (ja) ミキサ回路とその回路を使用する移動体通信システム
US8260218B2 (en) Mixer circuit and RF transmitter using such mixer circuit