KR20050079554A - 반도체 소자의 소자 분리막 및 이의 형성 방법 - Google Patents

반도체 소자의 소자 분리막 및 이의 형성 방법 Download PDF

Info

Publication number
KR20050079554A
KR20050079554A KR1020040008042A KR20040008042A KR20050079554A KR 20050079554 A KR20050079554 A KR 20050079554A KR 1020040008042 A KR1020040008042 A KR 1020040008042A KR 20040008042 A KR20040008042 A KR 20040008042A KR 20050079554 A KR20050079554 A KR 20050079554A
Authority
KR
South Korea
Prior art keywords
oxide film
film
trench
device isolation
forming
Prior art date
Application number
KR1020040008042A
Other languages
English (en)
Inventor
박보민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040008042A priority Critical patent/KR20050079554A/ko
Publication of KR20050079554A publication Critical patent/KR20050079554A/ko

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01F—ADDITIONAL WORK, SUCH AS EQUIPPING ROADS OR THE CONSTRUCTION OF PLATFORMS, HELICOPTER LANDING STAGES, SIGNS, SNOW FENCES, OR THE LIKE
    • E01F9/00—Arrangement of road signs or traffic signals; Arrangements for enforcing caution
    • E01F9/60—Upright bodies, e.g. marker posts or bollards; Supports for road signs
    • E01F9/604—Upright bodies, e.g. marker posts or bollards; Supports for road signs specially adapted for particular signalling purposes, e.g. for indicating curves, road works or pedestrian crossings
    • E01F9/608—Upright bodies, e.g. marker posts or bollards; Supports for road signs specially adapted for particular signalling purposes, e.g. for indicating curves, road works or pedestrian crossings for guiding, warning or controlling traffic, e.g. delineator posts or milestones
    • E01F9/61—Special features of delineator posts, e.g. with parts cantilevered toward the roadway or fixed vertically on a tilted surface
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B5/00—Joining sheets or plates, e.g. panels, to one another or to strips or bars parallel to them
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V21/00—Supporting, suspending, or attaching arrangements for lighting devices; Hand grips
    • F21V21/10—Pendants, arms, or standards; Fixing lighting devices to pendants, arms, or standards
    • F21V21/108—Arms

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 및 이의 형성 방법에 관한 것으로, 트렌치 내부에 불순물 이온을 포획하기 위한 인산염 산화막을 형성하고, HDP 산화막으로 트렌치를 매립한 다음 열처리 공정을 실시하여 누설 현상의 원인이 되는 불순물 이온들을 제거할 수 있다. 인산염 산화막과 HDP 산화막을 인시츄로 형성하여 공정시간을 단축 시킬 수 있고, 홈 매립에 있어서도 유리한 조건을 확보할 수 있는 반도체 소자의 소자 분리막 및 이의 형성 방법을 제공한다.

Description

반도체 소자의 소자 분리막 및 이의 형성 방법{Isolation film in semiconductor device and method for forming the same}
본 발명은 반도체 소자의 소자 분리막 및 이의 형성 방법에 관한 것으로, 특히 낸드 플래시 소자의 소자 분리막의 누설 현상을 개선할 수 있는 소자 분리막 형성 방법에 관한 것이다.
일반적으로 반도체 기판 상에 트랜지스터를 형성하기 위하여 반도체 기판에는 전기적으로 통전이 가능한 활성영역(Active Region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하는 소자분리영역(Isolation Region)을 형성한다. 소자 분리 영역의 반도체 기판의 일부를 식각하고, 이를 매립하여 소자 분리막을 형성한다. 플래시 소자는 고집적화 되어 감에 따라 디램에 비해 비교적 고전압을 가하게 되는 플래시 소자에서는 소자 분리형성공정에서 장비나 물질 특성에 의해 반입되어지는 불순물에 의해 누설 전류가 발생하게 되어 수율확보에 큰 영향을 미치게 된다. 이러한 불순물에 의해 소자 분리와 인접해 있는 활성영역에 침해를 받아 P 타입/ N 타입반전이 발생하게 되고, 활성영역 표면 특성을 저하시키게 된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 소자 분리 형성후, 소정의 버퍼막을 얇게 층착한 후, 열처리 공정을 통해 불순물 이온을 포획할 수 있는 반도체 소자의 소자 분리막 및 이의 형성 방법을 제공한다.
본 발명에 따른 반도체 기판내에 소자간의 분리를 위해 형성된 트렌치와, 상기 트렌치 측벽과 하부에 형성되어 소자 분리 공정시 발생한 불순물 이온을 포획하기 위한 인산염 산화막 및 상기 인산염 산화막이 형성된 상기 트렌치를 매립하여 소자간의 전기적 분리를 위한 HDP 산화막을 포함하는 반도체 소자의 소자 분리막을 제공한다.
또한, 소자 분리용 트렌치가 형성된 반도체 기판이 제공되는 단계와, 전체 구조상에 그 단차를 따라 인산염 산화막을 형성하는 단계와, 전체 구조상에 상기 트렌치가 매립되도록 HDP 산화막을 형성하는 단계 및 소정의 열처리 공정을 실시하여 상기 HDP 산화막을 치밀화 하고, 상기 인산염 산화막을 이용하여 불순물 이온을 포획하는 단계를 포함하되, 상기 인산염 산화막과 상기 HDP 산화막은 인시츄로 형성하는 반도체 소자의 소자 분리막 형성 방법을 제공한다.
바람직하게, 인산염 산화막은 상압 화학 기상 증착법, 고밀도 플라즈마 화학 기상 증착법, 저압 화학 기상 증착법또는 플라즈마 화학 기상증착법을 이용하여 형성하되, 인(P)의 농도가 2 내지 10wt%가되도록 하고, 30 내지 1000Å 두께로 형성하는 것이 효과적이다.
바람직하게, 상기 열처리 공정은 400 내지 1000℃의 온도와 O2 및/또는 N2 분위기 하에서 15 내지 120분간 실시하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명에 따른 반도체 소자의 소자 분리막은 반도체 기판과, 반도체 기판을 패터닝하여 형성된 트렌치와, 트렌치 측벽과 하부에 형성되어 소자 분리 공정시 발생한 분순물 이온을 포획하기 위한 인산염 산화막과, 인산염 산화막이 형성된 트렌치를 매립하여 소자간의 전기적 분리를 위한 HDP 산화막을 포함한다.
이하 상술한 구조를 갖는 소자 분리막의 형성 방법을 설명한다.
도 1a 내지 도 1c는 본 발명에 따른 소자 분리막의 제조 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10)상에 터널 산화막(20), 폴리 실리콘막(30) 및 패드 질화막(40)을 순차적으로 형성한 다음, 패드 질화막(40), 폴리 실리콘막(30), 터널 산화막(20) 및 반도체 기판(10)을 패터닝 하여 소자분리용 트렌치(50)를 형성한다.
터널 산화막(20) 형성전에 반도체 기판(10)에 웰과 문턱 전압 조절을 위한 이온주입을 실시하여 웰과 문턱전압 조절 이온층(미도시)을 형성한다. 웰은 트리플웰, N웰 및 P웰을 형성하는 것이 바람직하다.
터널 산화막(20) 증착전에 H2O 와 HF의 혼합비율이 50:1인 DHF(Dilute HF)와 NH4OH, H2O2 및 H2O로 구성된 SC-1(Standard Cleaning - 1)을 이용하거나, NH4F와 HF의 혼합비율이 100:1 내지 300:1인 BOE(Buffered Oxide Etch)와 NH4OH, H2O2 및 H2O로 구성된 SC-1을 이용하여 전처리 세정공정을 실시할 수 있다.
세정 공정 후 터널 산화막(20)을 건식 또는 습식 산화방식으로 750 내지 850℃의 온도에서 50 내지 100Å두께로 형성하는 것이 바람직하다. 터널 산화막(20) 형성후, 900 내지 910℃의 온도범위에서 N2O가스를 이용하여 10 내지 20분간 어닐(Anneal)을 진행하고 연속으로 N2가스를 이용한 어닐을 추가 진행하여 반도체 기판(10)과의 계면 결함밀도를 최소화 하는 것이 바람직하다.
도전막(30)은 후속 공정을 통해 플로팅 게이트의 일부로 사용될 폴리 실리콘막을 사용하는 것이 바람직하다. 도전막(30)은 화학 기상 증착법(Chemical Vaper Deposition; CVD), 저압 화학 기상 증착법(Low Pressure CVD; LPCVD), 플라즈마 인핸스드 화학 기상 증착법(Plasma Enhanced CVD; PECVD) 또는 대기압 화학 기상 증착법(Atmospheric Pressure CVD; APCVD) 방식으로 비정질 실리콘박막을 250 내지 500Å 두께로 형성하는 것이 바람직하다.
하드 마스크막(40)은 질화막 계열의 물질막을 사용하여 후속 트렌치 식각시 하부의 구조물을 보호하도록 하는 것이 바람직하다. 하드 마스크막(40)으로, LP-CVD 방법으로 900 내지 1200Å 두께의 질화막을 형성하는 것이 바람직하다.
트렌치는 소자 분리용 트렌치(50) 형성을 위한 감광막 패턴(미도시)을 형성한 다음 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 하드 마스크막(40), 도전막(30), 터널 산화막(20) 및 반도체 기판(10)을 순차적으로 식각하여 소자 분리용 트렌치(50)를 형성하는 것이 바람직하다.
상기에서 3000 내지 10000Å 두께의 감광막을 도포한 다음, 소자 분리용 마스크를 이용한 사진 식각공정을 실시하여 감광막 패턴을 형성하는 것이 바람직하다. 트렌치(50)는 소정 각도의 슬루프(80 내지 88ㅀ)를 갖도록 형성하는 것이 바람직하다. 트렌치(50) 상부 코너 부위에 100 내지 200Å 정도의 폭을 갖는 경사각을 주는 것이 바람직하다.
도 1b 및 도 1c를 참조하면, 전체 구조상에 그 단차를 따라 인산염산화막(60)을 형성하고, 트렌치(50)가 매립되도록 HDP 산화막(70)을 증착한 다음, 소정의 열처리 공정을 실시하여 앞선 공정시 발생된 불순물 이온들을 인산염 산화막(60)으로 포획한다.
인산염 산화막(Phosphorus Silicate Glass; PSG)(60)은 앞선 공정중에서 존재하게 되는 물순물, 특히 움직임이 자유로운 알카리 금속 이온들의 게더링(Gettering) 효과가 큰 물질로써, 트렌치(50) 매립전에 트렌치(50)의 측벽 및 그 하부에 얇게 증착하고, 열처리를 실시하게 되면, 불순물 이온들을 포획할 수 있어서 불순물 이온들에 의한 누설 현상을 방지할 수 있다. 즉, 인산염 산화막(50)을 소자 분리 구조에서 불순물 이온의 포획층으로 작용하도록 하는 것이 바람직하다.
인산염 산화막(60)은 상압 화학 기상 증착법(Atmospheric Pressure CVD; APCVD), 고밀도 플라즈마 화학 기상 증착법(High Density Plasma; HDP CVD), 저압 화학 기상 증착법(LPCVD)또는 플라즈마 화학 기상증착법(PECVD)을 이용하여 형성하는 것이 바람직하다. 본 실시예에서는 HDP CVD 방법을 이용하여 인(P)의 농도가 2 내지 10wt%이고, 30 내지 1000Å 두께의 인산염 산화막(60)을 형성하는 것이 바람직하다. 또한, 인의 농도와 두께 상술한 바로 한정하여 인산염 산화막(60)이 불순물이온을 포획하는 특성을 최적화할 수 있다. 이는 HDP 산화막(70) 증착전에 인산염 산화막을 HDP CVD 방법을 이용하여 완충을 위한 PSG막(60)과 HDP 산화막(70)을 인시츄로 실시할 수 있어 공정 시간을 단축할 수 있으며, 홈 매립에 있어서도 더 유리한 조건을 확보할 수 있다.
인시츄 공정은 트렌치(50)가 형성된 반도체 기판(10)을 HDP CVD 챔버 내로 로딩한다. 챔버의 온도를 300 내지 800℃ 상승시키고, 0.1 내지 90mT의 압력하에서 소정의 PSG 증착 공정을 실시하여 인산연 산화막(60)을 형성한다. 챔버 내의 증착 조건을 변경함 다음, 계속적으로 HDP 산화막을 증착공정을 실시하여 2500 내지 8000Å 두께의 HDP 산화막(70)을 형성한다. HDP 산화막의 증착조건의 통상의 반도체 제조 공정시 사용하는 공정 조건으로 형성하는 것이 바람직하다.
열처리 공정은 400 내지 1000℃의 온도와 O2 및/또는 N2 분위기 하에서 15 내지 120분간 실시하여 인산염 산화막(60)이 불순물을 충분히 포획할 수 있도록 하고, HDP 산화막(70)을 치밀한 구조를 갖게 할 수 있다. 이로인해 불순물 이온에 의한 활성영역의 침해 현상을 방지할 수 있으며, 플래시 소자의 고전압 인가시 발생하는 누설 현상을 방지할 수 있다.
본 실시예의 열처리 공정은 인산염 산화막(60)을 증착한 다음 실시할 수도 있고, HDP 산화막(70) 증착시 고온증착을 통해 형성할 수도 있다.
이후, 패드 질화막(40)을 정지막으로 하는 평탄화 공정을 실시하여 패드 질화막(40) 상의 HDP 산화막(70) 및 인산염 산화막(60)을 제거하여 소자 분리막을 형성한다.
상술한 바와 같이, 본 발명은 트렌치 내부에 불순물 이온을 포획하기 위한 인산염 산화막을 형성하고, HDP 산화막으로 트렌치를 매립한 다음 열처리 공정을 실시하여 누설 현상의 원인이 되는 불순물 이온들을 제거할 수 있다.
또한, 인산염 산화막과 HDP 산화막을 인시츄로 형성하여 공정시간을 단축 시킬 수 있고, 홈 매립에 있어서도 유리한 조건을 확보할 수 있다.
도 1a 내지 도 1c는 본 발명에 따른 소자 분리막의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 20 : 터널 산화막
30 : 폴리 실리콘막 40 : 패드 질화막
50 : 트렌치 60 : 인산염 산화막
70 : HDP 산화막

Claims (4)

  1. 반도체 기판내에 소자간의 분리를 위해 형성된 트렌치;
    상기 트렌치 측벽과 하부에 형성되어 소자 분리 공정시 발생한 불순물 이온을 포획하기 위한 인산염 산화막; 및
    상기 인산염 산화막이 형성된 상기 트렌치를 매립하여 소자간의 전기적 분리를 위한 HDP 산화막을 포함하는 반도체 소자의 소자 분리막.
  2. 소자 분리용 트렌치가 형성된 반도체 기판이 제공되는 단계;
    전체 구조상에 그 단차를 따라 인산염 산화막을 형성하는 단계;
    전체 구조상에 상기 트렌치가 매립되도록 HDP 산화막을 형성하는 단계; 및
    소정의 열처리 공정을 실시하여 상기 HDP 산화막을 치밀화 하고, 상기 인산염 산화막을 이용하여 불순물 이온을 포획하는 단계를 포함하되,
    상기 인산염 산화막과 상기 HDP 산화막은 인시츄로 형성하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 2 항에 있어서,
    인산염 산화막은 상압 화학 기상 증착법, 고밀도 플라즈마 화학 기상 증착법, 저압 화학 기상 증착법또는 플라즈마 화학 기상증착법을 이용하여 형성하되, 인(P)의 농도가 2 내지 10wt%가되도록 하고, 30 내지 1000Å 두께로 형성하는 반도체 소자의 소자 분리막 형성 방법.
  4. 제 2 항에 있어서,
    상기 열처리 공정은 400 내지 1000℃의 온도와 O2 및/또는 N2 분위기 하에서 15 내지 120분간 실시하는 반도체 소자의 소자 분리막 형성 방법.
KR1020040008042A 2004-02-06 2004-02-06 반도체 소자의 소자 분리막 및 이의 형성 방법 KR20050079554A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040008042A KR20050079554A (ko) 2004-02-06 2004-02-06 반도체 소자의 소자 분리막 및 이의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040008042A KR20050079554A (ko) 2004-02-06 2004-02-06 반도체 소자의 소자 분리막 및 이의 형성 방법

Publications (1)

Publication Number Publication Date
KR20050079554A true KR20050079554A (ko) 2005-08-10

Family

ID=37266473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040008042A KR20050079554A (ko) 2004-02-06 2004-02-06 반도체 소자의 소자 분리막 및 이의 형성 방법

Country Status (1)

Country Link
KR (1) KR20050079554A (ko)

Similar Documents

Publication Publication Date Title
KR100426483B1 (ko) 플래쉬 메모리 셀의 제조 방법
KR100674971B1 (ko) Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법
US20020048897A1 (en) Method of forming a self-aligned shallow trench isolation
US20070232019A1 (en) Method for forming isolation structure in nonvolatile memory device
KR20090072089A (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
US7858491B2 (en) Method of fabricating semiconductor device
KR100616193B1 (ko) 비휘발성 메모리 소자의 게이트 전극 형성방법
KR100590396B1 (ko) 플래시 메모리 셀의 제조 방법
KR20060087875A (ko) 스텝게이트를 갖는 반도체소자 및 그의 제조 방법
KR100523920B1 (ko) 플래시 소자의 제조 방법
KR20090053036A (ko) 플래시 메모리 소자의 제조 방법
JP2008294394A (ja) フラッシュメモリ素子の素子分離膜形成方法
KR100554835B1 (ko) 플래시 소자의 제조 방법
KR20050079554A (ko) 반도체 소자의 소자 분리막 및 이의 형성 방법
KR100824153B1 (ko) 반도체 소자의 제조 방법
KR100519517B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090078165A (ko) 플래시 메모리 소자의 형성 방법
KR100951565B1 (ko) 반도체소자 제조 방법
KR20050079548A (ko) 반도체 소자의 소자 분리막 및 이의 형성 방법
KR100480237B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100567027B1 (ko) 얕은 트렌치 아이솔레이션 구조를 사용하는 소자에서 험프특성을 최소화하는 방법
KR100482749B1 (ko) 반도체 소자의 제조 방법
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR100980055B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20050067822A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070302

Effective date: 20080130