KR20050079367A - 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치 - Google Patents

하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치 Download PDF

Info

Publication number
KR20050079367A
KR20050079367A KR1020040007558A KR20040007558A KR20050079367A KR 20050079367 A KR20050079367 A KR 20050079367A KR 1020040007558 A KR1020040007558 A KR 1020040007558A KR 20040007558 A KR20040007558 A KR 20040007558A KR 20050079367 A KR20050079367 A KR 20050079367A
Authority
KR
South Korea
Prior art keywords
bit line
switch
sub bit
hybrid switch
sub
Prior art date
Application number
KR1020040007558A
Other languages
English (en)
Other versions
KR100596850B1 (ko
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040007558A priority Critical patent/KR100596850B1/ko
Priority to US11/049,682 priority patent/US7369423B2/en
Publication of KR20050079367A publication Critical patent/KR20050079367A/ko
Application granted granted Critical
Publication of KR100596850B1 publication Critical patent/KR100596850B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K29/00—Combinations of writing implements with other articles
    • B43K29/18—Combinations of writing implements with other articles with hand tools, e.g. erasing knives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26B—HAND-HELD CUTTING TOOLS NOT OTHERWISE PROVIDED FOR
    • B26B11/00—Hand knives combined with other implements, e.g. with corkscrew, with scissors, with writing implement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K23/00—Holders or connectors for writing implements; Means for protecting the writing-points
    • B43K23/08—Protecting means, e.g. caps
    • B43K23/10—Protecting means, e.g. caps for pencils
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K29/00—Combinations of writing implements with other articles
    • B43K29/20—Combinations of writing implements with other articles with other articles having storage compartments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S403/00—Joints and connections
    • Y10S403/01—Magnetic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Forests & Forestry (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치에 관한 것으로, 메인 비트라인과 서브 비트라인을 구비하는 계층적 비트라인 구조에 있어서 별도의 게이트 제어 신호가 필요없는 하이브리드 스위치를 이용한 복수개의 서브 셀 어레이를 크로스 포인트 셀로 구현함으로써 전체적인 메모리의 사이즈를 줄일 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 메인 비트라인과 서브 비트라인을 구비하는 계층적 비트라인 구조에 있어서, 복수개의 서브 셀 어레이 각각은 별도의 게이트 제어 신호가 불필요한 하이브리드 스위치 소자와 불휘발성 강유전체 캐패시터를 구비하여 크로스 포인트 셀 어레이를 구현함으로써 전체적인 칩 사이즈를 줄일 수 있도록 한다.

Description

하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치{Non-volatile memory device using hybrid switch cell}
본 발명은 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치에 관한 것으로, 특히 메인 비트라인과 서브 비트라인을 구비하는 계층적 비트라인 구조에 있어서 서브 셀 어레이의 사이즈를 줄일 수 있도록 하는 기술이다.
일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 캐패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다.
이러한 종래의 불휘발성 강유전체 메모리 장치의 단위 셀은, 워드라인의 상태에 따라 스위칭 동작하여 서브 비트라인과 불휘발성 강유전체 캐패시터를 연결시키는 하나의 스위칭 소자와, 스위칭 소자의 일단과 플레이트 라인 사이에 연결된 하나의 불휘발성 강유전체 캐패시터를 구비하여 이루어진다.
여기서, 종래의 불휘발성 강유전체 메모리 장치의 스위칭 소자는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다. 그런데, 이러한 NMOS트랜지스터를 스위칭 소자로 사용하여 셀 어레이를 구현할 경우 전체적인 칩 사이즈가 증가하게 되는 문제점이 있다.
이에 따라, 메인 비트라인과 서브 비트라인을 구비하는 계층적 비트라인 구조에 있어서, 게이트 제어 신호가 불필요한 하이브리드 스위치 셀을 이용하여 서브 셀 어레이를 크로스 포인트 셀로 구현함으로써 칩의 사이즈를 줄일 수 있도록 하는 본 발명의 필요성이 대두되었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로 다음과 같은 목적을 갖는다.
첫째, 메인 비트라인과 서브 비트라인을 구비하는 계층적 비트라인 구조에 있어서, 별도의 게이트 제어 신호가 필요없는 하이브리드 스위치를 이용하여 서브 셀 어레이를 구현함으로써 메모리의 전체적인 사이즈를 줄일 수 있도록 하는데 그 목적이 있다.
둘째, 상술된 하이브리드 스위치를 이용한 서브 셀 어레이에서 리드/라이트 동작을 효율적으로 구동하여 메모리 셀의 동작 특성을 개선할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치는, 메인 비트라인과 서브 비트라인을 구비하여 계층적 비트라인 구조를 이루고, 워드라인과 서브 비트라인 사이에 로오와 컬럼 방향으로 복수개의 단위 하이브리드 스위치 셀이 배열된 서브 셀 어레이를 포함하는 복수개의 하이브리드 스위치 셀 어레이; 복수개의 하이브리드 스위치 셀 어레이의 워드라인을 선택적으로 구동하는 복수개의 워드라인 구동부; 및 복수개의 하이브리드 스위치 셀 어레이로부터 인가되는 데이타를 센싱하여 증폭하는 복수개의 센스앰프를 구비하고, 단위 하이브리드 스위치 셀은 일단자가 워드라인과 연결된 불휘발성 강유전체 캐패시터와, 불휘발성 강유전체 캐패시터의 타단자와 서브 비트라인 사이에 연결되어 워드라인과 서브 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 하이브리드 스위치를 구비함을 특징으로 한다.
본 발명의 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치는, 메인 비트라인과 서브 비트라인을 구비하여 계층적 비트라인 구조를 이루고, 워드라인과 서브 비트라인 사이에 로오와 컬럼 방향으로 복수개의 단위 하이브리드 스위치 셀이 배열된 서브 셀 어레이를 포함하는 복수개의 하이브리드 스위치 셀 어레이를 구비하고, 서브 셀 어레이는, 일단자가 워드라인과 연결된 불휘발성 강유전체 캐패시터와, 불휘발성 강유전체 캐패시터의 타단자와 서브 비트라인 사이에 연결되어 워드라인과 서브 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 하이브리드 스위치를 구비하는 단위 하이브리드 스위치 셀; 서브 비트라인을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동 스위치; 메인 비트라인과 서브 비트라인의 연결을 제어하기 위한 제 1구동 스위치부; 및 메인 비트라인을 풀다운 구동하기 위한 제 2구동 스위치부를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명에 따른 하이브리드 스위치 셀의 구성도이다.
단위 하이브리드 스위치 셀은 하나의 불휘발성 강유전체 캐패시터 FC와 하나의 하이브리드 스위치 HSW가 직렬 연결된다. 여기서, 하이브리드 스위치 HSW는 불휘발성 강유전체 캐패시터 FC의 한쪽 전극과 비트라인 BL 사이에 연결되고, 불휘발성 강유전체 캐패시터 FC의 다른 한쪽 전극은 워드라인 WL과 연결된다.
특히, 본원발명과 같은 메인 비트라인 MBL과 서브 비트라인 SBL을 구비하는 계층적 비트라인 구조에 있어서, 상술된 비트라인 BL은 후술하는 서브 비트라인 SBL과 동일함을 가정한다.
도 2는 본 발명에 따른 하이브리드 스위치 셀의 단면도이다.
하이브리드 스위치 HSW는 불휘발성 강유전체 캐패시터 FC의 한쪽 전극과 비트라인 BL의 한쪽 전극 사이에 PN 다이오드 스위치(1)와 PNPN 다이오드 스위치(2)가 병렬 연결된다.
여기서, PN 다이오드 스위치(1)는 N형 영역의 상부에 P형 영역이 적층된 구조를 갖는다. 그리고, PN 다이오드 스위치(1)의 P형 영역은 불휘발성 강유전체 캐패시터 FC의 한쪽 전극과 연결되고, PN 다이오드 스위치(1)의 N형 영역은 비트라인 BL의 한쪽 전극과 연결된다.
또한, PNPN 다이오드 스위치(2)는 하부 P형 영역의 상부에 N형 영역이 적층되고, N형 영역의 상부에 P형 영역이 적층되며, P형 영역의 상부에 상부 N형 영역이 차례로 적층된 구조를 갖는다. 그리고, PNPN 다이오드 스위치(2)의 상부 N형 영역은 불휘발성 강유전체 캐패시터 FC의 한쪽 전극과 연결되고, PNPN 다이오드 스위치(2)의 하부 P형 영역은 비트라인 BL의 한쪽 전극과 연결된다.
이상에서와 같은 구조를 갖는 하이브리드 스위치 HSW는 도 1에 도시된 심볼 과 같이 표현하고자 한다.
또한, 단위 하이브리드 스위치 셀의 비트라인 BL 상부에는 하이브리드 스위치 HSW가 적층된다. 그리고, 하이브리드 스위치 HSW의 상부에는 불휘발성 강유전체 캐패시터 FC가 적층된다. 또한, 불휘발성 강유전체 캐패시터 FC의 상부에는 워드라인 WL이 연결된다.
여기서, 불휘발성 강유전체 캐패시터 FC는 탑 전극(3), 강유전체막(4) 및 버텀 전극(5)을 구비한다. 불휘발성 강유전체 캐패시터 FC의 탑 전극(3)은 워드라인 WL과 연결되고, 버텀 전극(5)은 PN 다이오드 스위치(1)의 P형 영역과 PNPN 다이오드 스위치(2)의 상부 N형 영역에 연결된다.
또한, 비트라인 BL은 PN 다이오드 스위치(1)의 N형 영역과 PNPN 다이오드 스위치(2)의 하부 P형 영역에 연결된다.
도 3은 도 1의 하이브리드 스위치 HSW의 동작을 설명하기 위한 도면이다.
불휘발성 강유전체 캐패시터 FC를 기준으로 볼때 비트라인 BL의 인가 전압이 양의 방향으로 증가하면, PNPN 다이오드 스위치(2)의 동작 특성에 의해 동작전압 Vo에서는 하이브리드 스위치 HSW가 오프 상태를 유지하여 전류가 흐르지 않는다.
이후에, 비트라인 BL의 인가 전압이 더욱 증가되어 임계전압 Vc가 되면, 다이오드의 순방향 동작 특성에 따라 PNPN 다이오드 스위치(2)가 턴온되어 하이브리드 스위치 HSW가 턴온됨으로써 전류가 급격히 증가하게 된다. 이때, 비트라인 BL의 인가전압이 임계전압 Vc 이상이 될 경우 소모되는 전류 I의 값은 비트라인 BL에 연결되어 로드로 작용하는 저항(미도시)의 값에 기인한다.
PNPN 다이오드 스위치(2)가 턴온된 이후에는 비트라인 BL에 아주 작은 전압 Vs만 인가되어도 많은 전류가 흐를 수 있게 된다. 이때, PN 다이오드 스위치(1)는 역방향 동작 특성에 의해 오프 상태를 유지하게 된다.
반면에, 불휘발성 강유전체 캐패시터 FC를 기준으로 볼때 비트라인 BL의 인가전압이 음의 방향으로 증가하면, 즉, 워드라인 WL에 일정 전압이 인가될 경우, PN 다이오드 스위치(1)의 순방향 동작 특성에 의해 하이브리드 스위치 HSW가 턴온되어 임의의 동작 전압에서 전류가 흐르게 된다. 이때, PNPN 다이오드 스위치(1)는 역방향 동작 특성에 의해 오프 상태를 유지한다.
도 4a 내지 도 4c는 본 발명에 따른 하이브리드 스위치 셀의 워드라인 WL 및 비트라인 BL 전압 의존성을 설명하기 위한 도면이다.
도 4a를 보면, 워드라인 WL과 노드 SN의 사이에 연결된 불휘발성 강유전체 캐패시터 FC에 흐르는 전압을 Vfc라 하고, 노드 SN와 비트라인 BL 사이에 연결된 하이브리드 스위치 HSW에 흐르는 전압을 Vsw라고 지칭한다.
도 4b는 본 발명의 하이브리드 스위치 셀의 워드라인 WL 전압 의존성을 설명하기 위한 도면이다.
먼저, 비트라인 BL의 전압을 그라운드 전압 레벨로 고정시킨 상태에서 워드라인 WL의 전압을 증가시킬 경우 워드라인 WL의 전압은 불휘발성 강유전체 캐패시터 FC와 하이브리드 스위치 HSW에서 전압 분배된다.
즉, 비트라인 BL의 전압이 그라운드 레벨인 상태에서 워드라인 WL의 전압이 증가될 경우 하이브리드 스위치 HSW의 PN 다이오드 스위치(1)가 작은 전압값에서 턴온되어 전류가 흐르게 된다.
이때, 하이브리드 스위치 HSW에는 PN 다이오드 스위치(1)의 순방향 동작에 의해 작은 전압 Vsw이 분배된다. 반면에, 대부분의 워드라인 WL 전압은 불휘발성 강유전체 캐패시터 FC에 큰 전압 Vfc으로 분배되기 때문에 동작 특성을 향상시킬 수 있게 된다.
도 4c는 본 발명의 하이브리드 스위치 셀의 비트라인 BL 전압 의존성을 설명하기 위한 도면이다.
먼저, 워드라인 WL의 전압을 그라운드 전압 레벨로 고정시킨 상태에서 비트라인 BL의 전압을 증가시킬 경우 비트라인 BL의 전압은 불휘발성 강유전체 캐패시터 FC와 하이브리드 스위치 HSW에서 전압 분배된다.
즉, 워드라인 WL의 전압이 그라운드 레벨인 상태에서 비트라인 BL의 전압이 증가될 경우, 비트라인 BL의 전압이 임계전압 Vc 값이 되기 이전까지 하이브리드 스위치 HSW의 PNPN 다이오드 스위치(2)가 턴오프 상태를 유지한다. 그리고, 하이브리드 스위치 HSW의 PN 다이오드 스위치(1)는 역방향 동작특성에 의해 턴오프 상태를 유지한다. 이에 따라, 대부분의 비트라인 BL 전압이 하이브리드 스위치 HSW에 큰 전압 Vsw으로 분배된다.
반면에, 하이브리드 스위치 HSW가 턴오프 상태일 경우 비트라인 BL의 전압은 불휘발성 강유전체 캐패시터 FC에 작은 전압 Vfc으로 분배된다. 이에 따라, 불휘발성 강유전체 캐패시터 FC에 저장된 데이타의 변동에 영향을 주지 않게 되어 동작이 정지된 상태를 유지한다.
이후에, 비트라인 BL의 전압이 상승되어 비트라인 BL의 전압 레벨이 임계전압 Vc 이상이 될 경우, 하이브리드 스위치 HSW의 PNPN 다이오드 스위치(2)가 턴온된다. 이에 따라, 비트라인 BL 전압의 대부분이 불휘발성 강유전체 캐패시터 FC에 분배되어 Vfc 전압이 증가하게 된다. 이에 따라, 불휘발성 강유전체 캐패시터 FC에 새로운 데이타를 라이트 할 수 있는 상태가 된다.
도 5는 본 발명에 따른 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치의 구성도이다.
본 발명은 복수개의 하이브리드 스위치 셀 어레이(10), 복수개의 워드라인 구동부(20), 복수개의 센스앰프(30), 데이타 버스(40), 메인 앰프(50), 데이타 버퍼(60) 및 입/출력 포트(70)를 구비한다.
각각의 하이브리드 스위치 셀 어레이(10)에는 도 1에서와 같은 단위 하이브리드 스위치 셀들이 로오와 컬럼 방향으로 복수개 배열된다. 로오 방향으로 배열된 복수개의 워드라인 WL 들은 워드라인 구동부(20)에 연결된다. 그리고, 컬럼 방향으로 배열된 복수개의 비트라인 BL들은 센스앰프(30)에 연결된다.
여기서, 하나의 하이브리드 스위치 셀 어레이(10)는 하나의 워드라인 구동부(20)와 하나의 센스앰프(30)와 대응하여 연결된다.
그리고, 복수개의 센스앰프(30)는 하나의 데이타 버스(40)를 공유한다. 데이타 버스(40)는 메인 앰프(50)와 연결되며, 메인 앰프(50)는 데이타 버스(40)를 통해 각각의 센스앰프(30)로부터 인가되는 데이타를 증폭하게 된다.
데이타 버퍼(60)는 메인 앰프(50)로부터 인가되는 증폭된 데이타를 버퍼링하여 출력한다. 입/출력 포트(70)는 데이타 버퍼(60)로부터 인가되는 출력 데이타를 출력하거나, 외부로부터 인가되는 입력 데이타를 데이타 버퍼(60)에 인가한다.
도 6은 도 5의 하이브리드 스위치 셀 어레이(10)에 관한 상세 구성도이다.
하이브리드 스위치 셀 어레이(10)는 도 6에 도시된 바와 같이 복수개의 서브 셀 어레이(11)를 구비한다.
도 7은 도 6의 서브 셀 어레이(11)에 관한 상세 회로도이다.
서브 셀 어레이(11)는 메인 비트라인 MBL과 하위 비트라인인 서브 비트라인 SBL을 구비하여 계층적(Hierarchy) 비트라인 구조를 이룬다. 서브 셀 어레이(11)의 각각의 메인 비트라인 MBL은 복수개의 서브 비트라인 SBL 중에서 하나의 서브 비트라인 SBL과 선택적으로 연결된다. 즉, 복수개의 서브 비트라인 선택 신호 SBSW1 중 어느 하나의 활성화시 해당하는 NMOS트랜지스터 N5가 턴온되어 하나의 서브 비트라인 SBL을 활성화시킨다. 또한, 하나의 서브 비트라인 SBL에는 복수개의 단위 하이브리드 스위치 셀 C이 연결된다.
서브 비트라인 SBL은 서브 비트라인 풀다운 신호 SBPD의 활성화시 NMOS트랜지스터 N3의 턴온에 따라 그라운드 레벨로 풀다운 된다. 그리고, 서브 비트라인 풀업 신호 SBPU는 서브 비트라인 SBL에 공급되는 전원을 제어하기 위한 신호이다. 즉, 저전압에서는 전원전압 VCC 보다 높은 전압을 생성하여 서브 비트라인 SBL에 공급한다.
그리고, 서브 비트라인 선택 신호 SBSW2는 NMOS트랜지스터 N4의 스위칭에 따라 서브 비트라인 풀업 신호 SBPU 인가단과 서브 비트라인 SBL 사이의 연결을 제어한다.
또한, NMOS트랜지스터 N2는 NMOS트랜지스터 N1와 메인 비트라인 MBL 사이에 연결되고, 게이트 단자가 서브 비트라인 SBL과 연결된다. NMOS트랜지스터 N1는 접지전압단과 NMOS트랜지스터 N2 사이에 연결되고, 게이트를 통해 메인 비트라인 풀다운 신호 MBPD가 인가되어 메인 비트라인 MBL의 센싱 전압을 조정한다.
여기서, 하이브리드 스위치 셀 어레이(10)는 복수개의 워드라인 WL이 각각 로오 방향으로 배열되고, 복수개의 서브 비트라인 SBL이 각각 컬럼 방향으로 배열되어 별도의 플레이트 라인을 구비하지 않는다. 그리고, 워드라인 WL과 서브 비트라인 SBL이 교차되는 영역에만 단위 하이브리드 스위치 셀 C이 위치하게 되므로 추가적인 면적이 불필요한 크로스 포인트 셀(Cross point cell)을 구현할 수 있도록 한다.
여기서, 크로스 포인트 셀이란 별도의 워드라인 WL 게이트 제어 신호를 이용하는 NMOS트랜지스터 소자를 구비하지 않는다. 그리고, 두개의 연결 전극 노드를 구비한 하이브리드 스위치 HSW를 이용하여 불휘발성 강유전체 캐패시터 FC를 서브 비트라인 SBL과 워드라인 WL의 교차점에 바로 위치시킬 수 있도록 하는 구조를 말한다.
도 8은 본 발명에 따른 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치의 라이트 모드시 동작 타이밍도이다.
먼저, t1구간의 진입시 어드레스가 입력되고 라이트 인에이블 신호 /WE가 로우로 디스에이블되면, 라이트 모드 엑티브 상태가 된다. 그리고, t0,t1구간에서는 서브 비트라인 풀다운 신호 SBPD가 활성화되어 접지전압을 서브 비트라인 SBL에 인가함으로써 워드라인 WL이 활성화되기 이전에 서브 비트라인 SBL이 그라운드 레벨로 프리차지된다.
이어서, t2구간의 진입시 워드라인 WL이 하이로 천이하면, 하이브리드 스위치 셀의 데이타가 서브 비트라인 SBL 및 메인 비트라인 MBL에 전달된다. 이때, 서브 비트라인 풀다운 신호 SBPD는 로우로 천이하고, 메인 비트라인 풀다운 신호 MBPD가 하이로 천이한다. 이에 따라, 서브 비트라인 SBL 및 메인 비트라인 MBL의 전압 레벨이 상승한다.
이어서, t4구간의 진입시 워드라인 WL이 그라운드 레벨로 천이하고 서브 비트라인 풀다운 신호 SBPD가 인에이블 되면, 서브 비트라인 SBL이 그라운드 레벨로 프리차지 된다. 이때, 서브 비트라인 선택 신호 SBSW2가 인에이블 되면, NMOS트랜지스터 N4가 턴온되어 서브 비트라인 SBL이 그라운드 레벨로 풀다운된다. 그리고, 메인 비트라인 풀다운 신호 MBPD가 로우로 천이하면 메인 비트라인 MBL은 전압 레벨을 그대로 유지할 수 있게 된다.
이후에, t5구간에는 워드라인 WL의 전압이 네가티브(Negative) 전압으로 천이한다. 즉, 서브 비트라인 SBL의 로우 전압 레벨과 워드라인 WL의 네가티브 전압 레벨의 차이는 하이브리드 스위치 HSW의 PNPN 다이오드 스위치(2)를 턴온시키기 위한 임계전압 Vc의 상태에 도달하지 못한다.
하지만, 서브 비트라인 풀업 신호 SBPU, 서브 비트라인 선택 신호 SBSW2가 하이로 천이하면, 서브 비트라인 SBL의 전압이 하이로 증폭된다. 그리고, 서브 비트라인 SBL의 하이 증폭 전압과 워드라인 WL의 네가티브 전압 차이에 따라 PNPN 다이오드 스위치(2)를 턴온 시키기 위한 임계전압 Vc 이상의 전압이 하이브리드 스위치 셀 C에 가해지게 된다. 이에 따라, PNPN 다이오드 스위치(2)가 턴온 상태가 되어 하이브리드 스위치 셀 C의 불휘발성 강유전체 캐패시터 FC에 하이 데이타를 기록한다.
여기서, 구동 워드라인 WL에 연결된 모든 하이브리드 스위치 셀 C에 외부 데이타에 상관없이 전부 하이 데이타가 기록되므로 t5구간을 히든 데이타 "1" 기록 구간이라고 정의한다.
다음에, t6구간의 진입시 라이트 인에이블 신호 /WE가 하이로 천이하면, 리드 모드 엑티브 상태가 된다. 이때, 워드라인 WL의 전압 레벨이 펌핑전압 VPP 레벨로 상승하고, 서브 비트라인 선택 신호 SBSW1가 하이로 천이하면 서브 비트라인 SBL과 메인 비트라인 MBL이 연결된다.
이 상태에서 서브 비트라인 SBL의 전압이 로우 레벨로 천이하면, 하이브리드 스위치 셀 C에는 데이타 "0"이 라이트 된다. 반면에, 서브 비트라인 SBL의 전압이 하이 레벨로 천이하면, t5구간에서 기록된 하이 데이타를 그대로 유지하여 하이브리드 스위치 셀 C에 데이타 "1"이 라이트된다. 여기서, 서브 비트라인 선택 신호 SBSW2는 로우로 천이하여 외부의 데이타를 셀에 라이트할 수 있게 된다.
도 9는 본 발명에 따른 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치의 리드 모드시 동작 타이밍도이다.
먼저, 리드 모드시에는 라이트 인에이블 신호 /WE가 전원전압 VCC 레벨을 유지한다. 그리고, t2구간의 진입시 워드라인 WL이 펌핑전압 VPP 레벨로 천이하면, 하이브리드 스위치 HSW의 PN 다이오드(1)가 턴온된다. 이에 따라, 하이브리드 스위치 셀 C의 데이타가 서브 비트라인 SBL 및 메인 비트라인 MBL에 전달된다.
이때, 서브 비트라인 풀다운 신호 SBPD는 로우로 천이하고, 메인 비트라인 풀다운 신호 MBPD가 하이로 천이한다. 이에 따라, 서브 비트라인 SBL 및 메인 비트라인 MBL의 전압 레벨이 상승하여, 하이브리드 스위치 셀 C에 저장된 데이타를 리드할 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 메인 비트라인과 서브 비트라인을 구비하는 계층적 비트라인 구조에 있어서, 별도의 게이트 제어 신호가 필요없는 하이브리드 스위치를 이용하여 서브 셀 어레이를 구현함으로써 메모리의 전체적인 사이즈를 줄일 수 있도록 한다.
둘째, 상술된 하이브리드 스위치를 이용한 서브 셀 어레이에서 리드/라이트 동작을 효율적으로 구동하여 메모리 셀의 동작 특성을 개선할 수 있도록 한다.
도 1은 본 발명에 따른 하이브리드 스위치 셀의 구성도.
도 2는 본 발명에 따른 하이브리드 스위치 셀의 단면도.
도 3은 도 1의 하이브리드 스위치의 동작을 설명하기 위한 도면.
도 4a 내지 도 4c는 본 발명에 따른 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치의 워드라인 및 비트라인 전압 의존성을 설명하기 위한 도면.
도 5은 본 발명에 따른 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치의 구성도.
도 6은 도 5의 하이브리드 스위치 셀 어레이에 관한 상세 구성도.
도 7은 도 6의 서브 셀 어레이에 관한 상세 회로도.
도 8은 본 발명에 따른 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치의 라이트 모드시 동작 타이밍도.
도 9는 본 발명에 따른 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치의 리드 모드시 동작 타이밍도.

Claims (13)

  1. 메인 비트라인과 서브 비트라인을 구비하여 계층적 비트라인 구조를 이루고, 워드라인과 상기 서브 비트라인 사이에 로오와 컬럼 방향으로 복수개의 단위 하이브리드 스위치 셀이 배열된 서브 셀 어레이를 포함하는 복수개의 하이브리드 스위치 셀 어레이;
    상기 복수개의 하이브리드 스위치 셀 어레이의 상기 워드라인을 선택적으로 구동하는 복수개의 워드라인 구동부; 및
    상기 복수개의 하이브리드 스위치 셀 어레이로부터 인가되는 데이타를 센싱하여 증폭하는 복수개의 센스앰프를 구비하고,
    상기 단위 하이브리드 스위치 셀은 일단자가 상기 워드라인과 연결된 불휘발성 강유전체 캐패시터와, 상기 불휘발성 강유전체 캐패시터의 타단자와 상기 서브 비트라인 사이에 연결되어 상기 워드라인과 상기 서브 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 하이브리드 스위치를 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 복수개의 센스앰프에 의해 공유되는 데이타 버스;
    상기 데이타 버스로부터 인가되는 데이타를 증폭하는 메인 앰프;
    상기 메인 앰프로부터 인가되는 증폭 데이타를 버퍼링하는 데이타 버퍼; 및
    상기 데이타 버퍼로부터 인가되는 출력 데이타를 외부로 출력하거나, 외부로부터 인가되는 입력 데이타를 상기 데이타 버퍼에 인가하는 입/출력 포트를 더 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
  3. 제 1항 또는 제 2항에 있어서, 상기 복수개의 하이브리드 스위치 셀 어레이 각각은 복수개의 서브 셀 어레이를 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
  4. 제 3항에 있어서, 상기 복수개의 서브 셀 어레이 각각은
    로오 및 컬럼 방향으로 배열된 복수개의 워드라인과 복수개의 서브 비트라인 사이의 교차 영역에 위치하는 복수개의 단위 하이브리드 스위치 셀;
    상기 복수개의 서브 비트라인을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동 스위치;
    상기 메인 비트라인과 상기 서브 비트라인의 연결을 제어하기 위한 제 1구동 스위치부; 및
    상기 메인 비트라인을 풀다운 구동하기 위한 제 2구동 스위치부를 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
  5. 제 4항에 있어서, 상기 하이브리드 스위치는
    상기 불휘발성 강유전체 캐패시터의 타단자와 상기 서브 비트라인 사이에 순방향으로 연결된 PN 다이오드 스위치; 및
    상기 불휘발성 강유전체 캐패시터의 타단자와 상기 서브 비트라인 사이에 역방향으로 연결된 PNPN 다이오드 스위치를 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
  6. 제 5항에 있어서, 상기 PN 다이오드 스위치의 P형 영역은 상기 타단자와 연결되고, N형 영역은 상기 서브 비트라인과 연결됨을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
  7. 제 5항에 있어서, 상기 PNPN 다이오드 스위치의 상부 N형 영역은 상기 타단자와 연결되고, 하부 P형 영역은 상기 서브 비트라인과 연결됨을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
  8. 제 5항에 있어서, 상기 하이브리드 스위치는
    상기 워드라인의 전압 레벨이 하이일 경우 상기 PN 다이오드 스위치가 턴온되어 상기 불휘발성 강유전체 캐패시터에 저장된 데이타를 리드하도록 스위칭되고,
    상기 워드라인의 전압 레벨이 네가티브 전압이고 상기 서브 비트라인의 전압 레벨이 하이일 경우 상기 PNPN 다이오드 스위치가 턴온되어 상기 불휘발성 강유전체 캐패시터에 히든 데이타를 라이트하도록 스위칭 동작을 수행하는 것을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
  9. 메인 비트라인과 서브 비트라인을 구비하여 계층적 비트라인 구조를 이루고, 워드라인과 상기 서브 비트라인 사이에 로오와 컬럼 방향으로 복수개의 단위 하이브리드 스위치 셀이 배열된 서브 셀 어레이를 포함하는 복수개의 하이브리드 스위치 셀 어레이를 구비하고,
    상기 서브 셀 어레이는
    일단자가 상기 워드라인과 연결된 불휘발성 강유전체 캐패시터와, 상기 불휘발성 강유전체 캐패시터의 타단자와 상기 서브 비트라인 사이에 연결되어 상기 워드라인과 상기 서브 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 하이브리드 스위치를 구비하는 단위 하이브리드 스위치 셀;
    상기 서브 비트라인을 풀업/풀다운 구동하기 위한 풀업/풀다운 구동 스위치;
    상기 메인 비트라인과 상기 서브 비트라인의 연결을 제어하기 위한 제 1구동 스위치부; 및
    상기 메인 비트라인을 풀다운 구동하기 위한 제 2구동 스위치부를 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
  10. 제 9항에 있어서, 상기 하이브리드 스위치는
    상기 불휘발성 강유전체 캐패시터의 타단자와 상기 서브 비트라인 사이에 순방향으로 연결된 PN 다이오드 스위치; 및
    상기 불휘발성 강유전체 캐패시터의 타단자와 상기 서브 비트라인 사이에 역방향으로 연결된 PNPN 다이오드 스위치를 구비함을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
  11. 제 10항에 있어서, 상기 PN 다이오드 스위치의 P형 영역은 상기 타단자와 연결되고, N형 영역은 상기 서브 비트라인과 연결됨을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
  12. 제 10항에 있어서, 상기 PNPN 다이오드 스위치의 상부 N형 영역은 상기 타단자와 연결되고, 하부 P형 영역은 상기 서브 비트라인과 연결됨을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
  13. 제 10항에 있어서, 상기 하이브리드 스위치는
    상기 워드라인의 전압 레벨이 하이일 경우 상기 PN 다이오드 스위치가 턴온되어 상기 불휘발성 강유전체 캐패시터에 저장된 데이타를 리드하도록 스위칭되고,
    상기 워드라인의 전압 레벨이 네가티브 전압이고 상기 서브 비트라인의 전압 레벨이 하이일 경우 상기 PNPN 다이오드 스위치가 턴온되어 상기 불휘발성 강유전체 캐패시터에 히든 데이타를 라이트하도록 스위칭 동작을 수행하는 것을 특징으로 하는 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치.
KR1020040007558A 2004-02-05 2004-02-05 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치 KR100596850B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040007558A KR100596850B1 (ko) 2004-02-05 2004-02-05 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치
US11/049,682 US7369423B2 (en) 2004-02-05 2005-02-04 Nonvolatile memory device using hybrid switch cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040007558A KR100596850B1 (ko) 2004-02-05 2004-02-05 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20050079367A true KR20050079367A (ko) 2005-08-10
KR100596850B1 KR100596850B1 (ko) 2006-07-04

Family

ID=34825076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040007558A KR100596850B1 (ko) 2004-02-05 2004-02-05 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US7369423B2 (ko)
KR (1) KR100596850B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695164B1 (ko) * 2005-11-09 2007-03-14 삼성전자주식회사 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626912B1 (ko) * 2004-04-23 2006-09-20 주식회사 하이닉스반도체 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법
US8089110B1 (en) * 2006-02-09 2012-01-03 Spansion Llc Switchable memory diodes based on ferroelectric/conjugated polymer heterostructures and/or their composites
CN108700613B (zh) * 2016-02-22 2021-02-09 株式会社村田制作所 压电器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6272594B1 (en) 1998-07-31 2001-08-07 Hewlett-Packard Company Method and apparatus for determining interleaving schemes in a computer system that supports multiple interleaving schemes
US6363439B1 (en) 1998-12-07 2002-03-26 Compaq Computer Corporation System and method for point-to-point serial communication between a system interface device and a bus interface device in a computer system
KR100447223B1 (ko) * 2001-09-17 2004-09-04 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 및 그 구동방법
JP2003173673A (ja) * 2001-11-30 2003-06-20 Sanyo Electric Co Ltd 強誘電体メモリ
KR100583114B1 (ko) * 2003-12-10 2006-05-23 주식회사 하이닉스반도체 하이브리드 스위치 셀 및 이를 이용한 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695164B1 (ko) * 2005-11-09 2007-03-14 삼성전자주식회사 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자

Also Published As

Publication number Publication date
US20050175086A1 (en) 2005-08-11
KR100596850B1 (ko) 2006-07-04
US7369423B2 (en) 2008-05-06

Similar Documents

Publication Publication Date Title
KR100569549B1 (ko) 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
JP4344327B2 (ja) 直列ダイオードセルを利用した不揮発性メモリ装置
JP5095919B2 (ja) ナノチューブセルを利用したメモリ装置
KR100569550B1 (ko) 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
US7369423B2 (en) Nonvolatile memory device using hybrid switch cell
KR100527537B1 (ko) 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치
US7298645B2 (en) Nano tube cell, and semiconductor device having nano tube cell and double bit line sensing structure
KR100546120B1 (ko) 다층 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리장치
KR100583114B1 (ko) 하이브리드 스위치 셀 및 이를 이용한 메모리 장치
US7009865B2 (en) Non-volatile ferroelectric cell array circuit using PNPN diode characteristics
JP4149961B2 (ja) 半導体記憶装置
KR100527556B1 (ko) 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치
US6992912B2 (en) Nonvolatile ferroelectric memory device having timing reference control function and method for controlling the same
KR20050014171A (ko) 불휘발성 강유전체 메모리 장치
KR100596885B1 (ko) 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee