KR20050077920A - 패널 테스트 패턴을 발생하는 패널 구동 드라이버 및 패널테스트 방법 - Google Patents

패널 테스트 패턴을 발생하는 패널 구동 드라이버 및 패널테스트 방법 Download PDF

Info

Publication number
KR20050077920A
KR20050077920A KR1020040005597A KR20040005597A KR20050077920A KR 20050077920 A KR20050077920 A KR 20050077920A KR 1020040005597 A KR1020040005597 A KR 1020040005597A KR 20040005597 A KR20040005597 A KR 20040005597A KR 20050077920 A KR20050077920 A KR 20050077920A
Authority
KR
South Korea
Prior art keywords
pattern
panel
test
signal
data
Prior art date
Application number
KR1020040005597A
Other languages
English (en)
Other versions
KR100594240B1 (ko
Inventor
강원식
이재구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040005597A priority Critical patent/KR100594240B1/ko
Priority to US11/046,178 priority patent/US7627799B2/en
Publication of KR20050077920A publication Critical patent/KR20050077920A/ko
Application granted granted Critical
Publication of KR100594240B1 publication Critical patent/KR100594240B1/ko
Priority to US12/616,466 priority patent/US20100053334A1/en
Priority to US13/085,800 priority patent/US8055968B2/en
Priority to US13/290,790 priority patent/US8621306B2/en
Priority to US14/094,195 priority patent/US8972811B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318378—Generation of test inputs, e.g. test vectors, patterns or sequences of patterns for devices arranged in a network
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

패널 테스트 패턴을 발생하는 패널 구동 드라이버 및 패널 테스트 방법이 개시된다. 본 발명의 실시예에 따른 구동 드라이버 회로는 패턴 발생부 및 선택부를 구비한다. 패턴 발생부는 시스템 클럭에 응답하여 패턴 테스트 데이터 및 패턴 테스트 신호들을 발생한다. 선택부는 테스트 신호에 응답하여 상기 패턴 발생부에서 출력되는 상기 패턴 테스트 데이터 및 상기 패턴 테스트 신호들을 선택하거나 또는 외부에서 직접 인가되는 패턴 테스트 데이터 및 패턴 테스트 신호들을 선택하여 출력한다. 상기 패턴 테스트 데이터는 외부의 패널을 테스트하기 위한 데이터이고 상기 패턴 테스트 신호들은 상기 패턴 테스트 데이터가 동기 되는 수평 동기 신호, 수직 동기 신호 및 데이터 활성 신호이다. 본 발명에 따른 구동 드라이버 회로 및 패널 테스트 방법은 패널의 화질 평가시에 필요한 패널 테스트 데이터, 수직 동기 신호, 수평 동기 신호, 데이터 활성 신호등을 시스템 클럭을 이용하여 구동 드라이버 회로 내부에서 발생함으로써 별도의 테스트 장치를 이용하지 아니하고 패널을 테스트 할 수 있는 장점이 있다.

Description

패널 테스트 패턴을 발생하는 패널 구동 드라이버 및 패널 테스트 방법{Panel driving circuit for generating panel test pattern and panel test method thereof}
본 발명은 패널 구동 드라이버 및 패널 테스트 방법에 관한 것으로서, 특히 패널을 테스트하기 위한 패턴 테스트 데이터 및 패턴 테스트 신호들을 발생하는 패널 구동 드라이버 및 상기 패널 구동 드라이버를 이용한 패널 테스트 방법에 관한 것이다.
도 1은 종래의 LCD(Liquid Crystal Display) 패널 구동 시스템을 설명하는 블록도이다.
도 1을 참조하면, 종래의 LCD 패널 구동 시스템(100)은 패널(110), 구동 드라이버 회로(120), 그래픽 프로세서(130), 메모리(140), CPU(150) 및 주변 회로들(160, 170)을 구비한다. CPU(150)는 패널(110) 및 구동 드라이버 회로(120)를 제어하기 위한 제어 신호(S_COM)를 그래픽 프로세서(130)로 인가한다.
메모리(140)는 그래픽 프로세서(130)로 패널(110)로 입력될 데이터(DATA)를 인가한다.
그래픽 프로세서(130)는 CPU(150)에서 출력되는 제어 신호(S_COM) 및 메모리(140)에서 출력되는 데이터(DATA)에 응답하여 패널(110) 구동을 위한 수평 동기 신호(HSYNC), 수직 동기 신호(VSYNC), 데이터(DATA) 및 시스템 클럭(DCLK) 등을 구동 드라이버 회로(120)로 인가한다.
구동 드라이버 회로(120)는 입력되는 수평 동기 신호(HSYNC), 수직 동기 신호(VSYNC), 데이터(DATA) 및 시스템 클럭(DCLK)에 응답하여 패널(110)의 게이트 라인을 제어하는 게이트 라인 제어 신호(G_GATE)와 패널(110)의 소스 라인을 제어하는 소스 라인 제어 신호(S_SOURCE)를 발생한다.
게이트 라인 제어 신호(S_GATE)에 의하여 패널(110)의 게이트 라인이 턴 온 되면 소스 라인 제어 신호(S_SOURCE)에 의하여 데이터(DATA)가 패널로 인가된다.
구동 드라이버 회로(120)의 동작 모드에는 두 가지가 있다. 하나는 구동 드라이버 회로(120)가 CPU(150)와 직접 인터페이스 하여 CPU(150)로부터 직접 제어 신호(S_COM)를 수신하는 CPU 인터페이스 모드이다.
다른 하나는 구동 드라이버 회로(120)와 CPU(150) 사이에 그래픽 프로세서(130)가 존재하고 구동 드라이버 회로(120)는 그래픽 프로세서(130)와 직접 인터페이스 하는 비디오(video) 인터페이스 모드이다.
최근의 구동 드라이버 회로(120)는 CPU(150)가 제어하는 회로들의 수를 줄여 CPU(150)의 부담을 줄이고 다양한 이미지 기능(image function)을 구현하며 또한 동영상 재생 시 CPU 인터페이스 모드에서 발생될 수 있는 티어링(tearing) 현상으로 인한 저 화질 문제 등을 제거 할 수 있다는 이유로 그래픽 프로세서(130)와 직접 인터페이스 하는 비디오(video) 인터페이스 모드가 주로 이용되고 있다.
비디오 인터페이스 모드로 동작하는 구동 드라이버 회로는 핸드폰(mobile phone) 등의 이동 통신용 디스플레이 장치에 많이 이용되고 있다.
도 1의 구동 드라이버 회로(120)는 그래픽 프로세서(150)와 직접 인터페이스 하는 비디오 인터페이스 모드로 동작하는 구동 드라이버 회로를 나타낸다.
그런데, 도 1의 구동 드라이버 회로(120)는 패널(110)의 화질 평가와 신뢰성 시험 등을 위하여 비디오 인터페이스 동작 시 필요한 신호들을 외부의 별도의 테스트 장치로부터 수신하여 패널(110)에 대한 테스트를 진행한다.
도 2는 도 1의 구동 드라이버 회로를 이용하여 패널을 테스트하는 종래의 방법을 설명하는 도면이다.
도 2를 참조하면, 패널(210)을 테스트하기 위하여 구동 드라이버 회로(220)는 외부의 테스트 장치(230)로부터 필요한 신호들을 수신한다.
패널(210)을 테스트하는 경우 gray, cross-talk, flicker 등의 테스트 패턴을 패널(210)로 인가하여 패널(210)이 상기 테스트 패턴들을 정상적으로 디스플레이 하는 지를 검사한다.
구동 드라이버 회로(220)는 별도의 테스트 장치(230)로부터 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 시스템 클럭(DCLK), 데이터 활성 신호(DE) 및 데이터(DATA)를 수신하고 상기 테스트 패턴들을 발생하여 패널로 인가한다.
이와 같이 종래의 구동 드라이버 회로(220)는 별도의 테스트 장치(230)로부터 테스트 패턴을 발생하기 위한 신호들을 수신하므로 테스트 장치(230)와 인터페이스 조건을 고려해야 하고 패널(210) 테스트가 복잡해지는 등의 문제가 있다.
본 발명이 이루고자하는 기술적 과제는 시스템 클럭을 이용하여 패널 테스트를 위한 테스트 패턴을 내부에서 스스로 발생할 수 있는 구동 드라이버 회로를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 시스템 클럭을 이용하여 패널 테스트를 위한 테스트 패턴을 내부에서 스스로 발생할 수 있는 구동 드라이버 회로를 이용하는 패널 테스트 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 구동 드라이버 회로는 패턴 발생부 및 선택부를 구비한다.
패턴 발생부는 시스템 클럭에 응답하여 패턴 테스트 데이터 및 패턴 테스트 신호들을 발생한다. 선택부는 테스트 신호에 응답하여 상기 패턴 발생부에서 출력되는 상기 패턴 테스트 데이터 및 상기 패턴 테스트 신호들을 선택하거나 또는 외부에서 직접 인가되는 패턴 테스트 데이터 및 패턴 테스트 신호들을 선택하여 출력한다.
상기 패턴 테스트 데이터는 외부의 패널을 테스트하기 위한 데이터이고 상기 패턴 테스트 신호들은 상기 패턴 테스트 데이터가 동기 되는 수평 동기 신호, 수직 동기 신호 및 데이터 활성 신호이다.
상기 패턴 발생부는 제 1 카운터, 수평 동기 신호 발생부, 데이터 활성 신호 발생부, 제 2 카운터, 수직 동기 신호 발생부, 제 3 카운터, 패턴 결정부 및 데이터 저장부를 구비한다.
제 1 카운터는 상기 시스템 클럭의 클럭 수를 계수 하여 출력한다. 수평 동기 신호 발생부는 상기 제 1 카운터의 출력을 수신하고 상기 제 1 카운터의 출력이 일정한 값에 도달할 때마다 상기 수평 동기 신호를 발생한다.
데이터 활성 신호 발생부는 상기 제 1 카운터의 출력을 수신하고 상기 제 1 카운터의 출력이 일정한 값에 도달할 때마다 상기 데이터 활성 신호를 발생한다. 제 2 카운터는 상기 수평 동기 신호의 수를 계수 한다.
수직 동기 신호 발생부는 상기 제 2 카운터의 출력을 수신하고 상기 제 2 카운터의 출력이 일정한 값에 도달할 때마다 상기 수직 동기 신호를 발생한다. 제 3 카운터는 상기 수직 동기 신호의 수를 계수 한다.
패턴 결정부는 상기 제 3 카운터의 출력에 응답하여 상기 패널을 테스트 할 테스트 패턴을 결정한다. 데이터 저장부는 상기 제 2 카운터의 출력 및 상기 패턴 신호에 응답하여 상기 패턴 테스트 데이터를 출력한다.
상기 수평 동기 신호 발생부의 일정한 값 및 상기 수직 동기 신호 발생부의 일정한 값은 상기 패널의 사이즈에 의하여 결정된다.
상기 데이터 활성 신호는 상기 수평 동기 신호가 발생된 후 일정한 시간 및 다음 수평 동기 신호가 발생되기 전 일정한 시간동안 비활성화 되고 수평 동기 신호의 나머지 구간에서 활성화된다.
상기 패턴 결정부는 상기 패널을 테스트하기 위한 상기 테스트 패턴을 복수 개 구비한다. 상기 구동 드라이버 회로는 상기 선택부에서 출력되는 상기 패턴 테스트 데이터, 상기 패턴 테스트 신호들 및 상기 시스템 클럭을 수신하여 외부의 패널로 인가하는 제어부를 더 구비할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 패널 테스트 방법은, 패널을 테스트하기 위한 패턴 테스트 데이터 및 패턴 테스트 신호들을 발생하는 패널 구동 드라이버의 패널 테스트 방법에 있어서, 테스트 신호가 활성화 상태인지 아닌지를 판단하는 단계, 상기 테스트 신호가 활성화 상태가 아니면 외부에서 직접 인가되는 상기 패턴 테스트 데이터 및 상기 패턴 테스트 신호들을 상기 패널로 인가하는 단계 및 상기 테스트 신호가 활성화 상태이면 시스템 클럭에 응답하여 상기 패턴 테스트 데이터 및 상기 패턴 테스트 신호들을 발생하여 상기 패널로 인가하는 단계를 구비한다.
상기 시스템 클럭에 응답하여 상기 패턴 테스트 데이터 및 상기 패턴 테스트 신호들을 발생하는 단계는, 상기 시스템 클럭의 클럭 수를 계수 하는 단계, 상기 계수된 시스템 클럭의 클럭 수가 일정한 값에 도달할 때마다 상기 수평 동기 신호를 발생하는 단계, 상기 시스템 클럭의 클럭 수가 일정한 값에 도달할 때마다 상기 데이터 활성 신호를 발생하는 단계, 상기 수평 동기 신호의 수를 계수 하는 단계, 상기 수평 동기 신호의 수가 일정한 값에 도달할 때마다 상기 수직 동기 신호를 발생하는 단계, 상기 수직 동기 신호의 수를 계수 하는 단계, 상기 수직 동기 신호의 수에 응답하여 상기 패널을 테스트 할 테스트 패턴을 결정하는 패턴 신호를 발생하는 단계 및 상기 수평 동기 신호의 수 및 상기 패턴 신호에 응답하여 상기 패턴 테스트 데이터를 출력하는 단계를 구비한다.
상기 수평 동기 신호 및 상기 수직 동기 신호를 발생하기 위한 상기 일정한 값은 상기 패널의 사이즈에 의하여 결정된다.
상기 데이터 활성 신호는 상기 수평 동기 신호가 발생된 후 일정한 시간 및 다음 수평 동기 신호가 발생되기 전 일정한 시간동안 비활성화 되고 수평 동기 신호의 나머지 구간에서 활성화된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 실시예에 따른 구동 드라이버 회로를 나타내는 블록도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 구동 드라이버 회로(300)는 패턴 발생부(310) 및 선택부(320)를 구비한다.
패턴 발생부(310)는 시스템 클럭(DCLK)에 응답하여 패턴 테스트 데이터(DATA) 및 패턴 테스트 신호들(HSYNC, VSYNC, DE)을 발생한다.
선택부(320)는 테스트 신호(TESTEN)에 응답하여 패턴 발생부(310)에서 출력되는 패턴 테스트 데이터(DATA) 및 패턴 테스트 신호들(HSYNC, VSYNC, DE)을 선택하거나 또는 외부에서 직접 인가되는 패턴 테스트 데이터(DATA) 및 패턴 테스트 신호들(HSYNC, VSYNC, DE)을 선택하여 출력한다.
여기서, 패턴 테스트 데이터(DATA)는 외부의 패널(340)을 테스트하기 위한 데이터이고 패턴 테스트 신호들(HSYNC, VSYNC, DE)은 패턴 테스트 데이터(DATA)가 동기 되는 수평 동기 신호(HSYNC), 수직 동기 신호(VSYNC) 및 데이터 활성 신호(DE)이다.
도 6은 본 발명의 실시예에 따른 패널 테스트 방법을 설명하는 플로우 차트이다.
도 7은 도 6의 630 단계를 설명하는 플로우 차트이다.
도 6을 참조하면, 본 발명의 실시예에 따른 패널 테스트 방법(600)은, 테스트 신호가 활성화 상태인지 아닌지를 판단한다.(610 단계)
그리고, 상기 테스트 신호가 활성화 상태가 아니면 외부에서 직접 인가되는 상기 패턴 테스트 데이터 및 상기 패턴 테스트 신호들을 상기 패널로 인가한다.(620 단계)
상기 테스트 신호가 활성화 상태이면 시스템 클럭에 응답하여 상기 패턴 테스트 데이터 및 상기 패턴 테스트 신호들을 발생하여 상기 패널로 인가한다.(630 단계)
이하, 도 3 내지 도 7을 참조하여 본 발명의 실시예에 따른 구동 드라이버 회로의 동작 및 패널 테스트 방법이 설명된다.
먼저, 테스트 신호(TESTEN)가 활성화 상태인지 아닌지를 판단한다.(610 단계) 테스트 신호(TESTEN)가 활성화 상태가 아니면 외부에서 직접 인가되는 패턴 테스트 데이터(DATA) 및 패턴 테스트 신호들(HSYNC, VSYNC, DE)을 상기 패널로 인가한다.(620 단계)
610 단계 및 620 단계의 동작은 도 3의 선택부(320)에서 수행된다. 선택부(320)는 테스트 신호(TESTEN)에 응답하여 테스트 신호(TESTEN)가 비활성화 상태이면 외부에서 인가되는 패턴 테스트 데이터(DATA) 및 수평 동기 신호(HSYNC), 수직 동기 신호(VSYNC), 데이터 활성 신호(DE)를 선택하여 출력한다.
선택부(320)에서 출력된 패턴 테스트 데이터(DATA) 및 수평 동기 신호(HSYNC), 수직 동기 신호(VSYNC), 데이터 활성 신호(DE)는 시스템 클럭(DCLK)에 응답하여 제어부(330)로 인가된다.
제어부(330)는 패턴 테스트 데이터(DATA) 및 패턴 테스트 신호들(HSYNC, VSYNC, DE)을 수신하여 테스트 패턴(S_PATTERN)으로서 외부의 패널(340)로 인가한다.
테스트 패턴(S_PATTERN)에 응답하여 패널(340)은 테스트 패턴(S_PATTERN)에 대응되는 영상을 나타낸다. 테스트 패턴(S_PATTERN)의 종류는 다양하다.
예를 들어, 패널(340) 전체가 회색으로 보이도록 하는 그레이 패턴(gray pattern), 패널(340)이 회색 바탕에 안쪽에 검은 사각형이 나타나는 것처럼 보이도록 하는 크로스 톡 패턴(cross-talk pattern) 등이 있으며 테스트 패턴(S_PATTERN)의 종류는 이러한 패턴들 이외에도 다양할 수 있다.
테스트 신호(TESTEN)가 활성화 상태이면 시스템 클럭(DCLK)에 응답하여 패턴 테스트 데이터(DATA) 및 패턴 테스트 신호들(HSYNC, VSYNC, DE)을 발생하여 패널(340)로 인가한다.(630 단계)
630 단계의 동작은 도 3의 패턴 발생부(310)에서 수행된다. 즉, 테스트 신호(TESTEN)가 활성화되면 선택부(320)는 패턴 발생부(310)에서 출력되는 수평 동기 신호(HSYNC), 수직 동기 신호(VSYNC), 데이터 활성 신호(DE) 및 패턴 테스트 데이터(DATA)를 수신하여 제어부(330)로 출력한다.
패턴 발생부(310)는 시스템 클럭(DCLK)을 수신하여 수평 동기 신호(HSYNC), 수직 동기 신호(VSYNC), 데이터 활성 신호(DE) 및 패턴 테스트 데이터(DATA)를 출력한다.
도 4는 도 3의 패턴 발생부를 나타내는 블록도이다.
도 5(a)는 도 3의 패턴 발생부에서 출력되는 수평 동기 신호와 수직 동기 신호의 파형을 나타내는 도면이다.
도 5(b)는 도 3의 패턴 발생부에서 출력되는 데이터 활성 신호, 수평 동기 신호 및 패턴 테스트 데이터와 시스템 클럭의 관계를 설명하는 도면이다.
도 4를 참조하면, 패턴 발생부(310)는 제 1 카운터(410), 수평 동기 신호 발생부(420), 데이터 활성 신호 발생부(430), 제 2 카운터(440), 수직 동기 신호 발생부(450), 제 3 카운터(460), 패턴 결정부(470) 및 데이터 저장부(480)를 구비한다.
수평 동기 신호(HSYNC), 수직 동기 신호(VSYNC), 데이터 활성 신호(DE)는 모두 시스템 클럭(DCLK)과 일정한 관계를 가진다. 즉, 시스템 클럭(DCLK)의 클럭이 일정한 개수에 도달할 때마다 수평 동기 신호(HSYNC)가 한번씩 활성화된다.
그리고, 수평 동기 신호(HSYNC)가 일정한 수만큼 발생될 때마다 수직 동기 신호(VSYNC)가 발생된다. 데이터 활성 신호(DE)도 수평 동기 신호(HSYNC)와 일정한 관계를 가진다.
따라서, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 데이터 활성 신호(DE)는 시스템 클럭(DCLK)으로부터 발생될 수 있다.
도 3의 구동 드라이버 회로(300)는 종래에 외부의 테스트 장치(230)로부터 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 데이터 활성 신호(DE) 등을 수신하던 것과 달리, 시스템 클럭(DCLK)을 이용하여 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 데이터 활성 신호(DE) 등을 발생하는 패턴 발생부(310)를 내부에 구비한다.
그러므로, 도 3의 구동 드라이버 회로(300)는 별도의 외부 테스트 장치 없이도 스스로 패널(340) 테스트를 위한 테스트 패턴(S_PATTERN)을 출력하여 패널(340)을 테스트할 수 있다.
630 단계는 시스템 클럭(DCLK)의 클럭 수를 계수 하는 710 단계를 구비한다. 710 단계는 도 4의 제 1 카운터(410)에서 수행된다. 즉, 패턴 발생부(310)의 제 1 카운터(410)는 시스템 클럭(DCLK)의 클럭 수를 계수 하여 출력한다.
그리고, 계수된 시스템 클럭(DCLK)의 클럭 수가 일정한 값에 도달할 때마다 수평 동기 신호(HSYNC)를 발생한다.(720 단계) 720 단계는 수평 동기 신호 발생부(420)에서 수행된다.
수평 동기 신호 발생부(420)는 제 1 카운터(410)의 출력을 수신하고 제 1 카운터(410)의 출력이 일정한 값에 도달할 때마다 수평 동기 신호(HSYNC)를 발생한다.
수평 동기 신호(HSYNC)가 발생되기 위한 제 1 카운터(410)의 일정한 값은 패널(340)의 사이즈에 의하여 결정된다.
예를 들어, 패널(340)의 하나의 수평 라인이 192 개의 시스템 클럭(DCLK)을 구비한다고 가정한다. 패널(340)의 하나의 수평 라인마다 수평 동기 신호(HSYNC)가 하나씩 발생된다.
그러므로 수평 동기 신호 발생부(420)는 제 1 카운터(410)의 출력을 수신하고 제 1 카운터(410)의 출력이 192가 되면 수평 동기 신호(HSYNC)를 출력한다.
시스템 클럭(DCLK)의 클럭 수가 일정한 값에 도달할 때마다 데이터 활성 신호(DE)를 발생한다.(730 단계) 730 단계는 도 4의 데이터 활성 신호 발생부(430)에서 수행된다.
데이터 활성 신호 발생부(430)는 제 1 카운터(410)의 출력을 수신하고 제 1 카운터(410)의 출력이 일정한 값에 도달할 때마다 데이터 활성 신호(DE)를 발생한다.
데이터 활성 신호(DE)는 수평 동기 신호(HSYNC)가 발생된 후 일정한 시간 및 다음 수평 동기 신호가 발생되기 전 일정한 시간동안 비활성화 되고 수평 동기 신호(HSYNC)의 나머지 구간동안 활성화된다.
수평 동기 신호(HSYNC)가 발생된 후 일정한 시간 및 다음 수평 동기 신호가 발생되기 전 일정한 시간을 각각 8개의 시스템 클럭(DCLK) 구간이라고 가정하면 데이터 활성 신호(DE)는 176 개의 시스템 클럭(DCLK) 구간동안 활성화되고 나머지 16개의 시스템 클럭(DCLK) 구간동안 비활성화 된다.
데이터 활성 신호(DE)의 파형이 도 5(b)에 도시되어 있다.
다음으로, 수평 동기 신호(HSYNC)의 수를 계수 한다.(740 단계) 740 단계는 도 4의 제 2 카운터(440)에서 수행된다. 즉, 제 2 카운터(440)는 수평 동기 신호(HSYNC)의 수를 계수 한다.
수평 동기 신호(HSYNC)의 수가 일정한 값에 도달할 때마다 수직 동기 신호(VSYNC)를 발생한다.(750 단계) 750 단계는 도 4의 수직 동기 신호 발생부(450)에서 수행된다.
수직 동기 신호 발생부(450)는 제 2 카운터(440)의 출력을 수신하고 제 2 카운터(440)의 출력이 일정한 값에 도달할 때마다 수직 동기 신호(VSYNC)를 발생한다.
수직 동기 신호(VSYNC)가 발생되기 위한 제 2 카운터(440)의 일정한 값은 패널(340)의 사이즈에 의하여 결정된다. 예를 들어, 패널(340)의 하나의 필드가 256 개의 수평 라인을 구비한다고 가정한다. 패널(340)의 하나의 필드마다 수직 동기 신호(VSYNC)가 하나씩 발생된다.
그러므로 수직 동기 신호 발생부(450)는 제 2 카운터(440)의 출력을 수신하고 제 2 카운터(440)의 출력이 256이 되면 수직 동기 신호(VSYNC)를 출력한다.
수직 동기 신호(VSYNC)와 수평 동기 신호(HSYNC)의 관계가 도 5(a)에 도시되어 있다.
수직 동기 신호(VSYNC)의 수를 계수 한다.(760 단계) 760 단계는 도 4의 제 3 카운터(460)에서 수행된다.
수직 동기 신호(VSYNC)의 수에 응답하여 패널(340)을 테스트 할 테스트 패턴을 결정하는 패턴 신호(S_PAT)를 발생한다.(770 단계) 770 단계는 도 4의 패턴 결정부(470)에서 수행된다.
패턴 결정부(470)는 제 3 카운터(460)의 출력에 응답하여 패널(340)을 테스트 할 테스트 패턴을 결정한다. 패턴 결정부(470)는 패널(340)을 테스트하기 위한 테스트 패턴을 복수 개 구비한다.
제 3 카운터(460)의 출력은 수직 동기 신호(VSYNC)의 수를 나타낸다. 제 3 카운터(460)가 계수 한 값이 하나씩 커질 때마다 패널(340)의 하나의 필드가 변동된다. 패널(340)의 하나의 필드란 패널(340)에 나타나는 하나의 화면을 의미한다.
패턴 결정부(470)는 크로스 톡 패턴(cross-talk pattern), 그레이 패턴(gray pattern) 등 복수개의 테스트 패턴을 구비한다. 그리고, 제 3 카운터(460)의 출력에 응답하여 패널(340) 나타낼 테스트 패턴 즉, 이미지를 결정한다.
제 3 카운터(460)의 출력이 하나씩 커질 때마다 테스트 패턴을 변동시킬 수도 있고 제 3 카운터(460)의 출력이 두 개씩 커질 때마다 테스트 패턴을 변동시킬 수도 있다.
제 3 카운터(460)의 출력이 하나씩 커질 때마다 테스트 패턴을 변동시키면 패널(340)의 화면이 한번 바뀔 때마다 화면에 나타나는 테스트 패턴, 즉 이미지가 변동될 것이다.
제 3 카운터(460)의 출력이 두 개씩 커질 때마다 테스트 패턴을 변동시키면 패널(340)의 화면이 두 번 바뀔 때마다 테스트 패턴 즉, 이미지가 변동될 것이다. 패널(340)의 화면이 몇 번 바뀔 때마다 테스트 패턴을 변동시키는 지는 구동 드라이버 회로(300)의 설계자가 결정한다.
수평 동기 신호(HSYNC)의 수 및 패턴 신호(S_PAT)에 응답하여 패턴 테스트 데이터(DATA)를 출력한다.(780 단계) 780 단계는 데이터 저장부(480)에서 수행된다. 데이터 저장부(480)는 제 2 카운터(440)의 출력 및 패턴 신호(S_PAT)에 응답하여 패턴 테스트 데이터(DATA)를 출력한다.
패턴 신호(S_PAT)는 패널(340)의 화면에 도시될 테스트 패턴, 즉 이미지에 관한 정보를 가지고 있다. 그리고, 제 2 카운터(440)는 수평 동기 신호(HSYNC)의 수를 계수 한다.
데이터 저장부(480)는 데이터를 저장하고 있으며, 패턴 신호(S_PAT)가 표시하는 이미지가 패널(340)에 도시될 수 있도록 각각의 수평 라인마다 필요한 데이터를 패턴 테스트 데이터(DATA)로서 출력한다.
패턴 신호(S_PAT)가 가지고 있는 테스트 패턴이 패널(340) 전체를 회색으로 보이도록 하고 가운데 부분에 검은색 사각형이 나타나도록 한다고 가정한다.
그러면 데이터 저장부(480)는 제 2 카운터(440)의 출력에 응답하여 패널(340)의 256개의 수평 라인 중 첫 번째 수평 라인부터 85번째 수평 라인 사이와 170번째 수평 라인부터 256번째 수평 라인 사이는 회색이 나타나도록 패턴 테스트 데이터(DATA)를 출력한다.
그리고, 데이터 저장부(480)는 86 번째 수평 라인부터 169번째 수평 라인 사이는 하나의 수평 라인마다 회색, 검정색 그리고 회색의 데이터가 순서대로 나타나도록 패턴 테스트 데이터(DATA)를 출력한다.
이와 같이 데이터 저장부(480)는 패널(340)에 나타날 이미지에 관한 정보를 가지는 패턴 신호(S_PAT)와 수평 동기 신호(HSYNC)의 수에 응답하여 패턴 테스트 데이터(DATA)를 출력한다.
앞서 설명된 바와 같이 본 발명의 실시예에 따른 구동 드라이버 회로(300)는 테스트 신호(TESTEN)가 비활성화 되면 외부에서 전달되는 패턴 테스트 데이터(DATA)와 패턴 테스트 신호들(HSYNC, VSYNC, DE)을 패널(340)로 인가하고, 테스트 신호(TESTEN)가 활성화되면 내부의 패턴 발생부(310)에서 출력되는 패턴 테스트 데이터(DATA)와 패턴 테스트 신호들(HSYNC, VSYNC, DE)을 패널(340)로 인가한다.
즉, 구동 드라이버 회로(300)는 테스트 신호(TESTEN)를 제어함에 따라 종래의 패널 테스트 방법을 이용할 수도 있고 스스로 패턴 테스트 데이터(DATA)와 패턴 테스트 신호들(HSYNC, VSYNC, DE)을 발생하여 패널(340)을 테스트하는 방법을 이용할 수도 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 구동 드라이버 회로 및 패널 테스트 방법은 패널의 화질 평가시에 필요한 패널 테스트 데이터, 수직 동기 신호, 수평 동기 신호, 데이터 활성 신호등을 시스템 클럭을 이용하여 구동 드라이버 회로 내부에서 발생함으로써 별도의 테스트 장치를 이용하지 아니하고 패널을 테스트 할 수 있는 장점이 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 LCD(Liquid Crystal Display) 패널 구동 시스템을 설명하는 블록도이다.
도 2는 도 1의 구동 드라이버 회로를 이용하여 패널을 테스트하는 종래의 방법을 설명하는 도면이다.
도 3은 본 발명의 실시예에 따른 구동 드라이버 회로를 나타내는 블록도이다.
도 4는 도 3의 패턴 발생부를 나타내는 블록도이다.
도 5(a)는 도 3의 패턴 발생부에서 출력되는 수평 동기 신호와 수직 동기 신호의 파형을 나타내는 도면이다.
도 5(b)는 도 3의 패턴 발생부에서 출력되는 데이터 활성 신호, 수평 동기 신호 및 패턴 테스트 데이터와 시스템 클럭의 관계를 설명하는 도면이다.
도 6은 본 발명의 실시예에 따른 패널 테스트 방법을 설명하는 플로우 차트이다.
도 7은 도 6의 630 단계를 설명하는 플로우 차트이다.

Claims (12)

  1. 시스템 클럭에 응답하여 패턴 테스트 데이터 및 패턴 테스트 신호들을 발생하는 패턴 발생부 ; 및
    테스트 신호에 응답하여 상기 패턴 발생부에서 출력되는 상기 패턴 테스트 데이터 및 상기 패턴 테스트 신호들을 선택하거나 또는 외부에서 직접 인가되는 패턴 테스트 데이터 및 패턴 테스트 신호들을 선택하여 출력하는 선택부를 구비하는 것을 특징으로 하는 패널 구동 드라이버.
  2. 제 1 항에 있어서, 상기 패턴 테스트 데이터는,
    외부의 패널을 테스트하기 위한 데이터이고,
    상기 패턴 테스트 신호들은,
    상기 패턴 테스트 데이터가 동기 되는 수평 동기 신호, 수직 동기 신호 및 데이터 활성 신호인 것을 특징으로 하는 패널 구동 드라이버.
  3. 제 2항에 있어서, 상기 패턴 발생부는,
    상기 시스템 클럭의 클럭 수를 계수 하여 출력하는 제 1 카운터 ;
    상기 제 1 카운터의 출력을 수신하고 상기 제 1 카운터의 출력이 일정한 값에 도달할 때마다 상기 수평 동기 신호를 발생하는 수평 동기 신호 발생부 ;
    상기 제 1 카운터의 출력을 수신하고 상기 제 1 카운터의 출력이 일정한 값에 도달할 때마다 상기 데이터 활성 신호를 발생하는 데이터 활성 신호 발생부 ;
    상기 수평 동기 신호의 수를 계수 하는 제 2 카운터 ;
    상기 제 2 카운터의 출력을 수신하고 상기 제 2 카운터의 출력이 일정한 값에 도달할 때마다 상기 수직 동기 신호를 발생하는 수직 동기 신호 발생부 ;
    상기 수직 동기 신호의 수를 계수 하는 제 3 카운터 ;
    상기 제 3 카운터의 출력에 응답하여 상기 패널을 테스트 할 테스트 패턴을 결정하는 패턴 신호를 발생하는 패턴 결정부 ; 및
    상기 제 2 카운터의 출력 및 상기 패턴 신호에 응답하여 상기 패턴 테스트 데이터를 출력하는 데이터 저장부를 구비하는 것을 특징으로 하는 패널 구동 드라이버.
  4. 제 3항에 있어서, 상기 수평 동기 신호 발생부의 일정한 값 및 상기 수직 동기 신호 발생부의 일정한 값은,
    상기 패널의 사이즈에 의하여 결정되는 것을 특징으로 하는 패널 구동 드라이버.
  5. 제 3항에 있어서, 상기 데이터 활성 신호는,
    상기 수평 동기 신호가 발생된 후 일정한 시간 및 다음 수평 동기 신호가 발생되기 전 일정한 시간동안 비활성화 되고 수평 동기 신호의 나머지 구간에서 활성화되는 것을 특징으로 하는 패널 구동 드라이버.
  6. 제 3항에 있어서, 상기 패턴 결정부는,
    상기 패널을 테스트하기 위한 상기 테스트 패턴을 복수 개 구비하는 것을 특징으로 하는 패널 구동 드라이버.
  7. 제 1항에 있어서,
    상기 선택부에서 출력되는 상기 패턴 테스트 데이터, 상기 패턴 테스트 신호들 및 상기 시스템 클럭을 수신하여 외부의 패널로 인가하는 제어부를 더 구비하는 것을 특징으로 하는 패널 구동 드라이버.
  8. 패널을 테스트하기 위한 패턴 테스트 데이터 및 패턴 테스트 신호들을 발생하는 패널 구동 드라이버의 패널 테스트 방법에 있어서,
    테스트 신호가 활성화 상태인지 아닌지를 판단하는 단계 ;
    상기 테스트 신호가 활성화 상태가 아니면 외부에서 직접 인가되는 상기 패턴 테스트 데이터 및 상기 패턴 테스트 신호들을 상기 패널로 인가하는 단계 ; 및
    상기 테스트 신호가 활성화 상태이면 시스템 클럭에 응답하여 상기 패턴 테스트 데이터 및 상기 패턴 테스트 신호들을 발생하여 상기 패널로 인가하는 단계를 구비하는 것을 특징으로 하는 패널 구동 드라이버의 패널 테스트 방법.
  9. 제 8 항에 있어서, 상기 패턴 테스트 데이터는,
    외부의 패널을 테스트하기 위한 데이터이고,
    상기 패턴 테스트 신호들은,
    상기 패턴 테스트 데이터가 동기 되는 수평 동기 신호, 수직 동기 신호 및 데이터 활성 신호인 것을 특징으로 하는 패널 구동 드라이버의 패널 테스트 방법.
  10. 제 9항에 있어서, 상기 시스템 클럭에 응답하여 상기 패턴 테스트 데이터 및 상기 패턴 테스트 신호들을 발생하는 단계는,
    상기 시스템 클럭의 클럭 수를 계수 하는 단계 ;
    상기 계수된 시스템 클럭의 클럭 수가 일정한 값에 도달할 때마다 상기 수평 동기 신호를 발생하는 단계 ;
    상기 시스템 클럭의 클럭 수가 일정한 값에 도달할 때마다 상기 데이터 활성 신호를 발생하는 단계 ;
    상기 수평 동기 신호의 수를 계수 하는 단계 ;
    상기 수평 동기 신호의 수가 일정한 값에 도달할 때마다 상기 수직 동기 신호를 발생하는 단계 ;
    상기 수직 동기 신호의 수를 계수 하는 단계 ;
    상기 수직 동기 신호의 수에 응답하여 상기 패널을 테스트 할 테스트 패턴을 결정하는 패턴 신호를 발생하는 단계 ; 및
    상기 수평 동기 신호의 수 및 상기 패턴 신호에 응답하여 상기 패턴 테스트 데이터를 출력하는 단계를 구비하는 것을 특징으로 하는 패널 구동 드라이버의 패널 테스트 방법.
  11. 제 10항에 있어서, 상기 수평 동기 신호 및 상기 수직 동기 신호를 발생하기 위한 상기 일정한 값은,
    상기 패널의 사이즈에 의하여 결정되는 것을 특징으로 하는 패널 구동 드라이버의 패널 테스트 방법.
  12. 제 10항에 있어서, 상기 데이터 활성 신호는,
    상기 수평 동기 신호가 발생된 후 일정한 시간 및 다음 수평 동기 신호가 발생되기 전 일정한 시간동안 비활성화 되고 수평 동기 신호의 나머지 구간에서 활성화되는 것을 특징으로 하는 패널 구동 드라이버의 패널 테스트 방법.
KR1020040005597A 2004-01-29 2004-01-29 패널 테스트 패턴을 발생하는 패널 구동 드라이버 및 패널테스트 방법 KR100594240B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040005597A KR100594240B1 (ko) 2004-01-29 2004-01-29 패널 테스트 패턴을 발생하는 패널 구동 드라이버 및 패널테스트 방법
US11/046,178 US7627799B2 (en) 2004-01-29 2005-01-28 Panel driving circuit that generates panel test pattern and panel test method thereof
US12/616,466 US20100053334A1 (en) 2004-01-29 2009-11-11 Panel Driving Circuit that Generates Panel Test Pattern and Panel Test Method Thereof
US13/085,800 US8055968B2 (en) 2004-01-29 2011-04-13 Panel driving circuit that generates panel test pattern and panel test method thereof
US13/290,790 US8621306B2 (en) 2004-01-29 2011-11-07 Panel driving circuit that generates panel test pattern and panel test method thereof
US14/094,195 US8972811B2 (en) 2004-01-29 2013-12-02 Panel driving circuit that generates panel test pattern and panel test method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040005597A KR100594240B1 (ko) 2004-01-29 2004-01-29 패널 테스트 패턴을 발생하는 패널 구동 드라이버 및 패널테스트 방법

Publications (2)

Publication Number Publication Date
KR20050077920A true KR20050077920A (ko) 2005-08-04
KR100594240B1 KR100594240B1 (ko) 2006-06-30

Family

ID=34806010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040005597A KR100594240B1 (ko) 2004-01-29 2004-01-29 패널 테스트 패턴을 발생하는 패널 구동 드라이버 및 패널테스트 방법

Country Status (2)

Country Link
US (5) US7627799B2 (ko)
KR (1) KR100594240B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850203B1 (ko) * 2006-04-28 2008-08-04 삼성전자주식회사 불휘발성 메모리에 구동회로 제어신호 출력모드를 저장하는디스플레이용 구동 집적회로와 구동회로 제어신호출력방법, 및 최상위 층에 배치되는 고정용 배선을구비하는 디스플레이용 구동 집적회로와 디스플레이용 구동집적회로의 제조방법
KR100896178B1 (ko) * 2006-04-11 2009-05-12 삼성전자주식회사 테스트 패턴 발생 회로를 포함하는 액정 표시 장치의 구동회로
KR20150003026A (ko) * 2013-06-28 2015-01-08 삼성전자주식회사 디스플레이 구동회로 및 이를 포함하는 디스플레이 장치
KR20160111253A (ko) * 2015-03-16 2016-09-26 주식회사 젠탑스 고해상도 디스플레이 검사용 패턴 제너레이터 및 그 제어방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007183464A (ja) * 2006-01-10 2007-07-19 Nec Lcd Technologies Ltd 液晶表示装置のフリッカ調整システム
TR200900178A2 (tr) * 2009-01-09 2010-08-23 Vestel Elektroni̇k Sanayi̇ Ve Ti̇caret Anoni̇m Şi̇rketi̇@ Görüntü Cihazları İçin Bir Test Sistemi ve Metodu
CN103959198B (zh) * 2011-11-30 2017-09-12 英特尔公司 降低3d工作负荷的功率
US20140139504A1 (en) * 2012-11-22 2014-05-22 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for displaying flicker pattern, method for adjusting common voltage, and lcd module
JP6270196B2 (ja) * 2013-01-18 2018-01-31 シナプティクス・ジャパン合同会社 表示パネルドライバ、パネル表示装置、及び、調整装置
CN106164989A (zh) * 2014-03-27 2016-11-23 日本电气株式会社 信息处理设备、信息处理方法、记录介质及pos终端设备
KR101572588B1 (ko) * 2014-07-08 2015-11-30 주식회사 코디에스 표시판 검사 장치 및 이를 이용한 표시판 검사 방법
KR102211123B1 (ko) 2014-07-23 2021-02-02 삼성전자주식회사 디스플레이 드라이버, 디스플레이 시스템 및 디스플레이 드라이버의 동작방법
CN104299547B (zh) * 2014-09-26 2017-06-23 京东方科技集团股份有限公司 一种测试电路、显示装置以及驱动电路的测试方法
KR102506919B1 (ko) * 2018-03-14 2023-03-07 주식회사 엘엑스세미콘 테스트 기능을 갖는 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513318A (en) * 1982-09-30 1985-04-23 Allied Corporation Programmable video test pattern generator for display systems
JPH079569B2 (ja) * 1983-07-01 1995-02-01 株式会社日立製作所 ディスプレイコントローラ及びそれを用いた図形表示装置
US4670782A (en) * 1985-02-08 1987-06-02 Visual Information Institute, Inc. Television video pattern generator system
CA2041819C (en) * 1990-05-07 1995-06-27 Hiroki Zenda Color lcd display control system
JPH04269794A (ja) * 1991-02-25 1992-09-25 Nec Corp 表示用ドライバ／コントローラのテスト方法
JP3121665B2 (ja) * 1992-03-19 2001-01-09 富士通株式会社 表示装置
JPH05285393A (ja) 1992-04-03 1993-11-02 Ebara Infilco Co Ltd 溶存酸素除去用パラジウム担持担体及びそれを用いた除去方法
US6791623B1 (en) * 1994-10-24 2004-09-14 Hitachi, Ltd. Image display system
US5502511A (en) * 1994-12-05 1996-03-26 Sencore, Inc. Method and apparatus for controlling expanded sweeps
US5668594A (en) * 1995-01-03 1997-09-16 Intel Corporation Method and apparatus for aligning and synchronizing a remote video signal and a local video signal
US6326996B1 (en) * 1995-11-06 2001-12-04 Gateway, Inc. Display device having self contained diagnostic image generation capability
JP3899558B2 (ja) * 1996-08-29 2007-03-28 シャープ株式会社 液晶表示パネルのデータドライバ
JPH10274957A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp プラズマディスプレイの駆動回路
US6353435B2 (en) * 1997-04-15 2002-03-05 Hitachi, Ltd Liquid crystal display control apparatus and liquid crystal display apparatus
KR100256301B1 (ko) 1997-06-30 2000-05-15 김영환 액정 모듈 구동 회로
JP4020223B2 (ja) * 1997-06-25 2007-12-12 ビオイ ハイディス テクノロジー カンパニー リミテッド 液晶モジュール駆動回路
US6217671B1 (en) 1999-12-14 2001-04-17 International Business Machines Corporation Composition for increasing activity of a no-clean flux
JP2001296507A (ja) 2000-04-13 2001-10-26 Toshiba Corp 表示装置用電極基板及びそのテスト方法
KR100431853B1 (ko) * 2000-05-18 2004-05-20 주식회사 포스코 고로 착탈형 크로스 존데
WO2002075336A2 (en) * 2001-03-20 2002-09-26 Nptest, Inc. Test system algorithmic program generators
KR20030024414A (ko) 2001-09-18 2003-03-26 삼성에스디아이 주식회사 테스트 기능을 갖는 플라즈마 표시 패널 장치
US6784881B2 (en) * 2002-01-04 2004-08-31 Sun Microsystems, Inc. Synchronizing multiple display channels
US7023470B2 (en) * 2002-01-22 2006-04-04 Hewlett-Packard Development Company, L.P. Self-testing video display devices and method of use thereof
US7142200B2 (en) * 2002-05-22 2006-11-28 Hitachi Displays, Ltd. Display device and driving method thereof
US6917215B2 (en) * 2002-08-30 2005-07-12 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and memory test method
CN100376929C (zh) * 2005-04-07 2008-03-26 鸿富锦精密工业（深圳）有限公司 视频图形阵列彩色信号发生器
US8293177B2 (en) 2009-08-03 2012-10-23 Swapnajit Chakravarty Photonic crystal microarray device for label-free multiple analyte sensing, biosensing and diagnostic assay chips

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896178B1 (ko) * 2006-04-11 2009-05-12 삼성전자주식회사 테스트 패턴 발생 회로를 포함하는 액정 표시 장치의 구동회로
KR100850203B1 (ko) * 2006-04-28 2008-08-04 삼성전자주식회사 불휘발성 메모리에 구동회로 제어신호 출력모드를 저장하는디스플레이용 구동 집적회로와 구동회로 제어신호출력방법, 및 최상위 층에 배치되는 고정용 배선을구비하는 디스플레이용 구동 집적회로와 디스플레이용 구동집적회로의 제조방법
KR20150003026A (ko) * 2013-06-28 2015-01-08 삼성전자주식회사 디스플레이 구동회로 및 이를 포함하는 디스플레이 장치
KR20160111253A (ko) * 2015-03-16 2016-09-26 주식회사 젠탑스 고해상도 디스플레이 검사용 패턴 제너레이터 및 그 제어방법

Also Published As

Publication number Publication date
US8621306B2 (en) 2013-12-31
US8972811B2 (en) 2015-03-03
US20100053334A1 (en) 2010-03-04
US20050168458A1 (en) 2005-08-04
US7627799B2 (en) 2009-12-01
US8055968B2 (en) 2011-11-08
KR100594240B1 (ko) 2006-06-30
US20110219278A1 (en) 2011-09-08
US20120072773A1 (en) 2012-03-22
US20140089753A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
US7627799B2 (en) Panel driving circuit that generates panel test pattern and panel test method thereof
KR100896178B1 (ko) 테스트 패턴 발생 회로를 포함하는 액정 표시 장치의 구동회로
KR101081765B1 (ko) 액정표시장치 및 그 구동방법
KR100365497B1 (ko) 액정표시장치 및 그 구동방법
US6930664B2 (en) Liquid crystal display
KR101325982B1 (ko) 액정표시장치 및 이의 구동방법
US20080218232A1 (en) Timing controller, display device including timing controller, and signal generation method used by display device
KR20110054775A (ko) 디스플레이 구동장치, 디스플레이 구동시스템 및 디스플레이 구동방법
KR101118647B1 (ko) 타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시장치
US20170193890A1 (en) Display apparatus and a method of driving the same
KR20020061234A (ko) 액정 표시 장치의 패널 구동 장치 및 패널 구동 시스템
GB2368445A (en) Liquid crystal display and driving method thereof
KR100744135B1 (ko) 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법
KR20160091518A (ko) 표시장치
US7391405B2 (en) Method and apparatus for driving liquid crystal display
KR20150028075A (ko) 디스플레이 드라이버, 디스플레이 드라이버 구동방법 및 영상 표시 시스템
KR20070037900A (ko) Ｌｃｄ 패널을 이용한 디스플레이 장치 및 그 타이밍 제어옵션 수행 방법
US7209134B2 (en) Liquid crystal display
KR20160044144A (ko) 표시장치 및 그것의 구동 방법
KR20060023831A (ko) 패널에서 플리커 프리 디스플레이를 지원하는 메모리읽기/쓰기 타이밍 제어방법 및 그 방법을 이용한 ｔｄｃ패널 구동장치
KR100759981B1 (ko) 데이터 드라이버 아이씨와 이를 구비하는 액정 표시 장치
KR20050032797A (ko) 액정표시장치의 구동장치 및 방법
KR20050036124A (ko) 타이밍 콘트롤러의 검사장치 및 이를 이용한 타이밍콘트롤러의 검사방법
KR101246568B1 (ko) 모바일 디스플레이 장치에서 가로 화면을 디스플레이하는방법과 장치 및 이를 포함하는 모바일 액정 표시 장치
KR19980060010A (ko) 디이 신호를 동기로 한 제어 신호 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 14