KR20050067506A - 반도체 소자의 강유전체 캐패시터 제조방법 - Google Patents
반도체 소자의 강유전체 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR20050067506A KR20050067506A KR1020030098491A KR20030098491A KR20050067506A KR 20050067506 A KR20050067506 A KR 20050067506A KR 1020030098491 A KR1020030098491 A KR 1020030098491A KR 20030098491 A KR20030098491 A KR 20030098491A KR 20050067506 A KR20050067506 A KR 20050067506A
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- forming
- insulating film
- lower electrode
- storage node
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000003990 capacitor Substances 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000010408 film Substances 0.000 claims abstract description 47
- 239000011229 interlayer Substances 0.000 claims abstract description 47
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005498 polishing Methods 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 5
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- JMGZEFIQIZZSBH-UHFFFAOYSA-N Bioquercetin Natural products CC1OC(OCC(O)C2OC(OC3=C(Oc4cc(O)cc(O)c4C3=O)c5ccc(O)c(O)c5)C(O)C2O)C(O)C(O)C1O JMGZEFIQIZZSBH-UHFFFAOYSA-N 0.000 claims description 2
- 229910019897 RuOx Inorganic materials 0.000 claims description 2
- IVTMALDHFAHOGL-UHFFFAOYSA-N eriodictyol 7-O-rutinoside Natural products OC1C(O)C(O)C(C)OC1OCC1C(O)C(O)C(O)C(OC=2C=C3C(C(C(O)=C(O3)C=3C=C(O)C(O)=CC=3)=O)=C(O)C=2)O1 IVTMALDHFAHOGL-UHFFFAOYSA-N 0.000 claims description 2
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 claims description 2
- FDRQPMVGJOQVTL-UHFFFAOYSA-N quercetin rutinoside Natural products OC1C(O)C(O)C(CO)OC1OCC1C(O)C(O)C(O)C(OC=2C(C3=C(O)C=C(O)C=C3OC=2C=2C=C(O)C(O)=CC=2)=O)O1 FDRQPMVGJOQVTL-UHFFFAOYSA-N 0.000 claims description 2
- IKGXIBQEEMLURG-BKUODXTLSA-N rutin Chemical compound O[C@H]1[C@H](O)[C@@H](O)[C@H](C)O[C@@H]1OC[C@H]1[C@H](O)[C@@H](O)[C@H](O)[C@@H](OC=2C(C3=C(O)C=C(O)C=C3OC=2C=2C=C(O)C(O)=CC=2)=O)O1 IKGXIBQEEMLURG-BKUODXTLSA-N 0.000 claims description 2
- ALABRVAAKCSLSC-UHFFFAOYSA-N rutin Natural products CC1OC(OCC2OC(O)C(O)C(O)C2O)C(O)C(O)C1OC3=C(Oc4cc(O)cc(O)c4C3=O)c5ccc(O)c(O)c5 ALABRVAAKCSLSC-UHFFFAOYSA-N 0.000 claims description 2
- 235000005493 rutin Nutrition 0.000 claims description 2
- 229960004555 rutoside Drugs 0.000 claims description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 강유전체 캐패시터의 제조방법에 관한 것으로 특히, 하부전극 형성방법을 변화시켜 하부전극과 층간절연막 간의 공극을 없앤 발명이다. 이를 위한 본 발명은, 반도체 기판 상에 형성된 제 1 층간절연막을 관통하는 스토리지 노드 콘택 플러그를 형성하는 단계; 상기 제 1 층간절연막 상에 제 2 층간절연막을 형성하고, 상기 스토리지 노드 콘택 플러그 부근의 일정영역이 노출되도록 상기 제 2 층간절연막을 패터닝하는 단계; 노출된 상기 스토리지 노드 콘택 플러그 부근의 일정영역 및 상기 패터닝된 상기 제 2 층간절연막을 덮으면서, 하부전극용 금속을 형성하는 단계; 상기 제 2 층간절연막의 상면이 노출될 때까지 화학기계연마를 수행하여 상기 하부전극용 금속의 표면을 평탄화 하는 단계; 전체 구조상에 강유전체 박막을 형성하는 단계; 및 상기 강유전체 박막 상에 상부전극을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자의 강유전체 캐패시터 제조방법에 관한 것으로, 특히, 하부전극 형성방법을 변화시켜 하부전극과 층간절연막 간의 공극을 없앤 발명이다.
반도체 메모리 소자에서 강유전체를 캐패시터에 사용함으로써 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다.
이러한 강유전체를 이용하는 강유전체 메모리 소자(Ferroelectric Random Access Memory; 이하 'FeRAM'이라 약칭함)는 비휘발성 메모리 소자(Nonvolatile Memory device)의 일종으로, 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
이러한 FeRAM 소자에 적용되는 강유전체로는 페롭스카이트(Perovskite) 구조를 갖는 (Bix,La1-x)4Ti3O12 (이하 BLT), Bi
4Ti3O12 (이하 BTO), SrBi2Ta2O9 (이하 SBT), SrBi2(Ta, Nb)O9)(이하 SBTN), BaxSr(1-x)TiO3 (이하, BST), Pb(Zr,Ti)O3 (이하 PZT) 와 같은 강유전체가 주로 사용된다.
이러한 강유전체는 상온에서 유전상수가 수백에서 수천에 이르고 두 개의 안정한 잔류분극(Remnant polarization) 상태를 갖고 있어, 이를 박막화하여 비휘발성(Nonvolatile) 메모리 소자로의 응용이 실현되고 있다.
강유전체를 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 '1'과 '0'을 저장하는 히스테리시스 (Hysteresis) 특성을 이용한다.
도1a 내지 도1e는 종래기술에 따른 강유전체 캐패시터 제조공정을 도시한 공정단면도로서 이를 참조하여 종래기술을 설명하면 다음과 같다.
먼저, 도1a에 도시된 바와같이 트랜지스터 등이 형성된 반도체 기판(10) 상에 제 1 층간절연막(11)을 형성하고, 제 1 층간절연막(11)을 선택적으로 제거하여 반도체 기판(10)을 노출시키는 콘택홀을 형성한다.
이후에, 콘택홀 내부를 폴리실리콘 또는 텅스텐 등으로 구성된 플러그용 전도물질(12)로 매립하여 스토리지 노드 콘택 플러그(12)를 형성한다. 이때, 스토리지 노드 콘택 플러그(12)의 최상부에는 확산방지막(미도시)이 통상적으로 구비되고 있다.
이러한 확산방지막으로는 티타늄 질화막(TiN) 등이 사용되며, 강유전체 박막의 결정화를 위한 후속 고온 열공정에서 플러그(12)가 산화되는 것을 방지하는 역할을 한다.
다음으로 플러그(12)와 접속하는 하부전극용 금속막을 (13)을 제 1 층간절연막(11) 상에 형성하고 이를 패터닝한다. 하부전극용 금속막으로는 이리듐, 루테늄, 백금등의 귀금속 물질 또는 이들의 산화물이 적층되어 형성될 수도 있다. 이와같이 하부전극용 금속막을 형성한 다음, 적절한 마스크를 이용하여 각각의 셀 마다 전기적으로 분리된 하부전극을 패터닝한다.
이러한 패터닝 공정은 주로 물리적 식각법이 사용된다. 하부전극으로 사용된 귀금속 물질은 식각하기에 어려움이 있기 때문에, 화학적 식각보다는 주로 물리적인 식각법이 사용된다.
도1a를 참조하면, 각각의 셀 단위로 식각된 하부전극(13)이 도시되어 있는데, 그 측면이 기울어 지게 식각되어 있음을 알 수 있다. 이는, 전술한 물리적 식각의 결과로, 물리적인 충돌을 이용하여 하부전극을 식각하므로, 그 측면이 기울어지게 식각된다.
이와같이 하부전극을 패터닝한 다음, 도1b에 도시된 바와같이 제 2 층간절연막(14)을 형성하는 공정이 수행된다. 즉, 종래기술에서는 하부전극을 먼저 패터닝한 후, 그 주위를 덮는 제 2 층간절연막(14)을 형성하는 방법을 사용하였다.
이때, 패터닝된 하부전극(13)을 포함하는 제 1 층간절연막(11) 상에 제 2 층간절연막(14)을 형성하게 되는데, 하부전극(13)의 측면이 경사지게 식각된 관계로, 하부전극(13)의 측면과 제 2 층간절연막(14) 사이에 약간의 공극이 생기게 된다.(도1b에서 A 로 표시된 부분)
이후에, 도1c에 도시된 바와같이 화학기계연마(Chemical Mechanical Polishing : CMP)를 적용하여 하부전극(13)의 상면을 노출시킨다. CMP 공정 이후에도, 하부전극(13)의 측면과 제 2 층간절연막(14) 사이에는 공극(A)이 존재하게 되며, 이러한 공극은 후속 강유전체 박막 증착공정 및 상부전극 형성공정을 거치더라도, 쉽게 제거되지 않기 때문에 구조적으로 매우 취약한 부분으로 남게 된다.
다음으로 도1c 내지 도1d에 도시된 바와같이 강유전체 박막(15) 및 상부전극(16)이 차례로 형성된다. 도1c 내지 도1d를 참조하더라도, 하부전극(13)의 측면과 제 2 층간절연막(14) 사이에 형성된 공극(A)은 그대로 존재하고 있음을 알 수 있다.
도2는 강유전체 캐패시터 완성후의 TEM 사진으로, 사진에 도시된 것 처럼, 강유전체 캐패시터가 완성된 이후에도 공극이 그대로 존재하고 있음을 알 수 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 하부전극의 측면과 층간절연막 사이에 존재하는 공극을 제거한 강유전체 캐패시터 제조방법을 제공함을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 형성된 제 1 층간절연막을 관통하는 스토리지 노드 콘택 플러그를 형성하는 단계; 상기 제 1 층간절연막 상에 제 2 층간절연막을 형성하고, 상기 스토리지 노드 콘택 플러그 부근의 일정영역이 노출되도록 상기 제 2 층간절연막을 패터닝하는 단계; 노출된 상기 스토리지 노드 콘택 플러그 부근의 일정영역 및 상기 패터닝된 상기 제 2 층간절연막을 덮으면서, 하부전극용 금속을 형성하는 단계; 상기 제 2 층간절연막의 상면이 노출될 때까지 화학기계연마를 수행하여 상기 하부전극용 금속의 표면을 평탄화 하는 단계; 전체 구조상에 강유전체 박막을 형성하는 단계; 및 상기 강유전체 박막 상에 상부전극을 형성하는 단계를 포함하여 이루어진다.
본 발명에서는 하부전극 사이를 절연시키고 있는 제 2 층간절연막을 먼저 형성하고, 이를 패터닝하여 하부전극이 형성될 자리를 마련한 다음에, 하부전극용 금속물질을 도포하고 이를 CMP 함으로써 공극을 없앨 수 있었다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도3a 내지 도3e는 본 발명의 일실시예에 따른 강유전체 캐패시터 제조공정을 도시한 도면으로, 이를 참조하여 설명한다.
먼저, 도3a에 도시된 바와같이 트랜지스터 등이 형성된 반도체 기판(20) 상에 제 1 층간절연막(21)을 형성하고, 제 1 층간절연막(21)을 선택적으로 제거하여 반도체 기판(20)을 노출시키는 콘택홀을 형성한다.
이후에, 콘택홀 내부를 폴리실리콘 또는 텅스텐 등으로 구성된 플러그용 전도물질(22)로 매립하여 스토리지 노드 콘택 플러그(22)를 형성한다. 이때, 스토리지 노드 콘택 플러그(22)의 최상부에는 확산방지막(미도시)이 통상적으로 구비되고 있다.
이러한 확산방지막으로는 티타늄 질화막(TiN) 등이 사용되며, 강유전체 박막의 결정화를 위한 후속 고온 열공정에서 플러그(22)가 산화되는 것을 방지하는 역할을 한다.
다음으로 플러그(22)와 접속하는 제 2 층간절연막(23)을 제 1 층간절연막(21) 상에 형성하고 이를 패터닝한다. 이때, 제 2 층간절연막(23)을 패터닝하는데 사용되는 마스크는 새로운 마스크가 아니라, 종래기술에서 하부전극을 패터닝하는데, 사용되었던 마스크를 그대로 이용할 수 있다.
이와같이 제 2 층간절연막(23)을 패터닝한 결과가 도3b에 도시되어 있다. 즉, 도3을 참조하면, 제 1 층간절연막(21) 상에 제 2 층간절연막(23)이 형성되어 있되, 플러그(22)가 형성된 부분은 일정영역 노출시키도록 패터닝 되어 있다. 이와같이 노출된 부분에 후속으로 하부전극이 형성된다.
다음으로 도3c 내지 도3d에 도시된 바와같이 하부전극용 금속(24)을 전체 구조 상에 형성한 후, 화학기계연마(CMP)를 수행한다. 그 결과, 도3d에 도시된 바와같이 하부전극(24)은 각각의 셀 단위로 분리되며, 또한 하부전극(24)의 측면과 제 2 층간절연막(23) 사이에도 종래기술과 같은 공극은 발생하지 않는다.
본 발명의 일실시예에서는 하부전극용 금속(24)으로, Pt, Ir, IrOx, Ru, RuOx, RuTiN, W, TiN, WN 등을 사용할수 있으며, 전술한 물질들이 적층된 구조를 사용할 수도 있다.
다음으로 도3e에 도시된 바와같이 전체 구조 상에 강유전체 박막(25)을 형성한다. 강유전체 박막으로는 BLT, BTO, SBT, SBTN, BST, PZT 등이 사용될 수 있으며, 강유전체 박막을 형성하는 방법으로는 spin-on 법, LSMCD(Liquid Source Mist Chemical Deposition)법, CVD(Chemical Vapor Deposition)법, ALD(Atomic Layer Deposition)법 등이 이용될 수 있다.
다음으로 강유전체 박막 상에 상부전극(26)을 형성한다. 상부전극으로는 루테늄, 이리듐, 백금, 또는 이들의 산화물들이 사용될 수 있다.
후속공정으로 강유전체 박막의 결정화를 위한 열처리 및 상부전극을 패터닝하는 공정, 금속배선과 상부전극을 콘택하는 공정 등 일련의 통상적인 공정이 진행된다.
본 발명에서는 하부전극을 먼저 패터닝 한후, 그 주위를 제 2 층간절연막으로 덮은 방법 대신에, 제 2 층간절연막을 먼저 형성한 후, 이를 패터닝하여 하부전극이 형성될 자리를 마련한 다음, 하부전극용 금속물질을 형성하고, 이를 CMP 함으로서 하부전극을 완성하였다. 이와같이 본 발명에서는 하부전극과 제 2 층간절연막 사이의 취약한 부분을 보완하여 에치 레이트(etch rate)를 균일하게 만들어 줌으로써 계면에서 발생하던 공극을 제거하였다. 또한, 본 발명에서는 하부전극 패터닝 공정과 제 2 층간절연막 CMP 공정을 하부전극 CMP 공정으로 대체가능하므로, 비용절감 및 공정시간 단축의 효과를 기대할 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명을 적용하게 되면, 구조적으로 안정하여 신뢰성있는 강유전체 캐패시터를 얻을 수 있으며, 비용절감 및 공정시간 단축의 효과가 있다.
도1a 내지 도1e는 종래기술에 따른 강유전체 캐패시터 제조공정을 도시한 공정단면도,
도2는 강유전체 캐패시터 제조 후의 TEM,
도3a 내지 도3e는 본 발명의 일실시예에 따른 강유전체 캐패시터 제조공정을 도시한 공정단면도.
*도면의 주요부분에 대한 부호의 설명*
20 : 기판
21 : 제 1 층간절연막
22 : 스토리지 노드 콘택 플러그
23 : 제 2 층간절연막
24 : 하부전극
25 : 강유전체막
26 : 상부전극
Claims (4)
- 반도체 기판 상에 형성된 제 1 층간절연막을 관통하는 스토리지 노드 콘택 플러그를 형성하는 단계;상기 제 1 층간절연막 상에 제 2 층간절연막을 형성하고, 상기 스토리지 노드 콘택 플러그 부근의 일정영역이 노출되도록 상기 제 2 층간절연막을 패터닝하는 단계;노출된 상기 스토리지 노드 콘택 플러그 부근의 일정영역 및 상기 패터닝된 상기 제 2 층간절연막을 덮으면서, 하부전극용 금속을 형성하는 단계;상기 제 2 층간절연막의 상면이 노출될 때까지 화학기계연마를 수행하여 상기 하부전극용 금속의 표면을 평탄화 하는 단계;전체 구조상에 강유전체 박막을 형성하는 단계; 및상기 강유전체 박막 상에 상부전극을 형성하는 단계를 포함하여 이루어지는 강유전체 캐패시터 제조방법.
- 제 1 항에 있어서,상기 하부전극용 금속을 형성하는 단계는,Pt, Ir, IrOx, Ru, RuOx, RuTiN, W, TiN, WN 중 적어도 어느 하나를 사용하는 것을 특징으로 하는 강유전체 캐패시터 제조방법.
- 제 1 항에 있어서,상기 강유전체 박막을 형성하는 단계는,BLT, BTO, SBT, SBTN, BST, PZT 중 적어도 어느 하나를 사용하는 것을 특징으로 하는 강유전체 캐패시터 제조방법.
- 제 3 항에 있어서,상기 강유전체 박막을 형성하는 방법은,Spin-On 법, LSMCD법, CVD법, ALD법을 이용하는 것을 특징으로 하는 강유전체 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098491A KR20050067506A (ko) | 2003-12-29 | 2003-12-29 | 반도체 소자의 강유전체 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098491A KR20050067506A (ko) | 2003-12-29 | 2003-12-29 | 반도체 소자의 강유전체 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050067506A true KR20050067506A (ko) | 2005-07-05 |
Family
ID=37258160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098491A KR20050067506A (ko) | 2003-12-29 | 2003-12-29 | 반도체 소자의 강유전체 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050067506A (ko) |
-
2003
- 2003-12-29 KR KR1020030098491A patent/KR20050067506A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6699725B2 (en) | Methods of fabricating ferroelectric memory devices having a ferroelectric planarization layer | |
| KR100423906B1 (ko) | 강유전성 메모리 장치 및 그 제조방법 | |
| KR100377180B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| JP2005108876A (ja) | 半導体装置及びその製造方法 | |
| US6958501B2 (en) | Contact-making structure for a ferroelectric storage capacitor and method for fabricating the structure | |
| US6391660B2 (en) | Method for fabricating semiconductor memory device having ferroelectric layer | |
| KR20050067506A (ko) | 반도체 소자의 강유전체 캐패시터 제조방법 | |
| KR100687433B1 (ko) | 캐패시터의 하부전극 형성 방법 | |
| KR100875663B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100349687B1 (ko) | 강유전체 캐패시터 및 그의 제조 방법 | |
| KR100717767B1 (ko) | 강유전체 메모리의 캐패시터 제조방법 | |
| KR101016950B1 (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| KR100427031B1 (ko) | 강유전체 소자의 커패시터 제조 방법 | |
| KR100968428B1 (ko) | 강유전체 캐패시터의 면적감소를 방지한 캐패시터 제조방법 | |
| KR100596844B1 (ko) | 반도체소자의 형성방법 | |
| KR100362182B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100846364B1 (ko) | 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법 | |
| KR100578211B1 (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| KR20040059436A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100490649B1 (ko) | 강유전체 메모리 소자의 제조방법 | |
| KR20020002613A (ko) | 접촉 저항 증가 및 막의 들림을 효과적으로 방지할 수있는 반도체 메모리 소자 및 그 제조 방법 | |
| KR20020043914A (ko) | 강유전체 캐패시터 및 그의 제조 방법 | |
| KR20050062862A (ko) | 반도체 소자의 강유전체 캐패시터 및 그 제조방법 | |
| KR20030023142A (ko) | 반도체 소자 제조 방법 | |
| KR20050041185A (ko) | 하부전극이 절연막에 의해 분리된 구조를 갖는강유전체메모리소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |