KR20050067448A - 반도체 메모리 소자 - Google Patents

반도체 메모리 소자 Download PDF

Info

Publication number
KR20050067448A
KR20050067448A KR1020030098431A KR20030098431A KR20050067448A KR 20050067448 A KR20050067448 A KR 20050067448A KR 1020030098431 A KR1020030098431 A KR 1020030098431A KR 20030098431 A KR20030098431 A KR 20030098431A KR 20050067448 A KR20050067448 A KR 20050067448A
Authority
KR
South Korea
Prior art keywords
data bus
drain
global data
signal
whose
Prior art date
Application number
KR1020030098431A
Other languages
English (en)
Other versions
KR100596432B1 (ko
Inventor
박병일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030098431A priority Critical patent/KR100596432B1/ko
Priority to US10/789,657 priority patent/US6914847B1/en
Priority to TW093111040A priority patent/TWI251832B/zh
Priority to CNB2004100692899A priority patent/CN100562942C/zh
Publication of KR20050067448A publication Critical patent/KR20050067448A/ko
Application granted granted Critical
Publication of KR100596432B1 publication Critical patent/KR100596432B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 내부 데이터 전송 방식에 관한 것이다. 본 발명은 전류 센싱 방식의 글로벌 데이터 버스 송수신기를 사용함에 있어서, 실질적으로 동작하지 않는 수신기에서의 불필요한 전류 소모를 줄일 수 있는 반도체 메모리 소자를 제공하는데 그 목적이 있다. 본 발명에서는 전류 센싱 방식의 송수신기와 글로벌 데이터 버스 사이에 스위치를 추가하였다. 스위치의 제어는 그 스위치에 대응하는 뱅크 또는 포트와 관련된 컬럼 커맨드(리드 커맨드, 라이트 커맨드 등)를 받아 생성된 제어신호를 이용한다. 따라서, 스위치의 제어를 통해 실질적으로 동작하는 송수신기만 글로벌 데이터 버스에 연결시킬 수 있으며, 이로 인하여 수신기에서의 불필요한 전류 소모를 줄일 수 있다.

Description

반도체 메모리 소자{SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 내부 데이터 전송 방식에 관한 것이다.
일반적으로, 시스템 또는 소자 내에서 서로 다른 기능단위를 연결하여 통신을 처리하는데 사용되는 신호선을 버스(bus)라고 한다.
반도체 메모리 소자의 경우, 데이터 입/출력 핀에 인가된 데이터 - 입력 버퍼에서 버퍼링 됨 - 를 코어 영역(뱅크)으로 전달하기 위하여 글로벌 데이터 버스가 사용되며, 코어 영역 내부에서는 로컬 데이터 버스 구조를 사용하고 있다.
도 1은 글로벌 데이터 버스를 통한 포트-뱅크 간 데이터 전송 구조를 나타낸 도면이다.
도 1을 참조하면, 글로벌 데이터 버스(GIO)를 사이에 두고 데이터 입/출력을 위한 포트(14)와 뱅크(16)가 배치되며, 글로벌 데이터 버스(GIO)와 포트(14) 사이의 데이터 교환을 위해 제1 트랜시버(10)가, 글로벌 데이터 버스(GIO)와 뱅크(16) 사이의 데이터 교환을 위해 제2 트랜시버(12)가 각각 구비된다.
제1 트랜시버(10)는 포트(14)에 인가된 라이트 데이터를 글로벌 데이터 버스(GIO)에 로딩하기 위한 송신기(QTx)와 글로벌 데이터 버스(GIO)에 로딩된 리드 데이터를 포트(14)에 전달하기 위한 수신기(QRx)를 구비한다.
또한, 제2 트랜시버(12)는 글로벌 데이터 버스(GIO)에 로딩된 라이트 데이터를 뱅크(16)로 전달하기 위한 수신기(Rx)와 뱅크(16)로부터 출력된 리드 데이터를 글로벌 데이터 버스(GIO)에 로딩하기 위한 송신기(Tx)를 구비한다.
도 2는 종래기술에 따른 상기 도 1의 제1 및 제2 트랜시버의 송신기 및 수신기의 세부 구성을 나타낸 도면이다.
도 2를 참조하면, 종래기술에 따른 송신기(QTx, Tx)(20)는 코어 전압단(vcc)과 출력단(GIO에 접속됨) 사이에 연결되며 데이터 신호 aaa를 게이트 입력으로 하는 풀업 PMOS 트랜지스터(MP)와, 출력단과 접지전압단(vss) 사이에 연결되며 데이터 신호 bbb를 게이트 입력으로 하는 풀다운 NMOS 트랜지스터(MN)를 구비한다.
한편, 종래기술에 따른 수신기(QRx, Rx)(22)는 하나의 CMOS 인버터(INV)로 구현할 수 있다.
만일, 데이터 신호 aaa 및 bbb가 각각 논리레벨 로우인 경우, 송신기(20)의 풀업 PMOS 트랜지스터(MP)가 글로벌 데이터 버스(GIO)를 논리레벨 하이로 구동하고, 수신기(22)의 CMOS 인버터(INV)는 글로벌 데이터 버스(GIO)에 실린 데이터를 반전시켜 논리레벨 로우의 데이터 ccc를 출력한다.
또한, 데이터 신호 aaa 및 bbb가 각각 논리레벨 하이인 경우, 송신기(20)의 풀다운 NMOS 트랜지스터(MN)가 글로벌 데이터 버스(GIO)를 논리레벨 로우로 구동하고, 수신기(22)의 CMOS 인버터(INV)는 글로벌 데이터 버스(GIO)에 실린 데이터를 반전시켜 논리레벨 하이의 데이터 ccc를 출력한다.
그리고, 데이터 신호 aaa 및 bbb가 각각 논리레벨 로우 및 하이인 경우에는 송신기(20)의 출력단이 하이 임피던스(Hi-Z) 상태가 되며, 데이터 신호 aaa 및 bbb가 각각 논리레벨 하이 및 로우인 경우에는 송신기(20)는 디스에이블 상태가 된다.
전술한 바와 같은 전압 드라이빙 방식을 사용한 버스 송수신 구조는 제1 트랜시버(10)의 송신기(QTx)와 제2 트랜시버(12)의 수신기(Rx)는 물론, 제2 트랜시버(12)의 송신기(Tx)와 제1 트랜시버(10)의 수신기(QRx)에도 적용된다.
통상적으로, 글로벌 데이터 버스는 밴드폭을 증대시키기 위해 다수의 버스 라인을 갖는다. 현재 가장 밴드폭이 큰 DRAM(DDR2)의 글로벌 데이터 버스는 64개의 버스 라인을 갖고 있다.
이처럼 글로벌 데이터 버스의 라인수가 64개 이하인 경우에는 버스를 통해 전달되는 데이터가 코어 전압(vcc) 레벨로 풀 스윙하더라도 그 전류 소모량이 그다지 큰 문제가 되질 않았다.
그러나, 글로벌 데이터 버스의 라인수가 64개 보다 늘어나게 되면, 즉 128, 256, 512개 등으로 늘어나면 데이터 전송에 많은 전류가 소모되어 전력 문제를 야기하게 된다.
이에 본 발명자는 글로벌 데이터 버스와 접속된 송/수신기를 구현함에 있어서, 종래의 전압 드라이빙 방식을 사용하지 않고, 전류 센싱 방식을 사용하는 기술을 제안한 바 있다[대한민국 특허출원 제10-2003-0094697호 참조].
도 3은 전류 센싱 방식을 사용한 송신기(QTx) 및 수신기(Rx)의 세부 구성을 나타낸 도면이다.
도 3을 참조하면, 송신기(QTx)(100)는 접지전압단(vss)과 글로벌 데이터 버스(GIO) 사이에 연결되며, 데이터 신호(cdio)를 게이트 입력으로 하는 풀다운 NMOS 트랜지스터(MN1)를 구비한다.
한편, 수신기(Rx)는 글로벌 데이터 버스(GIO)에 흐르는 전류를 센싱하여 글로벌 데이터 버스(GIO)에 실린 데이터를 검출하기 위한 수신부(210)와, 수신부(210)에 수신된 데이터를 래치하기 위한 래치부(220)를 구비한다.
여기서, 수신부(210)는 글로벌 데이터 버스(GIO)에 흐르는 전류를 출력 노드(A)에 미러링하기 위한 전류미러부(212)와, 글로벌 데이터 버스(GIO)에 흐르는 전류량을 결정하기 위한 부하부(214)와, 데이터 캡쳐 신호(cp)에 응답하여 출력 노드(A)의 전류 패스를 제공하기 위한 스위칭부(216)를 구비한다.
또한, 래치부(220)는 데이터 캡쳐 신호(cp, cpb)에 응답하여 수신부(210)의 출력 노드(A)에 실린 신호를 반전시키기 위한 반전부(222)와, 반전부(222)의 출력신호를 반전 래치하기 위한 반전 래치부(224)를 구비한다.
한편, 수신부(210)의 전류 미러부(212)는 소오스가 전원전압단(vtl)에 접속되며 드레인과 게이트가 다이오드 접속된 PMOS 트랜지스터(MP1)와, 소오스가 전원전압단(vtl)에 접속되며 드레인이 출력 노드(A)에 접속된 PMOS 트랜지스터(MP2)를 구비한다.
그리고, 수신부(210)의 부하부(214)는 소오스가 PMOS 트랜지스터(MP1)의 드레인에 접속되고, 드레인이 글로벌 데이터 버스(GIO) 사이에 접속되며, 게이트로 기준전압(vrtb)을 인가 받는 NMOS 트랜지스터(MN2)와, 소오스가 PMOS 트랜지스터(MP2)의 드레인(출력 노드 A)에 접속되며, 게이트로 기준전압(vrtb)을 인가 받는 NMOS 트랜지스터(MN3)를 구비한다. 즉, 부하부(214)는 액티브 저항으로 구현할 수 있으며, 기준전압(vrtb)은 항상 일정한 레벨을 유지하는 정전압이며, 그 레벨은 버스의 길이, 동작주파수 등을 고려하여 최소한의 전류가 소모되도록 하는 범위에서 결정한다.
그리고, 수신부(210)의 스위칭부(216)는 소오스가 NMOS 트랜지스터(MN3)의 드레인에 접속되고, 드레인이 접지전압단(vss)에 접속되며, 게이트로 데이터 캡쳐 신호(cp)를 인가 받는 NMOS 트랜지스터(MN4)를 구비한다.
한편, 래치부(220)의 반전부(222)는 소오스가 전원전압단(vtl)에 접속되고, 데이터 캡쳐 신호의 반전신호(cpb)를 게이트 입력으로 하는 PMOS 트랜지스터(MP3)와, 소오스가 PMOS 트랜지스터(MP3)의 드레인에 접속되고, 드레인이 출력 노드(B)에 접속되며, 수신부(210)의 출력신호를 게이트 입력으로 하는 PMOS 트랜지스터(MP4)와, 소오스가 접지전압단(vss)에 접속되고, 데이터 캡쳐 신호(cp)를 게이트 입력으로 하는 NMOS 트랜지스터(MN5)와, 소오스가 NMOS 트랜지스터(MN5)의 드레인에 접속되고, 드레인이 출력 노드(B)에 접속되며, 수신부(210)의 출력신호를 게이트 입력으로 하는 NMOS 트랜지스터(MN4)를 구비한다.
그리고, 래치부(220)의 반전 래치부(224)는 2개의 인버터(INV1, INV2)로 구현할 수 있다.
도 4는 상기 도 3의 회로의 시뮬레이션 결과를 타나낸 도면이다.
데이터 캡쳐 신호(cp)는 컬럼 커맨드(라이트 커맨드, 리드 커맨드 등)이 인가되었을 때, 일정 시간(예컨대, 1tCK) 동안 활성화되는 하이 액티브 펄스이다.
이하, 도 4를 참조하여 상기 도 3의 회로의 동작을 살펴본다.
우선, 데이터 신호(cdio)가 논리레벨 하이가 되면 송신기(100)의 NMOS 트랜지스터(MN1)가 턴온되어 글로벌 데이터 버스(GIO)에 전류가 흐르게 된다. 즉, 전원전압단(vtl), PMOS 트랜지스터(MP1), NMOS 트랜지스터(MN2), 글로벌 데이터 버스(GIO), NMOS 트랜지스터(MN1), 접지전압단(vss)에 이르는 전류 패스가 형성된다. 이에 따라서, 글로벌 데이터 버스(GIO) 및 수신부(210)의 전류 미러부(212)의 PMOS 트랜지스터(MP1)의 드레인단의 전위가 vtl-Vtp(PMOS 트랜지스터의 문턱전압) 이하로 떨어지고, 전류 미러부(212)의 두 PMOS 트랜지스터(MP1, MP2)가 턴온되어 수신부(210)의 출력 노드(A)의 전위가 상승하게 된다.
이때, 데이터 캡쳐 신호(cp)가 논리레벨 하이로 활성화되어 NMOS 트랜지스터(MN4)가 턴온되면, PMOS 트랜지스터(MP2)와 NMOS 트랜지스터(MN4)의 출력 노드(A)에 대한 충/방전 경합이 이루어지나 PMOS 트랜지스터(MP2)의 사이즈를 크게 설계하면 출력 노드(A)의 전위가 논리레벨 로우로 급격히 방전되는 것을 방지할 수 있다.
한편, 데이터 캡쳐 신호(cp)가 논리레벨 하이로 활성화되면 래치부(220)의 반전부(222)의 NMOS 트랜지스터(MN5, MN6)가 턴온되며, 이때 수신부(210)의 출력신호는 논리레벨 하이 상태이므로, 반전부(222)의 출력 노드(B)는 논리레벨 로우가 된다. 또한, 반전 래치부(224)에서는 논리레벨 하이값을 출력하며, 데이터 캡쳐 신호(cp)가 다시 활성화될 때까지 그 값을 유지한다.
다음으로, 데이터 신호(cdio)가 논리레벨 로우가 되면 송신기(100)의 NMOS 트랜지스터(MN1)가 턴오프되어 글로벌 데이터 버스(GIO) 및 수신부(210)의 전류 미러부(212)의 PMOS 트랜지스터(MP1)의 드레인단의 전위가 상승하게 되고, 전류 미러부(212)의 두 PMOS 트랜지스터(MP1, MP2)가 턴오프된다.
이때, 데이터 캡쳐 신호(cp)가 논리레벨 하이로 활성화되어 NMOS 트랜지스터(MN4)가 턴온되며, 이에 따라 수신부(210)의 출력 노드(A)의 전위가 떨어지게 된다. 또한, 데이터 캡쳐 신호(cp) 논리레벨 하이로 활성화되면 래치부(220)의 반전부(222)의 PMOS 트랜지스터(MP3, MP4)가 턴온되어 수신부(210)의 출력신호를 반전시켜 반전부(222)의 출력 노드(B)를 논리레벨 하이로 만든다. 또한, 반전 래치부(224)에서는 논리레벨 로우값을 출력하며, 데이터 캡쳐 신호(cp)가 다시 활성화될 때까지 그 값을 유지한다.
전술한 수신기 회로에서 사용한 공급전압(vtl)은 1.8V 정도의 레벨을 가진다. 따라서, 데이터 신호(cdio)가 논리레벨 하이인 경우, 글로벌 데이터 버스(GIO)의 전위는 0V보다 약간 높은 레벨이며, 데이터 신호(cdio)가 논리레벨 로우인 경우에는 MOS 트랜지스터의 문턱전압을 고려할 때 1V 미만의 레벨을 가질 것이다. 따라서, 전술한 전류 센싱 방식은 종래의 전압 드라이빙 방식과 같이 글로벌 데이터 버스(GIO)가 코어 전압(vcc) 레벨로 풀 스윙하지 않고, 스윙 폭이 매우 작기 때문에 글로벌 데이터 버스(GIO)의 충방전에 소모되는 전류를 최소화할 수 있다. 이처럼 전류 소모를 크게 줄임으로써 글로벌 데이터 버스(GIO)의 라인수를 128, 256, 512개 등으로 확장할 때 수반되는 전력 소모 문제를 해결할수 있게 된다.
통상 메모리 소자는 다수의 뱅크를 가지므로 글로벌 데이터 버스(GIO)의 버스 라인 하나에 각 뱅크와 글로벌 데이터 버스(GIO) 간의 데이터 전송을 위해 다수의 송수신기가 연결된다. 한편, 독립적인 통신을 수행하는 포트가 다수인 멀티-포트 메모리 소자의 경우에는 각 포트와 글로벌 데이터 버스(GIO) 간의 데이터 전송을 위해 하나의 버스 라인에 다수의 송수신기가 연결된다.
그런데, 상기 도 3의 송수신기는 기준전압(vrtb)에 의해 수신부(210)의 NMOS 트랜지스터(MN2, MN3)가 항상 턴온된 상태를 유지하기 때문에 실질적으로 동작하지 않는 수신기에서 불필요한 전류 소모가 유발되는 문제점이 있었다. 즉, 글로벌 데이터 버스(GIO)의 버스 라인 하나에 다수의 송수신기가 연결되어 있더라도 특정 시점에 실질적으로 데이터를 주고 받는 송수신기는 한쌍인데, 해당 버스 라인에 연결되어 있는 나머지 수신기에서도 전류 소모가 유발되는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 전류 센싱 방식의 글로벌 데이터 버스 송수신기를 사용함에 있어서, 실질적으로 동작하지 않는 수신기에서의 불필요한 전류 소모를 줄일 수 있는 반도체 메모리 소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 다수의 뱅크; 상기 다수의 뱅크와 입/출력 포트 사이에 배치된 글로벌 데이터 버스; 각각의 뱅크와 상기 글로벌 데이터 버스 사이의 데이터 교환을 위한 다수의 송수신 수단; 및 각각의 송수신 수단과 상기 글로벌 데이터 버스를 선택적으로 연결하기 위한 다수의 스위칭 수단을 구비하는 반도체 메모리 소자가 제공된다.
또한, 본 발명의 다른 측면에 따르면, 다수의 뱅크; 다수의 입/출력 포트; 상기 뱅크와 상기 다수의 입/출력 포트 사이에 배치된 글로벌 데이터 버스; 각각의 뱅크와 상기 글로벌 데이터 버스 사이의 데이터 교환을 위한 다수의 제1 송수신 수단; 각각의 제1 송수신 수단과 상기 글로벌 데이터 버스를 선택적으로 연결하기 위한 다수의 제1 스위칭 수단; 각각의 입/출력 포트와 상기 글로벌 데이터 버스 사이의 데이터 교환을 위한 다수의 제2 송수신 수단; 및 각각의 제2 송수신 수단과 상기 글로벌 데이터 버스를 선택적으로 연결하기 위한 다수의 제2 스위칭 수단을 구비하는 반도체 메모리 소자가 제공된다.
본 발명에서는 전류 센싱 방식의 송수신기와 글로벌 데이터 버스 사이에 스위치를 추가하였다. 스위치의 제어는 그 스위치에 대응하는 뱅크 또는 포트와 관련된 컬럼 커맨드(리드 커맨드, 라이트 커맨드 등)를 받아 생성된 제어신호를 이용한다. 따라서, 스위치의 제어를 통해 실질적으로 동작하는 송수신기만 글로벌 데이터 버스에 연결시킬 수 있으며, 이로 인하여 수신기에서의 불필요한 전류 소모를 줄일 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 5는 본 발명의 일 실시예에 따른 멀티-포트 메모리 소자의 글로벌 데이터 버스를 통한 포트-뱅크 간 데이터 전송 구조를 나타낸 도면이다.
도 5를 참조하면, 본 실시예에 따른 멀티-포트 메모리 소자는, 다수의 입/출력 포트(port0, port1)와, 다수의 뱅크(bank0, bank1, bank2, bank3)와, 입/출력 포트(port0, port1)와 뱅크(bank0, bank1, bank2, bank3) 사이에 배치된 글로벌 데이터 버스(GIO)와, 각각의 뱅크(bank0, bank1, bank2, bank3)와 글로벌 데이터 버스(GIO) 사이의 데이터 교환을 위한 다수의 제1 송수신기(Tx0/Rx0, Tx1/Rx1, Tx2/Rx2, Tx3/Rx3)와, 각각의 제1 송수신기(Tx0/Rx0, Tx1/Rx1, Tx2/Rx2, Tx3/Rx3)와 글로벌 데이터 버스(GIO)를 선택적으로 연결하기 위한 다수의 스위치(s/w2, s/w3, s/w4, s/w5)와, 각각의 입/출력 포트(port0, port1)와 글로벌 데이터 버스(GIO) 사이의 데이터 교환을 위한 다수의 제2 송수신기(QTx0/QRx0, QTX1/QRx1)와, 각각의 제2 송수신기(QTx0/QRx0, QTX1/QRx1)와 글로벌 데이터 버스(GIO)를 선택적으로 연결하기 위한 다수의 제2 스위치(s/w0, s/w1)를 구비한다.
즉, 본 실시예에 따른 메모리 소자는 뱅크측 송수신기(Tx0/Rx0, Tx1/Rx1, Tx2/Rx2, Tx3/Rx3)와 글로벌 데이터 버스(GIO) 사이에 스위치(s/w2, s/w3, s/w4, s/w5)를 배치하였으며, 입/출력 포트가 다수인 경우에는 입/출력 포트측 송수신기(QTx0/QRx0, QTX1/QRx1)와 글로벌 데이터 버스(GIO) 사이에도 스위치(s/w0, s/w1)를 배치하였다.
도 6은 상기 도 5의 송수신기(Tx/Rx)와 스위치(s/w)의 회로 구성을 예시한 도면이다.
도 6을 참조하면, 송신기(Tx) 및 수신기(Rx)의 구성은 상기 도 3에 개시된 회로와 동일하므로, 그에 대해서는 설명을 생략하기로 한다.
한편, 스위치(s/w)는 송신기(Tx)의 출력단 및 수신기(Rx)의 입력단과 글로벌 데이터 버스(GIO)에 소오스/드레인이 연결되며, 스위치 제어신호(sw)를 게이트 입력으로 하는 NMOS 트랜지스터(MN7)로 구현할 수 있다.
여기서, 스위치 제어신호(sw)는 송수신기(Tx/Rx)에 대응하는 뱅크에 대한 컬럼 커맨드(리드 커맨드, 라이트 커맨드 등)를 받아 생성할 수 있다.
한편, 도 6에는 뱅크측 송수신기(Tx/Rx)만을 도시하였으나, 포트측 송수신기(QTx/QRx)의 구성 또한 동일하며, 다만 스위치 제어신호(sw)는 송수신기(QTx/QRx)에 대응하는 포트와 관련된 컬럼 커맨드(리드 커맨드, 라이트 커맨드 등)를 받아 생성할 수 있다.
그리고, 도 6에 도시된 회로는 하나의 뱅크 및 포트에 대해 글로벌 데이터 버스(GIO)의 수만큼 구비되어야 한다.
하기의 표 1은 상기 도 5에 도시된 멀티-포트 메모리 소자의 뱅크(bank0, bank1, bank2, bank3)와 입/출력 포트(port0, port1)간의 연결 행태에 따른 스위치(s/w0, s/w1, s/w2, s/w3, s/w4, s/w5)의 상태를 나타낸 것이다(O : 스위치-온, X : 스위치-오프).
s/w0 s/w1 s/w2 s/w3 s/w4 s/w5
bank0 ⇔ port0 O X O X X X
bank0 ⇔ port1 X O O X X X
bank1 ⇔ port0 O X X O X X
bank1 ⇔ port1 X O X O X X
bank2 ⇔ port0 O X X X O X
bank2 ⇔ port1 X O X X O X
bank3 ⇔ port0 O X X X X O
bank3 ⇔ port1 X O X X X O
상기 표 1을 참조하면, 뱅크 bank0와 입/출력 포트 port0 사이에 라이트 또는 리드 동작이 수행되는 경우, 입/출력 포트 port0에 대응하는 송수신기(QTx0/QRx0)와 글로벌 데이터 버스(GIO) 사이에 연결된 스위치(s/w0)와, 뱅크 bank0에 대응하는 송수신기(Tx0/Rx0)와 글로벌 데이터 버스(GIO) 사이에 연결된 스위치(s/w2)가 스위치-온 된다. 이때, 해당 글로벌 데이터 버스(GIO)의 버스 라인에 접속된 나머지 스위치(s/w1, s/w3, s/w4, s/w5)는 모두 스위치-오프 된다. 다른 케이스에서도, 실제로 데이터 전송에 참여하는 스위치만이 스위치-온 되고, 데이터 전송에 참여하지 않는 나머지 스위치들은 스위치-오프 된다.
따라서, 본 발명을 적용하면 실제로 데이터 전송에 참여하는 송수신기를 제외한 나머지 송수신기가 글로벌 데이터 버스(GIO)와 분리되어 있기 때문에 데이터 전송에 참여하지 않는 송수신기에서 유발되는 불필요한 전류 소모를 방지할 수 있다.
도 7은 스위치를 사용한 경우(본 발명)와 스위치를 사용하지 않은 경우(종래기술)의 전류 시뮬레이션 결과를 나타낸 도면이다.
도 7을 참조하면, 본 발명에 따라 스위치를 사용한 경우, 종래기술에 비해 약 18% 정도의 평균 전류 소모를 줄일 수 있음을 확인할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 포트측과 뱅크측에 모두 스위치를 적용하는 경우를 일례로 들어 설명하였으나, 멀티-포트 메모리 소자가 아닌 경우 포트측에는 하나의 경로만이 존재하기 때문에 뱅크측에만 스위치를 적용하면 된다.
또한, 전술한 실시예에서는 스위치를 NMOS 트랜지스터로 구현하는 경우를 일례로 들어 설명하였으나, 스위치를 다른 스위치 소자(예컨대, PMOS 트랜지스터, 바이폴라 트랜지스터 등)로 구현하는 경우에도 본 발명은 적용된다.
또한, 전술한 실시예에서는 전류 센싱 방식의 송수신기에 스위치를 적용하는 경우를 일례로 들어 설명하였으나, 리드 또는 라이트 동작에 참여하지 않더라도 전류를 소모하는 구조의 송수신기라면 스위치의 적용을 통해 전류 소모를 줄일 수 있으므로, 본 발명은 반드시 위에서 소개한 송수신기를 사용하는 경우에만 적용되는 것은 아니며, 다른 구성을 가진 전류 센싱 방식의 송수신기를 사용하는 경우에도 적용된다.
전술한 본 발명은 전류 센싱 방식의 글로벌 데이터 버스 송수신기를 사용함에 있어서, 실질적으로 동작하지 않는 수신기에서의 불필요한 전류 소모를 줄일 수 있으며, 이로 인하여 반도체 메모리 소자의 전력 소모를 크게 줄이는 효과를 기대할 수 있다.
도 1은 글로벌 데이터 버스를 통한 포트-뱅크 간 데이터 전송 구조를 나타낸 도면.
도 2는 종래기술에 따른 상기 도 1의 제1 및 제2 트랜시버의 송신기 및 수신기의 세부 구성을 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 송신기(QTx) 및 수신기(Rx)의 세부 구성을 나타낸 도면.
도 4는 상기 도 3의 회로의 시뮬레이션 결과를 나타낸 도면.
도 5는 본 발명의 일 실시예에 따른 멀티-포트 메모리 소자의 글로벌 데이터 버스를 통한 포트-뱅크 간 데이터 전송 구조를 나타낸 도면.
도 6은 상기 도 5의 송수신기(Tx/Rx)와 스위치(s/w)의 회로 구성을 예시한 도면.
도 7은 스위치를 사용한 경우(본 발명)와 스위치를 사용하지 않은 경우(종래기술)의 전류 시뮬레이션 결과를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
GIO : 글로벌 데이터 버스
s/w0, s/w1, s/w2, s/w3, s/w4, s/w5 : 스위치

Claims (21)

  1. 다수의 뱅크;
    상기 다수의 뱅크와 입/출력 포트 사이에 배치된 글로벌 데이터 버스;
    각각의 뱅크와 상기 글로벌 데이터 버스 사이의 데이터 교환을 위한 다수의 송수신 수단; 및
    각각의 송수신 수단과 상기 글로벌 데이터 버스를 선택적으로 연결하기 위한 다수의 스위칭 수단
    을 구비하는 반도체 메모리 소자.
  2. 제1항에 있어서,
    상기 다수의 송수신 수단은 각각,
    데이터 신호에 제어 받는 풀다운 드라이버를 구비하며, 그 출력단이 상기 글로벌 데이터 버스에 접속된 송신수단;
    상기 글로벌 데이터 버스에 흐르는 전류를 센싱하여 상기 글로벌 데이터 버스에 실린 데이터를 검출하기 위한 수신수단; 및
    상기 수신수단으로부터 출력된 데이터를 래치하기 위한 래칭수단을 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  3. 제2항에 있어서,
    상기 수신수단은,
    상기 글로벌 데이터 버스에 흐르는 전류를 자신의 출력 노드에 미러링하기 위한 전류미러부;
    상기 글로벌 데이터 버스에 흐르는 전류량을 조절하기 위한 부하부; 및
    데이터 캡쳐 신호에 응답하여 자신의 출력 노드의 전류 패스를 제공하기 위한 스위칭부를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  4. 제3항에 있어서,
    상기 래칭수단은,
    상기 데이터 캡쳐 신호에 응답하여 상기 수신수단의 출력 노드에 실린 신호를 반전시키기 위한 반전부와,
    상기 반전부의 출력신호를 반전 래치하기 위한 반전 래치부를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  5. 제3항에 있어서,
    상기 전류 미러부는,
    소오스가 전원전압단에 접속되며 드레인과 게이트가 다이오드 접속된 제1 PMOS 트랜지스터와,
    소오스가 전원전압단에 접속되며 드레인이 상기 수신수단의 출력 노드에 접속된 제2 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  6. 제5항에 있어서,
    상기 부하부는,
    소오스가 상기 제1 PMOS 트랜지스터의 드레인에 접속되고, 드레인이 상기 글로벌 데이터 버스 사이에 접속되며, 게이트로 기준전압을 인가 받는 제1 NMOS 트랜지스터와,
    소오스가 상기 제2 PMOS 트랜지스터의 드레인에 접속되며, 게이트로 상기 기준전압을 인가 받는 제2 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  7. 제6항에 있어서,
    상기 스위칭부는 소오스가 상기 제2 NMOS 트랜지스터의 드레인에 접속되고, 드레인이 접지전압단에 접속되며, 게이트로 상기 데이터 캡쳐 신호를 인가 받는 제3 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  8. 제4항에 있어서,
    상기 반전부는,
    소오스가 전원전압단에 접속되고, 상기 데이터 캡쳐 신호의 반전신호를 게이트 입력으로 하는 제1 PMOS 트랜지스터;
    소오스가 상기 제1 PMOS 트랜지스터의 드레인에 접속되고, 드레인이 자신의 출력 노드에 접속되며, 상기 수신수단의 출력신호를 게이트 입력으로 하는 제2 PMOS 트랜지스터;
    소오스가 접지전압단에 접속되고, 상기 데이터 캡쳐 신호를 게이트 입력으로 하는 제1 NMOS 트랜지스터; 및
    소오스가 상기 제1 NMOS 트랜지스터의 드레인에 접속되고, 드레인이 자신의 출력 노드에 접속되며, 상기 수신수단의 출력신호를 게이트 입력으로 하는 제2 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  9. 제2항에 있어서,
    상기 풀다운 드라이버는 상기 글로벌 데이터 버스와 상기 접지전압단 사이에 접속되며, 상기 데이터 신호를 게이트 입력으로 하는 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  10. 제1항에 있어서,
    상기 다수의 스위칭 수단은 각각,
    그 소오스/드레인이 상기 송수신 수단 및 상기 글로벌 데이터 버스에 연결되며, 자신에 대응하는 뱅크에 대한 컬럼 커맨드를 받아 생성된 제어신호를 게이트 입력으로 하는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  11. 다수의 뱅크;
    다수의 입/출력 포트;
    상기 뱅크와 상기 다수의 입/출력 포트 사이에 배치된 글로벌 데이터 버스;
    각각의 뱅크와 상기 글로벌 데이터 버스 사이의 데이터 교환을 위한 다수의 제1 송수신 수단;
    각각의 제1 송수신 수단과 상기 글로벌 데이터 버스를 선택적으로 연결하기 위한 다수의 제1 스위칭 수단;
    각각의 입/출력 포트와 상기 글로벌 데이터 버스 사이의 데이터 교환을 위한 다수의 제2 송수신 수단; 및
    각각의 제2 송수신 수단과 상기 글로벌 데이터 버스를 선택적으로 연결하기 위한 다수의 제2 스위칭 수단
    을 구비하는 반도체 메모리 소자.
  12. 제11항에 있어서,
    상기 다수의 제1 및 제2 송수신 수단은 각각,
    데이터 신호에 제어 받는 풀다운 드라이버를 구비하며, 그 출력단이 상기 글로벌 데이터 버스에 접속된 송신수단;
    상기 글로벌 데이터 버스에 흐르는 전류를 센싱하여 상기 글로벌 데이터 버스에 실린 데이터를 검출하기 위한 수신수단; 및
    상기 수신수단으로부터 출력된 데이터를 래치하기 위한 래칭수단을 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  13. 제12항에 있어서,
    상기 수신수단은,
    상기 글로벌 데이터 버스에 흐르는 전류를 자신의 출력 노드에 미러링하기 위한 전류미러부;
    상기 글로벌 데이터 버스에 흐르는 전류량을 조절하기 위한 부하부; 및
    데이터 캡쳐 신호에 응답하여 자신의 출력 노드의 전류 패스를 제공하기 위한 스위칭부를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  14. 제13항에 있어서,
    상기 래칭수단은,
    상기 데이터 캡쳐 신호에 응답하여 상기 수신수단의 출력 노드에 실린 신호를 반전시키기 위한 반전부와,
    상기 반전부의 출력신호를 반전 래치하기 위한 반전 래치부를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  15. 제13항에 있어서,
    상기 전류 미러부는,
    소오스가 전원전압단에 접속되며 드레인과 게이트가 다이오드 접속된 제1 PMOS 트랜지스터와,
    소오스가 전원전압단에 접속되며 드레인이 상기 수신수단의 출력 노드에 접속된 제2 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  16. 제15항에 있어서,
    상기 부하부는,
    소오스가 상기 제1 PMOS 트랜지스터의 드레인에 접속되고, 드레인이 상기 글로벌 데이터 버스 사이에 접속되며, 게이트로 기준전압을 인가 받는 제1 NMOS 트랜지스터와,
    소오스가 상기 제2 PMOS 트랜지스터의 드레인에 접속되며, 게이트로 상기 기준전압을 인가 받는 제2 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  17. 제16항에 있어서,
    상기 스위칭부는 소오스가 상기 제2 NMOS 트랜지스터의 드레인에 접속되고, 드레인이 접지전압단에 접속되며, 게이트로 상기 데이터 캡쳐 신호를 인가 받는 제3 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  18. 제14항에 있어서,
    상기 반전부는,
    소오스가 전원전압단에 접속되고, 상기 데이터 캡쳐 신호의 반전신호를 게이트 입력으로 하는 제1 PMOS 트랜지스터;
    소오스가 상기 제1 PMOS 트랜지스터의 드레인에 접속되고, 드레인이 자신의 출력 노드에 접속되며, 상기 수신수단의 출력신호를 게이트 입력으로 하는 제2 PMOS 트랜지스터;
    소오스가 접지전압단에 접속되고, 상기 데이터 캡쳐 신호를 게이트 입력으로 하는 제1 NMOS 트랜지스터; 및
    소오스가 상기 제1 NMOS 트랜지스터의 드레인에 접속되고, 드레인이 자신의 출력 노드에 접속되며, 상기 수신수단의 출력신호를 게이트 입력으로 하는 제2 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  19. 제12항에 있어서,
    상기 풀다운 드라이버는 상기 글로벌 데이터 버스와 상기 접지전압단 사이에 접속되며, 상기 데이터 신호를 게이트 입력으로 하는 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  20. 제11항에 있어서,
    상기 다수의 제1 스위칭 수단은 각각,
    그 소오스/드레인이 상기 제1 송수신 수단과 상기 글로벌 데이터 버스에 연결되며, 자신에 대응하는 뱅크에 대한 컬럼 커맨드를 받아 생성된 제어신호를 게이트 입력으로 하는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  21. 제11항에 있어서,
    상기 다수의 제2 스위칭 수단은 각각,
    그 소오스/드레인이 상기 제2 송수신 수단과 상기 글로벌 데이터 버스에 연결되며, 자신에 대응하는 포트와 관련된 컬럼 커맨드를 받아 생성된 제어신호를 게이트 입력으로 하는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
KR1020030098431A 2003-12-29 2003-12-29 반도체 메모리 소자 KR100596432B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030098431A KR100596432B1 (ko) 2003-12-29 2003-12-29 반도체 메모리 소자
US10/789,657 US6914847B1 (en) 2003-12-29 2004-02-27 Semiconductor memory device
TW093111040A TWI251832B (en) 2003-12-29 2004-04-21 Semiconductor memory device
CNB2004100692899A CN100562942C (zh) 2003-12-29 2004-07-15 半导体存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098431A KR100596432B1 (ko) 2003-12-29 2003-12-29 반도체 메모리 소자

Publications (2)

Publication Number Publication Date
KR20050067448A true KR20050067448A (ko) 2005-07-04
KR100596432B1 KR100596432B1 (ko) 2006-07-07

Family

ID=34698623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098431A KR100596432B1 (ko) 2003-12-29 2003-12-29 반도체 메모리 소자

Country Status (4)

Country Link
US (1) US6914847B1 (ko)
KR (1) KR100596432B1 (ko)
CN (1) CN100562942C (ko)
TW (1) TWI251832B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670707B1 (ko) * 2005-03-31 2007-01-17 주식회사 하이닉스반도체 멀티-포트 메모리 소자
KR100668755B1 (ko) * 2005-10-12 2007-01-29 주식회사 하이닉스반도체 반도체 장치
KR100936792B1 (ko) * 2008-07-10 2010-01-14 주식회사 하이닉스반도체 반도체 메모리 장치의 라이트 데이터 로딩 제어 회로 및방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641708B1 (ko) * 2005-04-08 2006-11-03 주식회사 하이닉스반도체 멀티-포트 메모리 소자
KR100641707B1 (ko) * 2005-04-08 2006-11-03 주식회사 하이닉스반도체 멀티-포트 메모리 소자
CN102468835B (zh) * 2010-11-05 2014-07-02 张孟凡 三维芯片之差动感测及硅晶穿孔时序控制结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122864B2 (ja) * 1991-07-22 1995-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システム、データ処理システムに使用するインターフエース回路及びデータ・プロセツサ間の通信方法
JPH09288888A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670707B1 (ko) * 2005-03-31 2007-01-17 주식회사 하이닉스반도체 멀티-포트 메모리 소자
US7283420B2 (en) 2005-03-31 2007-10-16 Hynix Semiconductor Inc. Multi-port memory device
KR100668755B1 (ko) * 2005-10-12 2007-01-29 주식회사 하이닉스반도체 반도체 장치
US7423920B2 (en) 2005-10-12 2008-09-09 Hynix Semiconductor Inc. Semiconductor device
US7663947B2 (en) 2005-10-12 2010-02-16 Hynix Semiconductor Inc. Semiconductor device
KR100936792B1 (ko) * 2008-07-10 2010-01-14 주식회사 하이닉스반도체 반도체 메모리 장치의 라이트 데이터 로딩 제어 회로 및방법
US8031554B2 (en) 2008-07-10 2011-10-04 Hynix Semiconductor Inc. Circuit and method for controlling loading of write data in semiconductor memory device

Also Published As

Publication number Publication date
TW200522072A (en) 2005-07-01
TWI251832B (en) 2006-03-21
CN1637938A (zh) 2005-07-13
US6914847B1 (en) 2005-07-05
US20050141322A1 (en) 2005-06-30
CN100562942C (zh) 2009-11-25
KR100596432B1 (ko) 2006-07-07

Similar Documents

Publication Publication Date Title
KR100641708B1 (ko) 멀티-포트 메모리 소자
US20020130683A1 (en) Gate circuit and semiconductor circuit to process low amplitude signals, memory, processor and information processing system manufactured by use of them
US6046943A (en) Synchronous semiconductor device output circuit with reduced data switching
KR100266633B1 (ko) 레벨 쉬프터 회로
GB2308696A (en) Data output buffer circuit for a semiconductor device
US11670348B2 (en) Semiconductor memory device with power gating circuit for data input/output control block and data input/output block and semiconductor system including the same
KR100670707B1 (ko) 멀티-포트 메모리 소자
KR20050106907A (ko) 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치
US5506522A (en) Data input/output line sensing circuit of a semiconductor integrated circuit
KR100596432B1 (ko) 반도체 메모리 소자
KR100596421B1 (ko) 반도체 메모리 소자
KR20010059017A (ko) 반도체 메모리 장치의 입출력 구조
US7230857B2 (en) Methods of modifying operational characteristic of memory devices using control bits received through data pins and related devices and systems
KR100641707B1 (ko) 멀티-포트 메모리 소자
US8786320B2 (en) Signal input circuit and semiconductor device having the same
KR100605592B1 (ko) 멀티-포트 메모리 소자의 리드용 버스 연결회로
US6327203B1 (en) Memory device having minimized power consumption and data read and write method of the same
US6288573B1 (en) Semiconductor device capable of operating fast with a low voltage and reducing power consumption during standby
KR100323254B1 (ko) 반도체 집적 회로
KR20010004649A (ko) 반도체 메모리장치
KR100482367B1 (ko) 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법
KR100428759B1 (ko) 반도체 메모리 장치 및 이 장치의 데이터 리드 방법
US6252819B1 (en) Reduced line select decoder for a memory array
KR20050000990A (ko) 반도체 메모리 소자의 양방향 버스 리피터
US20240056078A1 (en) Semiconductor memory device including write driver with power gating structures and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee