KR20050065652A

KR20050065652A - 광전 센서

Info

Publication number: KR20050065652A
Application number: KR1020057007652A
Authority: KR
Inventors: 마틴 와니; 피터 마리오 슈바이더
Original assignee: 포톤포쿠스 아게
Priority date: 2002-10-29
Filing date: 2003-10-28
Publication date: 2005-06-29
Also published as: CN1708976A; JP2006505159A; AU2003271499A1; US20060170491A1; WO2004040904A1; EP1557032A1

Abstract

본 발명은 제1 트랜지스터(T1) 또는 제1 다이오드(D1)를 통해 제1 전위(V_reset, V_reset1)에 접속 가능한 하나 이상의 광다이오드(1)를 구비하는 광전 센서를 제공한다. 광다이오드(1)는 제2 트랜지스터(T2)를 통해 판독 증폭기(T3)의 입력에 접속될 수 있다. 판독 증폭기(T3)의 입력은 제3 트랜지스터(T5)를 통하여 제2 트랜지스터(T2)와 판독 증폭기(T3)의 입력 사이에 배치될 수 있는 제2 전위(V_reset, V_reset2)에 접속될 수 있다. 본 발명의 광전 센서는 판독 시간까지 통합된 신호 값을 일시적으로 기억하는 수단(C2)을 추가로 구비하며, 넓은 다이내믹 레인지를 갖는 광전 센서를 제공함으로써, 작은 신호에 대한 감도는 증가하고, 큰 신호에 대한 감도는 감소되며, 광전 센서는 신호 값을 판독 시간 부터 통합 까지의 픽셀에 기억시킬 수 있다(글롤벌 셔터 노출 제어).

Description

광전 센서{OPTOELECTRONIC SENSOR}

본 발명은 제1 트랜지스터를 통해 제1 전위에 접속될 수 있는 하나 이상의 광다이오드를 구비하는 광전 센서에 관한 것이다.

CMOS 기술에서 이미지 센서가 널리 사용되고 있다. CMOS 기술은, CCD 기술과는 달리, 입력 신호에 따라 출력 신호의 비선형 특성 곡선을 형성할 수 있다.

동일한 그레이스케일(계조)의 해상도에 대해, 비선형 특성 곡선은, 선형의 특성 곡선에서는 가능한 이미지의 포화(saturation)를 발생시키지 않으면서 이미지 내의 높은 콘트라스트를 처리할 수 있다.

최근, 비선형 특성 곡선은 다양한 방식으로 생성되고 있다. 예를 들어, 미국특허 제4,473,836호에는 대수 압축(logarithmic compression)을 이용하여 비선형 특성 곡선을 형성하는 것에 대하여 개시하고 있다. 국제특허 WO 01/46655에는 조합형 선형 대수 압축을 이용하여 비선형 특성 곡선을 형성하는 것에 대하여 개시하고 있다. 이러한 곡선을 형성하기 위하여 클램핑(clamping)이라 불리는 다른 기술을 이용하는 것도 있다(1983년 6월, MIT의 나이트(T.F. Knight) phD. 논문). 원칙적으로, 이러한 비선형 특성 곡선의 형성은 높은 광 에너지에서 광전 센서의 감도가 감소시키게 된다. 한편, 스키밍(skimming: 1997년 8월, "IEEE Transactions on circuits and systems for video technology, 7권 제4호 참조)에 의하면, 광 에너지가 낮으면 감도를 증가시킬 수 있다.

펄스형 광 소스(플래시 광)에 의해 조명되는 동화상이나 장면을 신속하게 기록하기 위하여, 소위 "글로벌 셔터"(global shutter) 노출을 제어하는 센서가 이용된다. 이것은 센서에 의해, 픽셀에서의 "샘플 앤 홀드"(sample and hold) 성분에 의해 판독 시간까지 통합된 신호를 기억하는 것이 가능하다는 것을 의미한다.

본 발명에 대하여 도면을 참조하여 이하 상세하게 설명한다.

도 1은 광 에너지가 클 때 감도를 감소시킨 광전 센서를 나타내는 회로도.

도 2는 광 에너지가 클 때 감도를 감소시킨 광전 센서로서, 셔터 트랜지스터와 변환 노드 커패시터를 포함하는 광전 센서를 나타내는 회로도.

도 3은 다이내믹 레인지가 큰 광전 센서(본 발명에 따른 회로의 바람직한 구현)를 나타내는 회로도.

도 4는 광 에너지가 작을 때 감도를 증가시킨 광전 센서를 나타내는 회로도.

도 5는 제1 트랜지스터를 다이오드로 교체한, 다이내믹 레인지가 큰 광전 센서를 나타내는 회로도.

따라서, 본 발명의 목적은 다이내믹 레인지와 "글로벌 셔터" 노출 제어를 증가시킨 광전 센서를 제공하는 것이다. 이를 위하여, 광 에너지가 크면 센서의 감도를 제한하고, 광 에너지(광의 강도)가 작으면 감도를 증가시키는 것을 포함한다. 본 발명은 제1 트랜지스터 또는 제1 다이오드를 통해 제1 전위에 접속될 수 있는 적어도 하나의 광다이오드를 구비하는 광전 센서에 관한 것이다.

이러한 본 발명의 목적은, 광다이오드가 제2 트랜지스터를 통해 판독 증폭기(readout amplifier)의 입력에 접속되고, 이 판독 증폭기의 입력이 제3 트랜지스터를 통해, 제2 트랜지스터와 판독 증폭기의 사이에 배치된 제2 전위에 접속되는 것에 의해 달성된다. 또한, 판독 시간 동안 통합된 신호 값의 일시적 저장이 가능한 수단(C2)을 구비한다.

본 발명의 핵심은 광 에너지가 낮을 때 센서의 감도를 증가시키는 능력과 광 에너지가 높을 때 센서의 감도를 증가시키는 능력을 조합시키고, 이와 동시에 "글로벌 셔터"의 노출 제어를 유지하는 것에 있다.

본 발명은 광전 센서 소자(이미지 센서)를 1차원 또는 2차원 어레이로 통합하는데 적합한 회로를 제공하며, 이에 의하면, 낮은 광 에너지를 갖는 광 신호에 대해서는 감도를 증가시키고 높은 광 에너지를 갖는 광 신호에 대해서는 감도를 감소시킴으로써, 비선형 특성 곡선을 형성하는 것이 가능하게 된다. 이러한 본 발명의 회로는 2차원 어레이에도 이용될 수 있으며, 이중 샘플링을 위한 신호 타이밍으로 판독이 가능하다.

본 발명의 바람직한 제1 실시예에 의하면, 제1 트랜지스터의 경우, 제1 및 제2 전위는 실질적으로 동일한 전압 레벨을 갖게 된다. 제1 다이오드의 경우, 본 발명의 회로가 가능하지 않은 것은, 다이오드 임계 전압을 효과적으로 제어하기 위하여, 이 경우 제1 전위가 제2 전위와 독립적으로 정류되어야 하기 때문이다. "샘플 앤 홀드" 성분은 판독용 버퍼의 입력에 접속된 부유 용량과 제2 트랜지스터에 의해 형성되는 것이 바람직하다. 이러한 부유 용량은 마찬가지로 작은 신호를 위한 증폭 모드에서 변환 커패시터를 형성한다. 이러한 변환 커패시터를 효과적으로 제어하기 위하여, 접지 전위에 대한 추가의 커패시터가 이러한 노드에 접속될 수 있다. 이러한 용량은 몇 펨토파라드(femtofarads)의 범위에 있는 것이 일반적이다. 작은 신호를 증폭시키기 위하여, 판독용 버퍼의 입력에 접속된 전체 용량은 광다이오드의 부유 용량보다 작게 하여야 한다.

본 발명의 다른 바람직한 실시예에 의하면, 판독 판독기 또는 판독 버퍼의 출력이 로우 선택 트랜지스터를 통해 컬럼 버스에 접속된다. 통상적으로, 본 발명의 회로에 사용되는 모든 트랜지스터는 MOS 트랜지스터로 구성된다. 이하의 설명은 N형 MOS 트랜지스터(NMOS)로 구현한 것에 기초를 두고 있지만, 본 발명은 P형 MOS 트랜지스터 또는 N형 및 P형 MOS 트랜지스터를 조합한 것에도 적용된다. PMOS 트랜지스터를 구현하는 경우, 모든 전압은 NMOS 트랜지스터와 비교하여, 특정의 위치에서 반전되어야 하며, 이러한 것은 이미 공지되어 있으며 본 기술분야의 당업자라면 용이하게 알 수 있다.

본 발명의 다른 바람직한 실시예에 의하면, 제2 트랜지스터의 게이트 전압이 제어됨으로써, 광다이오드에 의해 생성되는 전류가 통합 시간의 제1 상태 동안 판독 증폭기의 입력에 있는 커패시터만 방전시키게 되며, 제1 다이오드의 경우의 제1 전위 또는 제1 트랜지스터의 게이트 전압이 제어됨으로써, 광다이오드에 의해 생성되는 모든 전류 또는 일부 전류가 통합 시간의 최종 상태 동안 제1 다이오드에 의해 또는 제1 트랜지스터의 채널에 의해 보상이 이루어지게 된다. 이러한 동작에 의하면, 광 에너지가 클 때에는 감도가 감소하고, 광 에너지가 작을 때에는 감도가 증가되는 것을 보장하게 된다. 광 에너지에 따라, 센서는 통합 시간 동안 제1 상태(작은 신호)를 유지하거나, 최종 상태(큰 신호)를 유지하게 될 것이다. 통상적으로, 전압은 적어도 임계 전압에 의해, 제1 트랜지스터의 게이트 전압이 제2 트랜지스터의 게이트 전압보다 낮아지도록, 그리고 제1 트랜지스터의 게이트 전압이 판독 버퍼의 포화 신호보다 높도록 조정된다. 제1 트랜지스터 대신에 다이오드를 이용하는 경우, 다이오드의 애노드 전압(제1 전위)은, 애노드 전압에서 다이오드 임계 전압을 감산한 값이 게이트 전압에서 제2 트랜지스터의 임계 전압을 감산한 값보다 작도록 조정되고, 애노드 전압에서 다이오드 임계 전압을 감산한 값이 판독 버퍼의 포화 신호보다 크도록 조정된다. 게이트 전압(또는 다이오드의 경우에는 게이트 전압과 애노드 전압)을 조정함으로써, 2개의 전압차가 임계 전압의 허용값에 전압값의 허용값을 가산한 값보다 크게 되고, 이러한 차는 특히 100mV 보다 작도록 선택하는 것이 바람직하다. 이것은 nW/cm² 내지 mW/cm²의 범위에서의 통상적인 광 에너지에 대해 적용된다.

통합 시간 이후, 제2 트랜지스터는 개방됨으로써, 변환 노드(저장 노드)는 광다이오드로부터 격리된다. 이 상태에서, 판독 상태가 종료될 때까지, 제1 트랜지스터의 게이트는 접지 전압보다 적어도 임계 전압만큼 큰 전위를 유지한다. 제1 다이오드의 경우, 마찬가지로 임계 전압은 제1 전위에 유효한 다이오드 임계 전압을 가산한 값으로 조정될 것이다. 이에 의하면, 광다이오드에 의해 축적되는 전하 캐리어는 광다이오드를 완전하게 방전시키지 않으며, 저장 노드로 범람하게 되지만, 광다이오드의 전위가 접지 전위에 근접한 값(광 에너지가 큰 값)에 도달하면 제1 다이오드 또는 제1 트랜지스터의 채널에 의해 보상된다.

본 발명의 다른 바람직한 실시예에 있어서, 제1 및 제2 트랜지스터의 게이트 전압은 통합 시간 동안 변동될 수 있다. 센서 또는 센서 어레이의 특성 응답 곡선(강도의 함수로서의 감도)은 필요에 따라 또는 센서 셀의 어레이를 통해 입사광의 강도 분포에 따라 더 다양하게 조정될 수 있다. "홀드" 상태 동안, 제1 트랜지스터의 게이트 전압이 광다이오드의 완전한 방전을 방지하는 값을 유지하지만, 통합 상태 동안 제2 트랜지스터의 게이트 전압에 대해 이용되는 가장 작은 값보다는 작아야 한다는 것에 주의하여야 한다. 마찬가지로, 제1 다이오드는 제1 전위를 통해 이에 의하여 제어되어야 한다.

본 발명에 따른 광전 센서의 다른 바람직한 실시예는 종속 청구항에 개시하고 있다.

본 발명은 또한 상기 설명한 것과 같은 광전 센서를 동작시키기 위한 방법에 관한 것이다. 특히, 본 발명의 방법은 제1 트랜지스터의 게이트 전압 또는 제1 다이오드의 제1 전위가 조정 또는 제어되어, 광다이오드에 의해 축적되는 전하 캐리어가 통합 시간의 제1 상태에서 변환 노드 커패시터만을 방전시키는 점과, 동일한 전위가 판독 증폭기의 입력 및 광다이오드의 출력에 도달한 이후에 제2 상태에서 광다이오드에 의해 축적되는 전하 캐리어가 상기 변환 노드 커패시터와 광다이오드 커패시터를 모두 방전시키는 점과, 광다이오드의 출력이 제1 다이오드의 다이오드 임계값 또는 제1 트랜지스터의 임계값 이하로 떨어진 이후, 광다이오드에 의해 축적되는 전하 캐리어가 제1 트랜지스터를 통해 또는 제3 상태에서 제1 다이오드를 통해 적어도 부분적으로 이용 가능하게 되는 점, 통합 시간이 경과한 후, 제2 트랜지스터가 개방되고 제1 트랜지스터의 게이트 전압 또는 제1 다이오드의 제1 전위가, 광다이오드의 완전한 방전을 방지하도록 조정되는 점이 특징이다. 이러한 동작 모드에 의해, 높은 에너지에 대해서는 감도의 감소를 달성하고, 낮은 에너지에 대해서는 감도의 증가를 달성하며, 통합 시간 이후 판독 시간이 경과할 때까지 픽셀에서의 신호값을 저장하는 능력("글로벌 셔터" 노출 제어)을 갖게 된다. 바람직하게는, 제2 트랜지스터의 게이트 전압이 리셋 상태 동안 그리고 통합 상태 동안 조정되는 과정이 채택될 수 있으며, 이에 의하여 게이트 전압에서 임계 전압을 감산한 값이 판독 증폭기의 입력에 설정된 리셋 전압보다 낮아지게 되며, 게이트 전압은 적어도 임계 전압에 의한 판독 버퍼의 포화 전압보다 높아지게 된다. 제1 트랜지스터의 게이트 전압은 리셋 상태 동안, 통합 상태에서 사용되는 가장 높은 값으로 조정되지만, 임계 전압에 의한 접지 전압보다는 높고, 제2 트랜지스터의 게이트 전압보다는 낮다. 홀딩 상태 동안, 제1 트랜지스터의 게이트 전압은 리셋 상태 동안에서의 값과 동일하게 조정되지만, 임계 전압에 의한 접지 전압보다는 높게 된다.

상기 일반적으로 설명한 바와 같이, 상기 본 발명의 방법에 따른 바람직한 실시예에 의하면, 제2 트랜지스터의 게이트 전압은, 제1 트랜지스터의 게이트 전압보다 항상 큰 값을 유지하지만, 통합 상태 동안 변동이 가능하며, 제1 트랜지스터의 게이트 전압은 통합 상태 동안 계속해서 감소되는 것이 바람직하다.

또한, 제1 트랜지스터의 게이트 전압을 통합 시간 동안 일정하게 또는 계속 감소시키는 것이 가능하다. 또, 제2 트랜지스터의 게이트 전압을 적어도 한번 스위칭하여, 이 트랜지스터의 벌크 전위와 동일하게 하고, 다시 그 원래의 값으로 스위칭하여 되돌리는 과정을 채택할 수도 있다.

본 발명은 또한 상기 설명한 것과 같은 광전 센서의 1차원 또는 2차원 어레에 관한 것이다.

A) 광 에너지가 클 때 감도를 감소시킨 비선형 특성 곡선

집적형 광검출기에서는, 광학적으로 생성되는 전하가 역바이어스형 광다이오드(1)에 의해 축적되며, 광다이오드와 이 광다이오드에 접속된 커패시터의 부유 용량(stray capacitance)으로 합쳐진다.

광 에너지가 클 때 감도를 감소시키는 것은, 집적형 커패시터(C1, C2)가 소정의 신호 레벨에 도달한 후 특정의 신호 의존성 전류가 빠져나가면, 달성될 수 있다(예컨대, 상기 언급한 국제특허 WO 01/46655에서 제안한 것). 이것은, 도 1 내지 도 3 중 하나에 따른 픽셀 도면에서, MOS 트랜지스터(T1)의 게이트가 집적 상태 동안 바이어스되어 의도한 신호 값을 초과하고, MOS 트랜지스터(T1)가 서브스레솔드 컨덕턴스(임계값 이하의 컨덕턴스)에 의해 집적 커패시터(C1)로부터 신호 의존성 전류를 방전하면 달성될 수 있다. 통합 시간 동안, 상이한 유효 통합 시간들이 상이한 광 에너지에 대해 생성될 수 있도록 트랜지스터(T1)의 게이트의 바이어싱이 채택될 수 있다. 이것은 P형 기판에 대해 N형 광다이오드를 사용하고 N채널 MOS 트랜지스터를 이용하는 실시예에서 구현된다.

통합을 개시하기 전에, 도 1 내지 도 3에 도시된 리셋 트랜지스터(T1)의 게이트는 리셋 전위(V_reset)보다 큰 임계값으로 바이어싱된다. 도 1에 도시된 통합 커패시터(C1) 또는 도 2 및 도 3에 도시된 커패시터(C1, C2)는 리셋 전위(V_reset)로 변경된다. 통합을 개시할 때, 리셋 트랜지스터(T1)의 게이트는 리셋 전위에 임계값을 가산한 값보다 작게 되고, 적어도 임계 전압에 의한 판독 버퍼의 포화 전압보다는 크게 된다. 광다이오드(1)에 의해 축적되는 전류는 입사되는 광 에너지에 대해 선형으로 반응하며, 통합 커패시터(C1) 또는 커패시터 C1 및 C2 각각을 방전시킨다. 비교적 높은 광 에너지에 대해, 통합 커패시터는 통한 시간 내에 값 VG1-VTH(T1의 임계 전압)으로 방전할 것이다. 이 시간 이후, 트랜지스터(T1)는 통합 커패시터로부터 광다이오드(1)에 의해 생성되는 전류의 일부를 방전시킨다. 통합 커패시터에서의 전압은 광다이오드(1)에 의해 생성되는 모든 전류가 트랜지스터(T1)를 통해 보상되는 값에서 최종적으로 안정화될 때까지 더욱 느리게 감소하게 된다. 통합 시간의 후반부에서, 예를 들어 통합 시간이 90% 경과한 후, 리셋 트랜지스터(T1)의 게이트는 더 낮은 값(VG2)으로 바이어싱된다. 이에 의하여, 광다이오드(1)에 의해 생성되는 전류에 대한 보상이 중단된다. 통합 커패시터는 전체 광 전류에 의해 다시 방전된다. 통합 시간의 종료까지 더 짧은 시간 주기가 유지되기 때문에, 이 결과로서 제1 시간 간격에서 VG1-VTH로 통합 커패시터를 방전시켰던 광 에너지에 대한 감도가 감소하게 된다.

특성 곡선은 추가의 단계를 이용함으로써 요구 조건에 맞도록 조정될 수 있다.

B) 신호가 작을 때 감도를 증가시킨 비선형 특성 곡선

CMOS 기술에서 통합 광전 센서의 감도를 증가시키는 것은, 광에 의해 생성되는 전하를 전압 신호로 변환하는 변환 용량을 감소시킴으로써 달성될 수 있다. 일반적으로, 용량은 광다이오드의 부유 용량과 광다이오드에 접속된 판독용 전자부품의 부유 용량에 의해 형성된다. 이러한 용량은 주어진 기술에서 생성될 수 있는 최소의 구조에 의해 제한된 정도까지 감소시킬 수 있다. 판독 버퍼와 광다이오드 간의 트랜지스터의 게이트 전압의 적절한 바이어싱과 MOS 트랜지스터를 합하면, 변환 커패시터로부터 광다이오드의 부유 용량을 분리해낼 수 있다.

이러한 것을 가능하게 하는 광전 센서의 회로예가 도 4에 도시되어 있다.

제1 상태에서, 리셋 트랜지스터(T5)를 폐쇄시킴으로써, 변환 커패시터(C2)는 리셋 전압(V_reset)으로 충전된다. 트랜지스터(T2)의 게이트는 리셋 상태 동안 일정한 전압(VGT2)을 유지한다. 이 전압은 MOS 트랜지스터(T2)의 게이트 전압에서 임계 전압을 감산한 값이 리셋 트랜지스터(T5)를 개방시킴으로써 변환 노드(N3)에서 달성되는 리셋 전압보다 작도록 선택된다. 그러나, 게이트 전압은, 적어도 임계 전압에 의해 트랜지스터(T2)의 벌크 전위보다 크도록 선택된다. 따라서, 광다이오드(1)는 리셋 동안 리셋 전위에 되지 않지만, 전위 VGT2-VTH에서 안정화된다.

광다이오드에 의해 수집되는 전하 캐리어는 변환 커패시터(C2)를 방전시키는 트랜지스터(T2)에서 전류를 생성한다. 따라서, 광다이오드(1)의 역바이어스 전압이 유지된다. 그 결과, 광다이오드(1)의 부유 용량(C1)은 방전되지 않으며, C2에 축적되는 특정의 전하량에 대해 생성되는 전압 신호는, 변환 커패시터가 광다이오드(1)에 직접 접속될 때보다 크게 된다. 이에 의하여, 변환 노드(N3)에서의 전압이 광다이오드(N1)에서의 전압보다 큰 동안에는 증가된 감도를 얻을 수 있다. 2개의 전압이 동일하게 되면, 광다이오드의 부유 용량과 변환 노드(N3)의 부유 용량은 균일하게 방전한다. 이에 따라, 큰 신호에 대해서는 감도가 감소된다.

통합 시간의 종료는 T2에서의 게이트 전압을, 벌크 전위에 임계 전압(C2 개방)을 가산한 값보다 작게 되는 전위로 감소시키고, C2에서의 전압 신호를 샘플링하거나 리셋을 판독 및 유도함으로써 달성될 수 있다. 광다이오드는 홀딩 상태 동안 추가로 방전할 수 있다. 이것의 영향은, 광다이오드가 완전하게 그리고 선택적으로 생성된 전하 오버플로우를 기판을 통해 기억 노드에 방전하고, 판독되는 신호값이 잘못될 수 있다. 본 발명은 이러한 문제점에 대한 해결책을 제공한다.

통합 시간 동안, 트랜지스터(T2)의 게이트 전압은, 신호 의존성 전하 주입에 의해(예컨대, VGT2를 반복적으로 개방 및 폐쇄) 감도를 증가시키기 위하여 변경될 수 있다.

본 발명에 의하면, 이하의 과정이 채택된다.

본 발명에 따른 광전 센서의 실시예에 대한 회로도가 도 3에 도시되어 있다. 본 발명에 따른 광전 센서는 MOS 트랜지스터(T1)에 의해 리셋 전압(V_reset)에 접속될 수 있는 광다이오드(1)를 구비한다. 본 발명의 센서는 또한 광다이오드를 판독 버퍼(T3)에 접속시키는 MOS 트랜지스터(T2)를 구비한다. 판독 버퍼(T3)의 입력 단자는 MOS 트랜지스터(T5)에 의해 리셋 전위에 접속된다.

센서의 제어에 대하여, 트랜지스터(T2)의 게이트 단자가 리셋 및 통합 상태 동안 바이어싱됨으로써, 게이트 전압에서 임계 전압을 감산한 값이 리셋 전위보다 낮아지게 되며, 판독 버퍼(N3)의 입력으로 설정되지만, 적어도 임계 전압에 의한 판독 버퍼(T3)의 포화 신호보다 높아지게 된다.

트랜지스터(T1)의 게이트는, 그 전위가 T2의 게이트 전위보다 낮고, 판독 버퍼(T3)의 포화 신호보다 적어도 임게 전압만큼 크도록 바이어싱된다. 2개의 게이트 전압 간의 차는 임계 전압의 허용값에 전압값의 허용값을 가산한 값(통상적으로 100mV 이상)보다 커야 한다.

통합 상태 동안, 트랜지스터(T2)의 전위는 변경이 가능하지만, 트랜지스터(T1)의 게이트 전위보다는 항상 커야 한다.

트랜지스터(T1)의 게이트 전위는 통합 상태 동안 감소될 수 있다.

통합 시간의 제1 상태에서, 광다이오드(1)에 의해 축적되는 전하 캐리어는 변환 커패시터(C2)만을 방전시키고, 전하 캐리어 당 최대의 전압 신호를 생성한다. 광 에너지가 비교적 작은 경우, 본 발명에 따른 센서는 통합 시간을 통해 이 상태를 유지한다.

통합 시간의 제2 상태에서, 노드 N1 및 노드 N3에서의 전위가 동등하게 된다. 이 상태에서, 광다이오드(1)에 의해 수집되는 전하 캐리어는 광다이오드(1)의 부유 용량(C1)을 변환 커패시터(C2)와 균일하게 방전시키고, 전하 캐리어당 중간의 전압 신호를 생성한다. 광 에너지가 중간 정도인 경우, 본 발명에 따른 센서는 통합 시간의 종료까지 이 상태를 유지한다.

통합 시간의 제3 상태에서, 광다이오드(1)의 부유 용량과 판독 노드의 부유 용량은 광다이오드에 의해 생성되는 전류의 모두 또는 일부가 트랜지스터(T1)에 의해 보상될 때까지 방전된다. 대수적 응답이나 국부적인 선형 응답이 특성 곡선의 이러한 부분에서 바람직한지 여부에 따라, T1의 게이트 전위가 공지된 기술에 의해 단계적으로 또는 연속적으로 감소되거나 적절한 고정값을 유지하게 될 수 있다.

통합 시간의 종료시에는, 노드(N3)에 설정되는 전압 신호가 T2의 게이트 전위를 벌크 전위에 임계 전압을 가산한 값(T2 개방)보다 낮도록 감소시킴으로써 샘플링된다. 전압 신호가 판독될 때까지, T1의 게이트 전위는 접지 전위에 비해 적어도 임계 전압만큼 높게 유지된다. 이에 의하여, 광다이오드의 부유 용량이 완전히 방전되는 것을 방지하고, 기억 노드로의 오버플로잉(범람)에 대해 전하를 공급하게 된다. 노드(N3)에서의 전압 신호가 판독 버퍼에 의해 판독된 후, 노드(N3)는 리셋 트랜지스터(T5)에 의해 리셋 전위(V_reset)가 되고, 트랜지스터(T1)의 게이트는 통합 시간의 개시 시점에서의 값으로 설정된다.

도 5는 제1 트랜지스터(T1)를 다이오드(D1)로 교체한 다른 회로를 나타낸다. 다이오드(D1)가 유사한 작업을 수행하도록 하기 위하여, 다이오드(D1)와 트랜지스터(T5)의 리셋 전위는 반드시 상이하여야 한다. 리셋 전위(V_reset1)는 다이오드(D1)에 인가되고(다른 실시예에서는, 이 전위가 통합 시간 동안 제어됨), 전위(V_reset2)는 트랜지스터(T5 또는 T3)에 인가된다.

도 5에 도시된 회로에 있어서, 광 에너지가 높을 때 감도를 감소시키는 것은, 특정의 신호 의존성 전류가 통합 커패시터(C1, C2)가 소정의 신호 레벨에 도달된 이후 빠져나가면 달성될 수 있다(예를 들어, 상기 언급한 국제특허 WO 01/46655에서 구현한 것). 도 5에 따른 픽셀 그림에 있어서는, 의도한 신호값을 초과하도록 통합 상태 동안 다이오드(D1)의 리셋 전압(V_reset1)을 조절함으로써 달성되며, 다이오드(D1)는 통합 커패시터(C1)로부터 신호 의존성 전류를 임계값을 초과하는 컨덕턴스만큼 방전시킨다. 통합 시간 동안, 다이오드(D1)에서의 전압(V_reset1)은 상이한 광 에너지 세기에 대해 유효한 통합 시간이 이루어지도록 적용될 수 있다. 이것은 P+/N웹 접합 다이오드(D1)에 대해 N형 광다이오드를 이용하는 실시예(통상적으로 0.3 내지 0.7V의 범위에서 임계 전위 V_onDiode를 이용함)에 적용된다.

제1 상태에서, 리셋 트랜지스터(T5)를 폐쇄시킴으로써, 변환 커패시터(C2)는 리셋 전압(V_reset)까지 충전된다. 트랜지스터(T2)의 게이트는 리셋 상태 동안 일정한 전압(VGT2)이 유지된다. 이 전압은 MOS 트랜지스터(T2)의 게이트 전압에서 임계 전압을 감산한 값이 리셋 트랜지스터(T5)를 개방시킴으로써 변환 노드(N3)에서 얻어지는 리셋 전압보다 작도록 선택된다. 그러나, 게이트 전압은 트랜지스터(T2)의 벌크 전위가 적어도 임계 전압만큼 크도록 선택된다. 따라서, 광다이오드(1)는 리셋 동안 리셋 전위가 되지만, 전위 VGT2-VTH에서는 안정된다.

이 상태에서, 도 5의 리셋 전압(V_reset1)은 통합 동안 이용되는 가장 높은 값으로 설정된다. 이 전압에서 다이오드(D1)의 임계 전압을 감산한 값이 판독 버퍼의 포화 값보다는 적어도 크지만, 게이트 전압에서 제2 트랜지스터(도 5의 T2)의 임계 전압을 감산한 값보다는 작다(통상적으로 100mV 보다 작다). 광다이오드(1)에 의해 수집되는 전류는 입사하는 광 에너지 세기에 대해 선형으로 반응하고, MOS 트랜지스터(T2)의 채널에 의한 제1 상태에서 보상되며, 커패시터(C2)만을 방전시킨다. N3에서의 전위가 T2의 게이트 전압에서 임계 전압을 감산한 값보다 작은 값으로 방전되면, 커패시터(C1, C2)는 균일하게 방전된다. 광 에너지 세기가 비교적 높은 경우, 통합 용량(C1+C2)은 통합 시간 내에 값(V_reset1-V_onDiode)으로 방전된다. 이 상태 이후, 다이오드(D1)는 통합 커패시터로부터 광다이오드(1)에 의해 생성되는 전류의 일부를 방전시킨다. 통합 커패시터에서의 전압은, 광다이오드(1)에 의해 생성되는 전류의 전부가 다이오드(D1)를 통해 보상되는 값에서 최종적으로 안정될 때까지 더욱 느리게 감소된다. 통합 시간의 다른 시간, 예컨대 통합 시간의 90%가 경과한 시간에서, 리셋 전압(V_reset1)은 낮은 값으로 설정된다. 이에 의하여, 광다이오드(1)에 의해 생성되는 전류에 대한 보상이 중단된다. 통합 커패시터는 전체 광 전류에 의해 다시 방전된다. 통합 시간의 종료까지 더 짧은 시간 주기가 유지되기 때문에, 그 결과 통합 커패시터를 제1 시간 주기에서 V_reset1-V_onDiode로 방전시킨 광 에너지 세기에 대해 감도가 감소하게 된다.

특성 곡선은 추가의 단계를 이용함으로써 요구 조건을 만족하도록 조절될 수 있다.

부호의 설명

1 : 광다이오드 2 : 접지 전위

C1 : 광다이오드 커패시터 C2 : 변환 노드 커패시터

T1 : 리셋 트랜지스터 T2 : 셔터 트랜지스터

T3 : 판독 트랜지스터 T4 : 로우 선택 트랜지스터

T5 : 감지 노드 N2의 리셋 트랜지스터

N1 : 다이오드 노드 N3 : 변환 노드/기억 노드

V_reset : 리셋 전압 V_reset1 :다이오드 D1에서의 리셋 전압

V_reset2 : 트랜지스터 T5에서의 리셋 전압

V_onDiode : 다이오드 임계 전압 D1 :리셋 다이오드

Claims

제1 트랜지스터(T1) 또는 제1 다이오드(D1)를 통해 제1 전위(V_reset, V_reset1)에 접속 가능한 하나 이상의 광다이오드(1)를 구비하는 광전 센서로서,

상기 광다이오드(1)는 제2 트랜지스터(T2)를 통해 판독 증폭기(T3)의 입력에 접속될 수 있으며, 상기 판독 증폭기(T3)의 입력은 제3 트랜지스터(T5)를 통하여 상기 제2 트랜지스터(T2)와 상기 판독 증폭기(T3)의 입력 사이에 배치될 수 있는 제2 전위(V_reset, V_reset2)에 접속되어, 넓은 다이내믹 레인지를 제공할 수 있고,

판독 시간까지 통합된 신호 값을 일시적으로 기억하는 수단(C2)을 구비하는 것을 특징으로 하는 광전 센서.
제1항에 있어서,

상기 제1 트랜지스터(T1)가 사용되는 경우, 상기 제1 및 제2 전위(V_reset)는 실질적으로 동일한 전압 레벨을 갖는 것을 특징으로 하는 광전 센서.
제1항 또는 제2항에 있어서,

상기 제2 트랜지스터(T2)와 상기 판독 증폭기(T3)의 입력 사이에 배치되는 접지 전위(2)에 변환 노드 커패시터(C2)를 추가로 구비하는 것을 특징으로 하는 광전 센서.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 판독 증폭기(T3)의 출력은 로우 선택 트랜지스터(T4)를 통해 컬럼 버스에 접속되는 것을 특징으로 하는 광전 센서.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 트랜지스터(T1, T2, T3, T4, T5)의 하나 이상 또는 바람직하게는 전부가 MOS 트랜지스터로 구성되는 것을 특징으로 하는 광전 센서.
제1항 내지 제5항 중 어느 한 항에 있어서,

상기 제2 트랜지스터(T2)의 게이트 전압은, 상기 광다이오드(1)에 의해 생성되는 전류가 통합 시간의 제1 상태에서 상기 판독 증폭기(T3)의 입력에 있는 커패시터(C2)만을 방전시키도록 제어되며,

상기 제1 트랜지스터(T1)의 게이트 전압 또는 제1 다이오드(D1)의 제1 전위(V_reset)는, 상기 광다이오드(1)에 의해 생성되는 전류의 일부 또는 전부가 통합 시간의 최종 단계에서 상기 제1 다이오드(D1)에 의해 또는 상기 제1 트랜지스터(T1)의 채널에 의해 보상되도록 제어되는 것을 특징으로 하는 광전 센서.
제6항에 있어서,

제1 트랜지스터(T1)가 사용되는 경우, 상기 제1 트랜지스터(T1)의 게이트 전압은 상기 제2 트랜지스터(T2)의 게이트 전압보다 낮고, 상기 제1 트랜지스터(T1)의 게이트 전압은 판독 버퍼의 포화 신호보다 적어도 임계 전압만큼 높으며,

제1 다이오드(D1)가 사용되는 경우, 상기 제1 다이오드(D1)의 애노드 전압은 상기 애노드 전압에서 다이오드 임계 전압을 감산한 값(V_reset1 - V_onDiode)이 게이트 전압에서 제2 트랜지스터(T2)의 임계 전압을 감산한 값보다 작도록 제1 전위(V_reset1)에 의해 조절되고, 상기 제1 다이오드(D1)의 다이오드 애노드 전압(V_reset1)은 상기 판독 버퍼의 포화 신호보다 적어도 다이오드 임계 전압(V_onDiode)만큼 높은 것을 특징으로 하는 광전 센서.
제6항에 있어서,

상기 2개의 게이트 전압 간의 차는 상기 임계 전압에 상기 전압 값의 허용값을 가산한 값보다 크며, 이 차는 100mV 보다 작도록 선택되는 것이 특히 바람직한 것을 특징으로 하는 광전 센서.
제1항 내지 제8항 중 어느 한 항에 있어서,

상기 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)의 게이트 전압은 통합 시간 동안 변경이 가능한 것을 특징으로 하는 광전 센서.
제1항 내지 제9항 중 어느 한 항에 기재된 광전 센서를 동작시키는 방법으로서,

제1 다이오드(D1)의 제1 전위(V_reset1)와 제2 트랜지스터(T2)의 게이트 전압은 광다이오드(1)에 의해 축적되는 전하 캐리어가 통합 시간의 제1 상태에서 변환 노드 커패시터(C2)만을 방전시키도록 조정 또는 제어되며,

상기 광다이오드(1)에 의해 축적되는 전하 캐리어는, 동일한 전위가 판독 증폭기(T3)의 입력 및 광다이오드(1)의 출력에 도달한 이후에 제2 상태에서, 상기 변환 노드 커패시터(C2)와 광다이오드 커패시터(C1)를 모두 방전시키고,

광다이오드(1)의 출력이 제1 다이오드(D1)의 다이오드 임계값 또는 제1 트랜지스터(T1)의 임계값 이하로 떨어진 이후, 광다이오드(1)에 의해 축적되는 전하 캐리어가 제1 트랜지스터(T1)를 통해 또는 제3 상태에서 제1 다이오드(D1)를 통해 적어도 부분적으로 이용 가능하게 되며,

통합 시간이 경과한 후, 통합 시간이 경과한 후에 제2 트랜지스터(T2)가 개방되어, 상기 신호가 판독 시간까지 변환 커패시터(C2)에 유지되며,

상기 제1 트랜지스터(T1)와 제1 다이오드(D1)는 홀딩 시간 동안 상기 광다이오드 커패시터(C1)가 완전히 방전되는 것을 방지하도록 조정되는 것을 특징으로 하는 광전 센서 동작 방법.
제10항에 있어서,

상기 제2 트랜지스터(T2)의 게이트 전압은 리셋 상태 동안 그리고 통합 상태 동안 게이트 전압에서 임계 전압을 감산한 값이 판독 증폭기(T3)의 입력에 설정되는 리셋 전압보다 낮도록 조정되며,

상기 게이트 전압은 상기 판독 버퍼의 포화 전압보다 적어도 임계 전압만큼 높은 것을 특징으로 하는 광전 센서 동작 방법.
제10항 또는 제11항에 있어서,

상기 제2 트랜지스터(T2)의 게이트 전압은 통합 상태 동안 변동이 가능하지만, 상기 제1 트랜지스터의 게이트 전압보다 항상 크도록 유지되며,

상기 제1 트랜지스터(T1)의 게이트 전압은 통합 상태 동안 계속해서 감소하도록 하는 것을 특징으로 하는 광전 센서 동작 방법.
제10항 내지 제12항 중 어느 한 항에 있어서,

상기 제1 트랜지스터(T1)의 게이트 전압은 통합 시간 동안 일정하게 유지되거나 연속적으로 감소되는 것을 특징으로 하는 광전 센서 동작 방법.
제10항, 제11항 및 제13항 중 어느 한 항에 있어서,

상기 제2 트랜지스터(T2)의 게이트 전압은 제2 트랜지스터(T2)의 벌크 전위와 동일하게 되도록 적어도 한번 스위칭되고, 자신의 원래의 값으로 다시 스위칭되는 것을 특징으로 하는 광전 센서 동작 방법.
제1항 내지 제9항 중 어느 한 항에 기재된 광전 센서의 1차원 또는 2차원 어레이.
제15항에 기재된 어레이를 동작시키기 위한 제10항 내지 제14항 중 어느 한 항에 따른 방법.