KR20050064125A - 코발트 실리사이드막 형성방법 및 그 형성방법을 이용한반도체 장치의 제조방법 - Google Patents

코발트 실리사이드막 형성방법 및 그 형성방법을 이용한반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20050064125A
KR20050064125A KR1020030095410A KR20030095410A KR20050064125A KR 20050064125 A KR20050064125 A KR 20050064125A KR 1020030095410 A KR1020030095410 A KR 1020030095410A KR 20030095410 A KR20030095410 A KR 20030095410A KR 20050064125 A KR20050064125 A KR 20050064125A
Authority
KR
South Korea
Prior art keywords
film
cobalt
forming
heat treatment
treatment step
Prior art date
Application number
KR1020030095410A
Other languages
English (en)
Other versions
KR100555541B1 (ko
Inventor
윤종호
최길현
강상범
손웅희
김현수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20030095410A priority Critical patent/KR100555541B1/ko
Priority to US10/936,853 priority patent/US7312150B2/en
Publication of KR20050064125A publication Critical patent/KR20050064125A/ko
Application granted granted Critical
Publication of KR100555541B1 publication Critical patent/KR100555541B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

코발트 실리사이드막의 형성방법 및 그 형성방법을 이용하여 반도체 장치를 제조하는 방법에 대하여 개시한다. 본 발명의 일 실시예에 따른 코발트 실리사이드막의 형성방법은 화학식 Co2(CO)6(R1-C≡C-R2)(단, R 1은 H 또는 CH3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다)으로 표시되는 코발트 전구체를 소오스 가스로 공급하는 분자 유기물 화학기상증착법을 사용하여 적어도 반도체 장치의 실리콘 표면 상에 코발트막을 형성한 다음, 그 상부에 캡핑막을 형성한다. 그리고, 실리콘과 상기 코발트가 반응하도록 반도체 장치를 초고 진공 조건 예컨대, 10-9토르 내지 10-3토르의 압력하에서 1차로 열처리한다. 계속해서, 1차 열처리에서 반응하지 않은 코발트막과 캡핑막을 제거한 다음, 그 결과물인 반도체 장치를 2차로 열처리하여 코발트 실리사이드(CoSi2)막을 형성한다.

Description

코발트 실리사이드막 형성방법 및 그 형성방법을 이용한 반도체 장치의 제조방법{Forming method for cobalt silicide layer and manufacturing method for semiconductor device using the forming method}
본 발명은 반도체 장치의 제조방법에 관한 것으로, 보다 구체적으로는 코발트 실리사이드막(Cobalt Silicide Layer)을 형성하는 방법 및 그 방법을 이용하여 반도체 장치를 제조하는 방법에 관한 것이다.
반도체 장치의 집적도 증가에 대한 요구와 함께 고속으로 동작하며 전력 소비가 적은 반도체 장치에 대한 요구도 계속 높아지고 있다. 집적도의 증가를 위해서는 패턴의 미세화가 요구된다. 예컨대, 집적화의 진전으로 인하여 게이트 전극의 폭, 소오스/드레인 영역의 정션 깊이 및 콘택의 단면적 등은 계속 작아지고 있다. 그런데, 이러한 패턴의 미세화는 반도체 장치의 저항을 증가시킨다. 저항이 증가하게 되면, 반도체 장치는 고속으로 동작하기 어렵고 소비 전력이 증가하는 문제가 발생한다.
상기한 문제점을 해결하기 위한 한 방편으로, 도전체간의 접촉면에 금속과 실리콘의 화합물인 금속 실리사이드막(metal silicide layer)을 형성하는 방법이 널리 사용되고 있다. 금속 실리사이드막으로는 텅스텐 실리사이드막, 티타늄 실리사이드막 또는 코발트 실리사이드막 등이 있다. 이 중에서, 코발트 실리사이드막은 비저항이 작을 뿐만이 아니라 열적, 화학적으로 안정된 특성을 보이기 때문에, 고성능 및/또는 고집적 반도체 장치에 널리 사용되고 있다.
종래 기술에 따른 코발트 실리사이드막 형성방법은 먼저, 반도체 기판의 실리콘 표면 상에 물리기상증착(Physical Vapor Deposition)법인 스퍼터링법으로 코발트막과 질화티타늄막과 같은 캡핑막을 순차적으로 형성한다. 그리고, 상기 결과물을 열처리하면 코발트와 실리콘이 반응하여 코발트 실리사이드막이 형성된다. 상기한 방법은 코발트로 형성된 타겟을 스퍼터링하여 코발트막을 형성하기 때문에, 증착된 코발트막 내에 불순물이 거의 존재하지 않으며, 질화티타늄막을 인-시츄로 증착하기 때문에 코발트막 상에 계면 산화막 등이 거의 생기지 않는 장점이 있다.
그러나, PVD 공정은 그 공정 특성상 스텝 커버리지(step coverage)가 매우 불량한 단점이 있으며, 집적도의 증가로 반도체 장치의 미세화가 진전되면 스텝 커버리지 불량은 반도체 장치의 전기적 특성에 심각한 문제를 초래할 수 있다. 왜냐하면, 코발트막의 두께가 균일하게 형성되지 않는 경우에는, 코발트 실리사이드막의 두께도 편차가 심하게 발생하며, 그 결과 반도체 장치의 신뢰성을 떨어뜨리기 때문이다. 따라서, 최근에는 스텝 커버리지 특성이 양호한 코발트막의 형성방법 예컨대 화학기상증착(Chemical Vapor Deposition, CVD)법이나 원자층 증착(Atomic Layer Deposition, ALD)법을 사용한 코발트막의 형성방법에 대한 연구가 활발히 진행되고 있다.
본 발명이 이루고자 하는 기술적 과제는 스텝 커버리지 특성이 양호하고, 계면 산화막의 생성을 최소화할 수 있으며, 코발트막의 증착과정에서 생기는 불순물이 잔류하는 것을 최소화할 수 있는 코발트 실리사이드막의 형성방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 스텝 커버리지 특성이 양호하고, 계면 산화막의 생성을 최소화할 수 있으며, 코발트막의 증착과정에서 생기는 불순물이 잔류하는 것을 최소화할 수 있는 코발트 실리사이드막의 형성방법을 포함하는 반도체 장치의 제조방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 코발트 실리사이드막의 형성방법은 화학식 Co2(CO)6(R1-C≡C-R2)(단, R1은 H 또는 CH3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다)으로 표시되는 코발트 전구체를 소오스 가스로 공급하여 적어도 반도체 장치의 실리콘 표면 상에 코발트막을 형성한 다음, 상기 실리콘과 상기 코발트가 반응하도록 상기 반도체 장치를 진공 하에서 1차로 열처리한다. 그리고, 상기 1차 열처리 단계에서 반응하지 않은 상기 코발트를 제거한 다음, 상기 반도체 장치를 2차로 열처리하여 코발트 실리사이드(CoSi2)막을 형성한다.
상기한 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 코발트 실리사이드막의 형성방법은 화학식 Co2(CO)6(R1-C≡C-R2)(단, R1은 H 또는 CH3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다)으로 표시되는 코발트 전구체를 소오스 가스로 공급하는 분자 유기물 화학기상증착법을 사용하여 적어도 반도체 장치의 실리콘 표면 상에 코발트막을 형성한 다음, 상기 코발트막 상에 캡핑막을 형성한다. 그리고, 상기 실리콘과 상기 코발트가 반응하도록 상기 반도체 장치를 10-9토르 내지 10-3토르의 압력하에서 1차로 열처리한다. 계속해서, 상기 1차 열처리 단계에서 반응하지 않은 상기 코발트 및 상기 캡핑막을 제거한 다음, 상기 반도체 장치를 2차로 열처리하여 코발트 실리사이드(CoSi2)막을 형성한다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 제조방법은 실리콘 기판 상에 게이트 산화막 패턴, 폴리실리콘막 패턴 및 스페이서를 포함하는 게이트 전극 구조물을 형성하고, 상기 게이트 전극 구조물의 양측의 상기 실리콘 기판에 소오스/드레인 영역을 형성한다. 그리고, 화학식 Co2(CO)6(R1-C≡C-R2)(단, R1은 H 또는 CH 3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다)으로 표시되는 코발트 전구체를 소오스 가스로 공급하여 적어도 상기 게이트 전극 구조물 및 상기 소오스/드레인 영역 상에 코발트막을 형성한 다음, 상기 게이트 전극 구조물 상면의 실리콘 및 상기 소오스/드레인 영역 상면의 실리콘과 상기 코발트가 반응하도록 상기 실리콘 기판을 진공 하에서 1차로 열처리한다. 계속해서, 상기 1차 열처리 단계에서 반응하지 않은 상기 코발트를 제거한 다음, 상기 반도체 장치를 2차로 열처리하여 코발트 실리사이드(CoSi2)막을 형성한다.
상기한 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치의 제조방법은 실리콘 기판 상에 게이트 산화막 패턴, 폴리실리콘막 패턴 및 스페이서를 포함하는 게이트 전극 구조물을 형성하고, 상기 게이트 전극 구조물의 양측의 상기 실리콘 기판에 소오스/드레인 영역을 형성한다. 그리고, 화학식 Co2(CO)6(R1-C≡C-R2)(단, R1은 H 또는 CH 3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다)으로 표시되는 코발트 전구체를 소오스 가스로 공급하는 분자 유기물 화학기상증착법을 사용하여 적어도 상기 게이트 전극 구조물 및 상기 소오스/드레인 영역 상에 코발트막을 형성한 다음, 상기 코발트막 상에 캡핑막을 형성한다. 다음으로, 상기 게이트 전극 구조물 상면의 실리콘 및 상기 소오스/드레인 영역 상면의 실리콘과 상기 코발트가 반응하도록 상기 실리콘 기판을 진공 하에서 1차로 열처리한다. 계속해서, 상기 1차 열처리 단계에서 반응하지 않은 상기 코발트 및 상기 캡핑막을 제거한 다음, 상기 반도체 장치를 2차로 열처리하여 코발트 실리사이드(CoSi2)막을 형성한다.
상기한 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조방법은 폴리실리콘막이 형성되어 있는 반도체 기판 상에 층간 절연막을 형성한 다음, 상기 층간 절연막을 식각하여 상기 폴리실리콘막을 노출시키는 콘택 홀을 형성한다. 그리고, 화학식 Co2(CO)6(R1-C≡C-R2)(단, R1은 H 또는 CH3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다)으로 표시되는 코발트 전구체를 소오스 가스로 공급하는 분자 유기물 화학기상증착법을 사용하여 상기 노출된 폴리실리콘막의 표면 및 상기 층간 절연막의 표면에 코발트막을 형성한 다음, 상기 코발트막 상에 캡핑막을 형성한다. 다음으로, 상기 노출된 폴리실리콘과 상기 코발트가 반응하도록 상기 반도체 기판을 진공 하에서 1차로 열처리한다. 계속해서, 상기 1차 열처리 단계에서 반응하지 않은 상기 코발트 및 상기 캡핑막을 제거한 다음, 상기 반도체 기판을 2차로 열처리하여 코발트 실리사이드(CoSi2)막을 형성한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려 여기서 소개되는 실시예들은 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것들이다. 도면에 있어서, 층의 두께 및/또는 영역들의 크기 등은 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다.
실시예 1
도 1에는 본 발명의 제1 실시예에 따른 코발트 실리사이드막의 형성방법을 보여주는 흐름도가 도시되어 있다.
먼저, 소정의 챔버 내에 반도체 기판을 로딩하여, 상기 반도체 기판의 실리콘 표면 상에 코발트막을 형성한다(S11). 코발트막은 약 50Å 내지 500Å 정도의 두께로 형성할 수 있다. 상기 반도체 기판에는 여러 가지 패턴 들이 형성되어 있을 수 있다. 그리고, 상기 반도체 기판 및/또는 상기 패턴의 일 부분에는 실리콘 표면이 노출되어 있는데, 이 노출면이 코발트 실리사이드막이 형성될 영역이다. 예컨대, 상기 노출면은 반도체 기판의 소스/드레인 영역 및/또는 게이트 라인이나 비트 라인을 구성하는 폴리실리콘 패턴의 상부 표면일 수 있다. 코발트막은 MOCVD법이나 ALD법으로 형성할 수 있는데, 전자의 경우가 더 바람직하다. 이하에서는, 전자에 대해서 자세히 설명한다.
그리고, 코발트막을 형성하기 위한 코발트 전구체를 상기 챔버의 외부에서 버블링하여 증기화시킨다. 상기 코발트 전구체는 상온에서 액체 상태로 존재하며, 열적 안정성이 있는 물질을 사용한다. 본 실시예에서 사용할 수 있는 코발트 전구체는 화학식 Co2(CO)6(R1-C≡C-R2)(단, R1은 H 또는 CH3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다)로 표시되는 물질일 수 있다. 예를 들어, 상기 코발트 전구체는 Co2(CO)6(HC≡CtBu), Co2(CO)6 (HC≡CPh), Co2(CO)6(HC≡CH), Co2(CO)6(HC≡CCH3) 또는 Co2(CO)6(CH3 C≡CCH3)일 수 있다. 상기 코발트 전구체는 단독 또는 혼합하여 사용할 수 있다. 그리고, 상기 코발트 전구체 중에서 가장 바람직한 코발트 전구체는 디코발트 핵사카보닐 티부틸 아세틸렌 (Co2(CO)6(HC≡C tBu), CCTBA)이다.
이어서, 상기 증기화된 코발트 전구체를 상기 반도체 기판이 로딩되어 있는 상기 챔버 내로 공급한다. 그리고, 상기 증기화된 코발트 전구체를 캐리어하기 위한 캐리어가스로서는 아르곤 가스를 사용한다. 증기화된 코발트 전구체는 예컨대 약 10sccm 내지 100sccm의 유량으로 공급할 수 있다. 그 결과, 상기 반도체 기판의 상면에는 코발트막이 형성된다.
일반적으로 MOCVD법에 의하여 증착된 코발트막에는 탄소 및 산소 등과 같은 불순물이 포함되어 있을 수 있다. 그 이유는 금속 유기물 소스로 사용되는 코발트 전구체에 포함된 여러 가지 리간드가 불완전하게 반응하여 막내에 계속 잔류하기 때문인 것으로 추정된다. 그리고, 현재 MOCVD법에 의하여 증착되는 박막은 그 증착 메커니즘이 명확히 밝혀지지 않았기 때문에, 지금 현재로서는 원천적으로 불순물이 잔류하는 현상을 막기는 어렵다. 이러한 불순물은 후속 1차 열처리 과정에서 코발트막 내에서 확산을 한다. 확산이 일어나면 산화 코발트(cobalt oxide) 및 탄화 코발트(cobalt carbide)가 코발트막내에 형성된다. 산화 코발트와 탄화 코발트는 비금속성 물질이기 때문에, 후속 잔류 코발트막의 제거 공정에서 잘 제거되지 않는다. 그 결과, 2차 열처리 후에 형성된 코발트 실리사이드막 내에 상기 산화 코발트 및/또는 탄화 코발트와 같은 불순물은 계속 잔류할 수가 있다.
이와 같이, 코발트 실리사이드막 내에 잔류하게 될 불순물을 제거하기 위한 한 가지 방법은 수소 플라즈마 처리를 하는 것이다. 수소 플라즈마 처리를 위하여, 먼저 상기 코발트막을 형성하는 도중에 또는 코발트막을 형성한 다음에 수소 가스를 상기 챔버 내로 공급한다. 상기 수소 가스는 예컨대 약 500sccm 내지 5000sccm의 유량으로 공급할 수 있다. 그리고, 상기 공급된 수소 가스를 이용하여 상기 형성 중인 코발트막 또는 형성이 완료된 코발트막에 대하여 플라즈마 처리를 한다. 상기 수소 플라즈마 처리는 상기 코발트막내에 포함되어 있는 탄소 또는 산소와 같은 불순물들과 반응하여 상기 불순물을 코발트막으로부터 제거하기 위한 것이다. 그러나, 이러한 수소 플라즈마 처리는 불순물을 완전하게 제거할 수가 없다. 상기한 수소 플라즈마 처리 공정은 임의적인 공정이다.
코발트 실리사이드막 내에 잔류하게 될 불순물을 제거하기 위한 다른 한 가지 방법은 본 실시예에서와 같이 1차 열처리 공정을 초고 진공(Ultra High Vacuum, UHV)의 조건 하에서 실시하는 것이다(S12). 여기서, 초고 진공이란 열처리 공정 챔버 내부의 압력이 수 토르(Torr) 미만 보다 바람직하게는 10-9토르 내지 10-3토르 사이인 것을 말한다. 압력이 10-3토르 내지 그 부근인 경우에는 분위기 가스로서 질소, 아르곤 또는 헬륨 등을 사용할 수 있으며, 10-6토르 이하인 경우에는 분위기 가스를 사용하지 않을 수 있다.
열처리 공정 챔버의 내부를 초고 진공 상태로 만들기 위해서는 열처리 과정에서 공정 챔버의 내부를 지속적으로 아웃개스(outgas)해 주어야 한다. 외부 조건이 초고 진공 상태이면, 열처리로 활성화된 산소나 탄소와 같은 불순물이 코발트막의 외부로 확산(outdiffusuion)되기 때문에 코발트막내에 불순물이 잔류하는 것을 방지할 수 있다. 그리고, 코발트막의 표면에 자연 산화막이 형성되어 있는 경우에는, 아웃 개스 과정에서 자연 산화막도 제거할 수가 있다.
1차 열처리 공정은 퍼니스(furnace) 방식 또는 급속열처리(Rapid Thermal Process, RTP) 방식으로 진행할 수 있는데, 후자의 방법이 더 바람직하다. 1차 열처리는 예컨대, 300℃ 내지 600℃의 온도로 실시한다. 상기 제1 열처리에 의하여 코발트 및 실리콘은 서로 반응하여 CoSi막이 생성된다.
계속해서, CoSi막으로 반응하지 않고 남아 있는 코발트막을 제거한다(S13). 상기 코발트막은 습식 식각 공정에 의하여 제거할 수 있다. 습식 식각제로서 예컨대, 황산, 아세트산 또는 질산 등과 같은 금속 식각제를 사용하며, 습식 식각 공정은 약 10분 내지 100분 정도의 시간 동안 수행할 수 있다.
그리고, 상기 반도체 기판을 2차 열처리함으로써, CoSi2막을 형성한다(S14). 제2 열처리 공정은 CoSi막을 CoSi2막으로 전이시키기 위한 것이다. 그러므로, 제2 열처리 공정은 약 700℃ 내지 1000℃의 온도로 실시하는 것이 바람직하다. 제2 열처리 공정은 제1 열처리 단계와 같이 반드시 초고 진공의 조건에서 실시할 필요는 없다. 예컨대, 제2 열처리 공정은 종래와 같이 약 740토르의 압력에서 실시할 수도 있으며, 제1 열처리 공정과 같이 초고 진공의 조건하에서 실시할 수도 있다.
실시예 2
도 2에는 본 발명의 제2 실시예에 따른 코발트 실리사이드막의 형성방법을 보여주는 흐름도가 도시되어 있다.
먼저, 소정의 챔버 내에 반도체 기판을 로딩하여, 상기 반도체 기판의 실리콘 표면 상에 코발트막을 형성한다(S21). 코발트막을 형성하기 위하여 MOCVD법을 실시한다. 상기 코발트막의 형성 단계(S21)는 전술한 제1 실시예에 따른 코발트막의 형성 단계(S11)와 동일하므로, 여기서는 자세한 설명은 생략한다. 그리고, 본 실시예에서도 코발트막을 형성하는 중이나 또는 코발트막을 형성한 다음에 플라즈마 처리 공정을 더 실시할 수도 있다.
다음으로, 상기 플라즈마막 상에 캡핑막을 형성한다(S22). 캡핑막은 반도체 기판이 대기에 노출된 경우에 코발트막의 표면에 자연 산화막과 같은 불순물이 생기는 것을 방지하기 위한 역할을 한다. 캡핑막은 티타늄막, 질화티타늄막 또는 티타늄막과 질화티타늄막의 복합막으로 형성할 수 있다.
그러나, 캡핑막은 티타늄막의 단일막으로 형성하는 것이 보다 바람직하다. 왜냐하면, 티타늄막 상에 질화티타늄막을 더 형성하는 경우에는, 상기 질화티타늄막이 후속 1차 열처리 공정 중에 불순물의 아웃개스를 방해할 수 있기 때문이다. 그 결과, 불순물에 의하여 코발트막과 티타늄막이 비전도성 물질막으로 변이되어, 후속 스트립 공정에서도 제거되지 않을 수가 있으며, 특히 상기 비전도성 물질막이 코발트막 상에 잔류하게 되면 코발트 실리사이드막의 저항을 증가시킬 수가 있다. 또한, 티타늄 캡핑막은 코발트막의 산화를 방지하는 동시에 후속 1차 열처리 공정 시에 코발트막 상에 형성되어 있을 수 있는 코발트 산화막을 환원시키는 역할도 한다.
상기 티타늄막은 일반적으로 물리기상증착법에 의해 형성한다. 그러나, 화학기상증착법이나 원자층증착법을 사용할 수도 있다. 상기 티타늄막은 약 10Å 내지 300Å의 두께, 바람직하게는 약 50Å 내지 300Å 정도의 두께로 형성한다. 물리기상증착법은 통상적으로 진공 상태에서 실시되기 때문에, 공정 챔버 내부의 압력은 통상적으로 약 10-6토르 내지 10-3토르 정도의 압력에서 실시한다. 그러므로, 캡핑막을 물리기상증착법으로 실시하는 경우에는 캡핑막을 형성하는 도중에는 코발막의 자연 산화가 생기지 않는다. 그러나, 코발트막의 형성 공정과 캐핑막의 형성 공정의 서로 다르기 때문에, 상기 공정의 중간에 진공이 파괴되어서 코발트막에는 자연 산화막 등이 생길 수도 있다.
계속해서, 코발트와 실리콘의 반응을 촉진시키기 위하여 1차 열처리 공정을 실시한다(S23). 본 실시예에서도 코발트 실리사이드막 내에 잔류하게 될 불순물 및/또는 자연 산화막을 제거하 위하여 1차 열처리 공정은 초고 진공의 조건 하에서 실시한다. 1차 열처리 공정에 의하여, 코발트막 내에 함유되어 있는 산소나 탄소 등의 불순물을 코발트막 외부로 확산시킨다. 그리고, 자연 산화막이 형성되어 있는 경우에는 상기 자연 산화막을 환원시킨다. 기타, 1차 열처리 공정의 구체적인 공정 조건들은 제1 실시예와 동일하기 때문에 상세한 설명은 생략한다.
계속해서, CoSi막으로 반응하지 않고 남아 있는 코발트막과 캡핑막을 제거한다(S24). 상기 코발트막과 캐핑막은 제1 실시예와 마찬가지로 습식 식각 공정에 의하여 제거할 수 있다.
그리고, 상기 반도체 기판을 2차 열처리함으로써, CoSi2막을 형성한다(S25). 제2 열처리 공정의 구체적 조건도 제1 실시예와 동일하다.
실시예 3
도 3a 내지 도 3e에는 본 발명의 제3 실시예에 따른 반도체 장치의 제조방법을 보여주는 개략적인 단면도가 공정 순서에 도시되어 있다. 본 실시예에서는 상기 제1 실시예 및 제2 실시예와의 차이점에 대해서 자세히 설명하기로 한다. 따라서, 본 실시예에서 자세하게 기술되지 않은 각 공정 단계의 구체적인 내용들은 전술한 제1 실시예와 제2 실시예가 동일하게 적용될 수 있다.
도 3a를 참조하면, 실리콘 기판(100)이 제공된다. 실리콘 기판(100)에는 통상의 소자 격리 공정을 수행하여 활성 영역과 소자 격리 영역(미도시)이 형성되어 있다. 소자 격리 영역은 예컨대, 얕은 트렌치 격리(Shallow Trench Isolation, STI) 영역일 수 있다.
계속해서, 상기 실리콘 기판(100)에 통상의 트랜지스터 형성 공정을 사용하여 게이트 전극 구조물(110) 및 소오스/드레인 영역(120)을 포함하는 트랜지스터를 제조한다. 게이트 전극 구조물(110)은 예컨대, 게이트 산화막 패턴(112), 상기 게이트 산화막 패턴 상에 적층된 폴리실리콘막 패턴(114) 그리고 상기 게이트 산화막 패턴(112)과 폴리실리콘막 패턴(114)의 측벽에 형성된 스페이서(116)를 포함한다. 경우에 따라서는, 상기 게이트 전극 구조물(110)은 폴리실리콘막 패턴(114)의 상부에 하드 마스크막 패턴(미도시)을 더 구비할 수도 있다. 그리고, 상기 소오스/드레인 영역(120)은 도시된 것과 달리 LDD(Lightly Doped Drain) 구조로 형성할 수도 있다.
도 3b를 참조하면, 상기 결과물 상에 코발트막(130)을 형성한다. 코발트막(130)은 적어도 상기 소오스/드레인 영역(120)과 폴리실리콘막 패턴(114) 상에는 형성하도록 한다. 코발트막(130)은 약 100Å 내지 200Å 정도의 두께로 형성할 수 있다. 코발트막(130)은 화학식 Co2(CO)6(R1-C≡C-R2 )(단, R1은 H 또는 CH3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다)로 표시되는 코발트 전구체를 사용하여 MOCVD법이나 ALD법으로 형성할 수 있는데, 전자의 방법이 더 바람직하다. 그리고, 임의적인 공정이지만 코발트막(130)을 형성하는 도중에 또는 코발트막(130)을 형성한 다음에는, 반도체 기판(100)을 수소 플라즈마 처리할 수도 있다.
상기 코발트 전구체로는 디코발트 핵사카보닐 티부틸 아세틸렌(CCTBA)을 사용할 수 있다. 코발트막(130)을 형성하기 위하여 먼저, 상기 CCTBA를 MOCVD 챔버의 외부에서 버블링하여 증기화시킨다. 그리고, 상기 증기화된 CCTBA를 실리콘 기판(100)이 로딩되어 있는 MOCVD 챔버에 공급한다. 이때, 캐리어 가스로서 아르곤 가스를 제공한다. MOCVD 공정 챔버에 공급된 증기화된 CCTBA는 코발트와 결합하는 탄소 및 산소들의 결합이 끊어지면서 상기 기판의 전면에서는 코발트막(130)이 증착된다. MOCVD 공정의 결과, 증착된 코발트막(130) 내에는 산소와 탄소와 같은 불순물이 함유되어 있을 수 있으며, 자연 산화막 등이 형성되어 있을 수 있다.
상기 코발트막의 두께는 후속의 열처리 공정에서 상기 코발트막 아래의 실리콘이 소모되는 두께를 고려하여 결정한다. 구체적으로, 상기 코발트막은 상기 실리콘 기판 내에 형성되는 소오스/드레인 영역의 깊이를 고려하는데, 후속하는 열처리 공정에 의하여 형성되는 코발트 실리사이드막이 적어도 상기 소오스/드레인 영역을 이루는 실리콘은 완전히 소모하지 않도록 하여야 한다.
계속해서 도 3b를 참조하면, 상기 코발트막(130) 상에 캡핑막(140)을 형성한다. 상기 캡핑막(140) 형성 공정은 임의적인 공정이다. 예를 들어, 코발트막(130) 형성 공정과 후속 1차 열처리 공정이 진공 상태에서 연속적으로 진행되고 코발트막(130) 상에 자연 산화막 등과 같은 불순물이 존재하지 않는 경우에는 캡핑막(140) 형성 공정은 생략할 수도 있다. 상기 캡핑막(140)은 티타늄막이나 질화티타늄막의 단일막이나 티타늄막과 질화티타늄막의 복합막으로 형성할 수 있으며, 티타뉴막의 단일막으로 형성하는 것이 보다 바람직하다. 티타늄막(140)은 예컨대, 약 50Å 내지 300Å 정도의 두께로 형성할 수 있다.
도 3c를 참조하면, 코발트막(130)과 티타늄막(140)이 증착된 기판을 초고 진공 상태에서 1차로 열처리를 한다. 초고 진공 상태는 전술한 바와 같이 수 토르 미만의 압력, 바람직하게는 약 10-9토르 내지 10-3토르 사이의 압력을 말한다. 그리고, 상기 1차 열처리 단계는 약 300℃ 내지 600℃의 온도에서 실시하며, 약 400℃ 내지 500℃의 온도로 약 90초 정도 실시하는 것이 바람직하다. 열처리 공정은 퍼니스 방식이나 급속 열처리(RTP) 방식으로 수행할 수 있는데, 후자의 경우가 더 바람직하다.
코발트와 실리콘이 반응하여 Co2Si 또는 CoSi로 상전이를 일으키는 온도는 약 400℃ 내지 450℃ 사이의 온도로 알려져 있다. 또한, CoSi2로 상전이를 일으키는 온도는 약 600℃ 이상으로 알려져 있다. 따라서, 전술한 온도 조건에서 열처리를 하면, 상기 코발트와 실리콘이 서로 반응하여 Co2Si막 또는 CoSi막(135)(이하, CoSi막이라 한다)이 형성된다.
도 3d를 참조하면, 티타늄막(140) 및 미반응 코발트막(130a)을 제거하는 스트립(strip) 공정을 실시한다. 상기 스트립 공정은 전술한 바와 같이 황산 등과 같은 금속 식각제을 사용하는 습식 식각 공정으로 실시할 수 있다. 그 결과, 실리콘 기판(100)의 표면에는 CoSi막(135)과 게이트 전극 구조물의 스페이서(116)가 노출된다.
도 3e를 참조하면, 상기 실리콘 기판(100)에 대하여 2차 열처리를 실시하여 CoSi2막(135a)을 형성한다. 상기 2차 열처리 단계는 약 600℃ 내지 900℃의 온도, 바람직하게는 약 800℃ 내지 900℃의 온도에서 약 30초 정도 실시한다. 상기 2차 열처리에 의하여 상기 CoSi막(135)과 소오스/드레인 영역(120a)의 실리콘이 반응을 일으켜서, CoSi2막(135a)으로 상전이를 일으킨다. 이 때, 새롭게 형성되는 CoSi2막(135a)에 의하여 소오스/드레인 영역(120b)의 실리콘 전부가 소모되어서는 안된다. 즉, 도시된 바와 같이, CoSi2막(135a)의 하부에 소오스/드레인 영역(120b)의 일부가 잔류하고 있어야 한다. 상기한 공정의 결과, 게이트 전극 구조물의 상부 표면 및 소오스/드레인 영역의 상면 상에 코발트 실리사이드(CoSi2)막이 형성된다.
이후, 통상적인 반도체 장치의 제조 공정을 실시하여 반도체 장치를 완성한다.
실시예 4
도 4a 내지 도 4d에는 본 발명의 제4 실시예에 따른 반도체 장치의 제조방법을 보여주는 개략적인 단면도가 공정 순서에 도시되어 있다. 본 실시예에서도 상기 제1 실시예 및 제2 실시예와의 차이점에 대해서 자세히 설명하기로 한다. 따라서, 본 실시예에서 자세하게 기술되지 않은 각 공정 단계의 구체적인 내용들은 전술한 제1 실시예와 제2 실시예가 동일하게 적용될 수 있다.
도 4a를 참조하면, 실리콘 기판의 표면 또는 상면에 폴리실리콘막 또는 폴리실리콘막 패턴(210)이 노출된 반도체 기판(200)이 제공되어 있다. 실리콘 기판의 표면이 노출되어 있는 경우에 폴리실리콘막 또는 폴리실리콘막 패턴(210)은 형성되어 있지 않을 수도 있다. 그리고, 상기 폴리실리콘막(210) 상에 실리콘 산화물로 층간 절연막(220)을 형성한 다음, 통상적인 반도체 제조 공정으로 상기 층간 절연막(220)을 패터닝하여 콘택 홀(225)을 형성한다. 상기 콘택 홀(225)에 의하여 폴리실리콘막(210)의 일부 또는 폴리실리콘막 패턴(210)의 일부가 노출된다.
도 4b를 참조하면, 적어도 노출된 폴리실리콘막(210) 상에 코발트막(230)을 형성한다. 코발트막(230)은 도시된 바와 같이, 콘택 홀(225)의 저면과 측벽 그리고 층간 절연막(220) 상에 형성할 수 있다. 코발트막(230)은 전술한 실시예에 기술되어 있는 것과 같이 예를 들어, MOCVD법을 사용하여 형성할 수 있다. 그리고, 상기 코발트막(230) 상에는 캡핑막으로서 티타늄막(240)을 형성한다.
도 4c를 참조하면, 상기 코발트막(230) 및 티타늄막(240)이 증착된 반도체 기판(200)을 1차 열처리한다. 1차 열처리는 전술한 바와 같이, 초고 진공의 조건하에서 실시하며, 약 400℃ 내지 500℃ 정도의 온도에서 실시하는 것이 바람직하다. 1차 열처리 공정의 결과, 콘택 홀의 저면에는 Co2Si막 또는 CoSi막(235)이 형성된다.
도 4d를 참조하면, 상기 티타늄막(240)과 미반응한 코발트막(230a)을 습식 식각에 의해 제거하는 스트립 공정을 실시한다. 그리고, 계속해서 상기 반도체 기판을 약 800℃ 내지 900℃ 정도의 온도로 2차 열처리한다. 상기 2차 열처리에 의하여 Co2Si막 또는 CoSi막(235)은 CoSi2막으로 전이된다.
그리고, 계속해서 통상적인 반도체 제조 공정으로 콘택 홀 내에 도전 물질을 매립함으로써 콘택을 완성한다.
본 발명에 의하면, MOCVD법이나 원자층 증착법을 사용하기 때문에 증착되는 코발트막의 스텝 커버리지가 양호하며, 그 결과 균일한 두께를 갖는 코발트 실리사이드막의 형성이 가능하기 때문에 안정된 전기적 특성을 갖는 반도체 장치의 제조가 가능하다.
뿐만 아니라, MOCVD법을 사용함에 따라서 코발트막 내에 불순물이 함유되거나 코발트막을 형성한 다음에 진공 파괴(vacuum break)로 인하여 자연 산화막 등이 생기더라도, 초고 진공 조건하에서 열처리를 하기 때문에 불순물이나 자연 산화막이 코발트 실리사이드막내에 잔류하는 것을 억제할 수 있다. 따라서, 코발트 실리사이드막의 저항이 증가하는 것을 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 코발트 실리사이드막의 형성방법을 보여주는 흐름도이다.
도 2는 본 발명의 제2 실시예에 따른 코발트 실리사이드막의 형성방법을 보여주는 흐름도이다.
도 3a 내지 도3e는 본 발명의 제3 실시예에 따른 반도체 장치의 제조방법을 개략적으로 보여주는 단면도이다.
도 4a 내지 도 4d는 본 발명의 제4 실시예에 따른 반도체 장치의 제조방법을 개략적으로 보여주는 단면도이다.

Claims (35)

  1. 하기 화학식으로 표시되는 코발트 전구체를 소오스 가스로 공급하여 적어도 반도체 장치의 실리콘 표면 상에 코발트막을 형성하는 단계;
    상기 실리콘과 상기 코발트가 반응하도록 상기 반도체 장치를 진공 하에서 1차로 열처리하는 단계;
    상기 1차 열처리 단계에서 반응하지 않은 상기 코발트를 제거하는 단계; 및
    상기 반도체 장치를 2차로 열처리하여 코발트 실리사이드(CoSi2)막을 형성하는 단계를 포함하는 코발트 실리사이드막의 형성방법.
    < 화학식 >
    Co2(CO)6(R1-C≡C-R2)
    단, R1은 H 또는 CH3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다.
  2. 제1항에 있어서,
    상기 1차 열처리 단계는 10-9토르 내지 10-3토르의 압력하에서 실시하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  3. 제2항에 있어서,
    상기 1차 열처리 단계는 급속 열처리 공정(Rapid Thermal Process, RTP)을 사용하여 수행하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  4. 제2항에 있어서,
    상기 1차 열처리 단계는 아르곤, 질소 또는 헬륨을 분위기 가스로 사용하거나 또는 분위기 가스가 없는 초진공의 조건 하에서 수행하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  5. 제2항에 있어서,
    상기 1차 열처리 단계는 300℃ 내지 600℃ 온도로 실시하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  6. 제1항에 있어서,
    상기 코발트 전구체는 Co2(CO)6(HC≡CtBu), Co2(CO)6 (HC≡CPh), Co2(CO)6(HC≡CH), Co2(CO)6(HC≡CCH3) 또는 Co 2(CO)6(CH3C≡CCH3)인 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  7. 제1항에 있어서,
    상기 코발트막은 분자 유기물 화학기상증착법에 의해 형성하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  8. 제1항에 있어서,
    상기 코발트막 형성 단계 이후에, 상기 코발트막 상에 캡핑막을 형성하는 단계를 더 포함하고,
    상기 코발트막 제거 단계는 상기 캡핑막도 함께 제거하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  9. 제8항에 있어서,
    상기 캡핑막은 티타늄막, 질화티타늄막 또는 티타늄막과 질화티타늄막이 적층된 복합막인 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  10. 하기 화학식으로 표시되는 코발트 전구체를 소오스 가스로 공급하는 분자 유기물 화학기상증착법을 사용하여 적어도 반도체 장치의 실리콘 표면 상에 코발트막을 형성하는 단계;
    상기 코발트막 상에 캡핑막을 형성하는 단계;
    상기 실리콘과 상기 코발트가 반응하도록 상기 반도체 장치를 10-9토르 내지 10-3토르의 압력하에서 1차로 열처리하는 단계;
    상기 1차 열처리 단계에서 반응하지 않은 상기 코발트 및 상기 캡핑막을 제거하는 단계; 및
    상기 반도체 장치를 2차로 열처리하여 코발트 실리사이드(CoSi2)막을 형성하는 단계를 포함하는 코발트 실리사이드막의 형성방법.
    < 화학식 >
    Co2(CO)6(R1-C≡C-R2)
    단, R1은 H 또는 CH3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다.
  11. 제10항에 있어서,
    상기 1차 열처리 단계는 급속 열처리 공정(Rapid Thermal Process, RTP)을 사용하여 수행하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  12. 제10항에 있어서,
    상기 1차 열처리 단계는 아르곤, 질소 또는 헬륨을 분위기 가스로 사용하거나 또는 분위기 가스가 없는 조건 하에서 수행하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  13. 제10항에 있어서,
    상기 1차 열처리 단계는 300℃ 내지 600℃ 온도로 실시하고, 상기 2차 열처리 단계는 700℃ 내지 1000℃의 온도로 실시하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  14. 제10항에 있어서,
    상기 코발트 전구체는 Co2(CO)6(HC≡CtBu), Co2(CO)6 (HC≡CPh), Co2(CO)6(HC≡CH), Co2(CO)6(HC≡CCH3) 또는 Co 2(CO)6(CH3C≡CCH3)인 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  15. 제10항에 있어서,
    상기 캡핑막은 티타늄막, 질화티타늄막 또는 티타늄막과 질화티타늄막이 적층된 복합막인 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  16. 제10항에 있어서, 상기 코발트막 형성 단계는,
    상기 코발트 전구체를 소오스 가스로 공급하는 분자 유기물 화학기상증착법을 사용하여 반도체 장치의 실리콘 표면 상에 예비 코발트막을 형성하는 단계; 및
    상기 예비 코발트막 상에 포함된 불순물들을 제거하기 위해 수소 분위기에서 상기 예비 코발트막을 표면 처리하는 단계를 포함하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  17. 제16항에 있어서,
    상기 예비 코발트막 형성단계 및 상기 표면 처리단계는 각각 1회 이상 반복 수행하여 상기 코발트막을 형성하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  18. 실리콘 기판 상에 게이트 산화막 패턴, 폴리실리콘막 패턴 및 스페이서를 포함하는 게이트 전극 구조물을 형성하는 단계;
    상기 게이트 전극 구조물의 양측의 상기 실리콘 기판에 소오스/드레인 영역을 형성하는 단계;
    하기 화학식으로 표시되는 코발트 전구체를 소오스 가스로 공급하여 적어도 상기 게이트 전극 구조물 및 상기 소오스/드레인 영역 상에 코발트막을 형성하는 단계;
    상기 게이트 전극 구조물 상면의 실리콘 및 상기 소오스/드레인 영역 상면의 실리콘과 상기 코발트가 반응하도록 상기 실리콘 기판을 진공 하에서 1차로 열처리하는 단계;
    상기 1차 열처리 단계에서 반응하지 않은 상기 코발트를 제거하는 단계; 및
    상기 반도체 장치를 2차로 열처리하여 코발트 실리사이드(CoSi2)막을 형성하는 단계를 포함하는 반도체 장치의 제조방법.
    < 화학식 >
    Co2(CO)6(R1-C≡C-R2)
    단, R1은 H 또는 CH3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다.
  19. 제18항에 있어서,
    상기 1차 열처리 단계는 10-9토르 내지 10-3토르의 압력하에서 실시하는 것을 특징으로 하는 반도체 장치의 제조방법..
  20. 제19항에 있어서,
    상기 1차 열처리 단계는 급속 열처리 공정(Rapid Thermal Process, RTP)을 사용하여 수행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  21. 제19항에 있어서,
    상기 1차 열처리 단계는 아르곤, 질소 또는 헬륨을 분위기 가스로 사용하거나 또는 분위기 가스가 없는 초진공의 조건 하에서 수행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  22. 제19항에 있어서,
    상기 1차 열처리 단계는 300℃ 내지 600℃ 온도로 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.
  23. 제18항에 있어서,
    상기 코발트 전구체는 Co2(CO)6(HC≡CtBu), Co2(CO)6 (HC≡CPh), Co2(CO)6(HC≡CH), Co2(CO)6(HC≡CCH3) 또는 Co 2(CO)6(CH3C≡CCH3)인 것을 특징으로 하는 반도체 장치의 제조방법.
  24. 제18항에 있어서,
    상기 코발트막은 분자 유기물 화학기상증착법에 의해 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  25. 제18항에 있어서,
    상기 코발트막 형성 단계 이후에, 상기 코발트막 상에 캡핑막을 형성하는 단계를 더 포함하고,
    상기 코발트막 제거 단계는 상기 캡핑막도 함께 제거하는 것을 특징으로 하는 반도체 장치의 제조방법.
  26. 제25항에 있어서,
    상기 캡핑막은 티타늄막, 질화티타늄막 또는 티타늄막과 질화티타늄막이 적층된 복합막인 것을 특징으로 하는 반도체 장치의 제조방법.
  27. 실리콘 기판 상에 게이트 산화막 패턴, 폴리실리콘막 패턴 및 스페이서를 포함하는 게이트 전극 구조물을 형성하는 단계;
    상기 게이트 전극 구조물의 양측의 상기 실리콘 기판에 소오스/드레인 영역을 형성하는 단계;
    하기 화학식으로 표시되는 코발트 전구체를 소오스 가스로 공급하는 분자 유기물 화학기상증착법을 사용하여 적어도 상기 게이트 전극 구조물 및 상기 소오스/드레인 영역 상에 코발트막을 형성하는 단계;
    상기 코발트막 상에 캡핑막을 형성하는 단계;
    상기 게이트 전극 구조물 상면의 실리콘 및 상기 소오스/드레인 영역 상면의 실리콘과 상기 코발트가 반응하도록 상기 실리콘 기판을 진공 하에서 1차로 열처리하는 단계;
    상기 1차 열처리 단계에서 반응하지 않은 상기 코발트 및 상기 캡핑막을 제거하는 단계; 및
    상기 반도체 장치를 2차로 열처리하여 코발트 실리사이드(CoSi2)막을 형성하는 단계를 포함하는 반도체 장치의 제조방법.
    < 화학식 >
    Co2(CO)6(R1-C≡C-R2)
    단, R1은 H 또는 CH3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다.
  28. 제27항에 있어서,
    상기 1차 열처리 단계는 급속 열처리 공정(Rapid Thermal Process, RTP)을 사용하여 수행하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  29. 제27항에 있어서,
    상기 1차 열처리 단계는 아르곤, 질소 또는 헬륨을 분위기 가스로 사용하거나 또는 분위기 가스가 없는 조건 하에서 수행하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  30. 제27항에 있어서,
    상기 1차 열처리 단계는 300℃ 내지 600℃ 온도로 실시하고, 상기 2차 열처리 단계는 700℃ 내지 1000℃의 온도로 실시하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  31. 제27항에 있어서,
    상기 코발트 전구체는 Co2(CO)6(HC≡CtBu), Co2(CO)6 (HC≡CPh), Co2(CO)6(HC≡CH), Co2(CO)6(HC≡CCH3) 또는 Co 2(CO)6(CH3C≡CCH3)인 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  32. 제27항에 있어서,
    상기 캡핑막은 티타늄막, 질화티타늄막 또는 티타늄막과 질화티타늄막이 적층된 복합막인 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  33. 제27항에 있어서, 상기 코발트막 형성 단계는,
    상기 코발트 전구체를 소오스 가스로 공급하는 분자 유기물 화학기상증착법을 사용하여 반도체 장치의 실리콘 표면 상에 예비 코발트막을 형성하는 단계; 및
    상기 예비 코발트막 상에 포함된 불순물들을 제거하기 위해 수소 분위기에서 상기 예비 코발트막을 표면 처리하는 단계를 포함하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  34. 제33항에 있어서,
    상기 예비 코발트막 형성단계 및 상기 표면 처리단계는 각각 1회 이상 반복 수행하여 상기 코발트막을 형성하는 것을 특징으로 하는 코발트 실리사이드막의 형성방법.
  35. 실리콘 기판 또는 폴리실리콘막이 노출되어 있는 반도체 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 패터닝하여 상기 실리콘 기판 또는 상기 폴리실리콘막을 노출시키는 콘택 홀을 형성하는 단계;
    하기 화학식으로 표시되는 코발트 전구체를 소오스 가스로 공급하는 분자 유기물 화학기상증착법을 사용하여 상기 노출된 실리콘 기판 또는 폴리실리콘막의 표면 및 상기 층간 절연막의 표면에 코발트막을 형성하는 단계;
    상기 코발트막 상에 캡핑막을 형성하는 단계;
    상기 노출된 실리콘 기판 또는 폴리실리콘과 상기 코발트가 반응하도록 상기 반도체 기판을 진공 하에서 1차로 열처리하는 단계;
    상기 1차 열처리 단계에서 반응하지 않은 상기 코발트 및 상기 캡핑막을 제거하는 단계; 및
    상기 반도체 기판을 2차로 열처리하여 코발트 실리사이드(CoSi2)막을 형성하는 단계를 포함하는 반도체 장치의 제조방법.
    < 화학식 >
    Co2(CO)6(R1-C≡C-R2)
    단, R1은 H 또는 CH3를 포함하고, R2는 수소, t-부틸,페닐, 메틸 또는 에틸을 포함한다.
KR20030095410A 2003-12-23 2003-12-23 코발트 실리사이드막 형성방법 및 그 형성방법을 이용한반도체 장치의 제조방법 KR100555541B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20030095410A KR100555541B1 (ko) 2003-12-23 2003-12-23 코발트 실리사이드막 형성방법 및 그 형성방법을 이용한반도체 장치의 제조방법
US10/936,853 US7312150B2 (en) 2003-12-23 2004-09-09 Method of forming cobalt disilicide layer and method of manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030095410A KR100555541B1 (ko) 2003-12-23 2003-12-23 코발트 실리사이드막 형성방법 및 그 형성방법을 이용한반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20050064125A true KR20050064125A (ko) 2005-06-29
KR100555541B1 KR100555541B1 (ko) 2006-03-03

Family

ID=34675960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030095410A KR100555541B1 (ko) 2003-12-23 2003-12-23 코발트 실리사이드막 형성방법 및 그 형성방법을 이용한반도체 장치의 제조방법

Country Status (2)

Country Link
US (1) US7312150B2 (ko)
KR (1) KR100555541B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9051641B2 (en) * 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US7897513B2 (en) * 2007-06-28 2011-03-01 Texas Instruments Incorporated Method for forming a metal silicide
WO2010027112A1 (en) * 2008-09-04 2010-03-11 Integrated Process Systems Ltd Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same
WO2018098061A1 (en) 2016-11-23 2018-05-31 Entegris, Inc. Haloalkynyl dicobalt hexacarbonyl precursors for chemical vapor deposition of cobalt
CN116936475B (zh) * 2023-09-15 2023-12-22 粤芯半导体技术股份有限公司 半导体器件制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814294A (en) * 1987-07-30 1989-03-21 Allied-Signal Inc. Method of growing cobalt silicide films by chemical vapor deposition
US4902379A (en) * 1988-02-08 1990-02-20 Eastman Kodak Company UHV compatible lift-off method for patterning nobel metal silicide
JPH08186085A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
JP2738333B2 (ja) * 1995-03-30 1998-04-08 日本電気株式会社 半導体装置の製造方法
US5605865A (en) * 1995-04-03 1997-02-25 Motorola Inc. Method for forming self-aligned silicide in a semiconductor device using vapor phase reaction
JP2850883B2 (ja) 1995-10-28 1999-01-27 日本電気株式会社 半導体装置の製造方法
US6461951B1 (en) * 1999-03-29 2002-10-08 Advanced Micro Devices, Inc. Method of forming a sidewall spacer to prevent gouging of device junctions during interlayer dielectric etching including silicide growth over gate spacers
US6281117B1 (en) * 1999-10-25 2001-08-28 Chartered Semiconductor Manufacturing Ltd. Method to form uniform silicide features
US6365516B1 (en) * 2000-01-14 2002-04-02 Advanced Micro Devices, Inc. Advanced cobalt silicidation with in-situ hydrogen plasma clean
US6777565B2 (en) * 2000-06-29 2004-08-17 Board Of Trustees, The University Of Illinois Organometallic compounds and their use as precursors for forming films and powders of metal or metal derivatives
US20020061639A1 (en) * 2000-10-02 2002-05-23 Kazuichiroh Itonaga Semiconductor device and method for manufacturing the same
JP4333900B2 (ja) * 2000-11-30 2009-09-16 エーエスエム インターナショナル エヌ．ヴェー． 磁気メモリセル、磁気構造体及び磁気素子の製造方法、並びに磁気構造体用金属層の成長方法
US6346477B1 (en) * 2001-01-09 2002-02-12 Research Foundation Of Suny - New York Method of interlayer mediated epitaxy of cobalt silicide from low temperature chemical vapor deposition of cobalt
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
JP3545744B2 (ja) * 2001-12-28 2004-07-21 沖電気工業株式会社 半導体素子の製造方法
US6653236B2 (en) * 2002-03-29 2003-11-25 Micron Technology, Inc. Methods of forming metal-containing films over surfaces of semiconductor substrates; and semiconductor constructions
KR100485386B1 (ko) * 2003-04-08 2005-04-27 삼성전자주식회사 금속막 증착용 조성물 및 이를 이용한 금속막 형성 방법
KR100539274B1 (ko) * 2003-07-15 2005-12-27 삼성전자주식회사 코발트 막 증착 방법
US7012024B2 (en) * 2003-08-15 2006-03-14 Micron Technology, Inc. Methods of forming a transistor with an integrated metal silicide gate electrode
KR100539278B1 (ko) 2003-09-22 2005-12-27 삼성전자주식회사 코발트 실리사이드막 형성 방법 및 반도체 장치의 제조방법.
KR100578104B1 (ko) * 2003-12-16 2006-05-10 한국과학기술원 코발트-질소 박막을 이용한 코발트 다이실리사이드에피층의 형성방법

Also Published As

Publication number Publication date
US20050136659A1 (en) 2005-06-23
US7312150B2 (en) 2007-12-25
KR100555541B1 (ko) 2006-03-03

Similar Documents

Publication Publication Date Title
TWI289328B (en) Nickel silicide with reduced interface roughness
US20070099421A1 (en) Methods For Forming Cobalt Layers Including Introducing Vaporized Cobalt Precursors And Methods For Manufacturing Semiconductor Devices Using The Same
US7666786B2 (en) Methods of fabricating semiconductor devices having a double metal salicide layer
JP2002237469A (ja) 半導体素子の金属ゲート形成方法
KR20030027392A (ko) 티타늄 실리사이드 박막 형성방법
KR100407684B1 (ko) 반도체 소자의 제조 방법
KR100543207B1 (ko) 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법
KR100690923B1 (ko) 금속 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 제조 방법
KR100555541B1 (ko) 코발트 실리사이드막 형성방법 및 그 형성방법을 이용한반도체 장치의 제조방법
JPH1167688A (ja) シリサイド材料とその薄膜およびシリサイド薄膜の製造方法
KR100555565B1 (ko) 코발트 샐리사이드막을 포함하는 반도체 장치의 제조방법
KR20010083569A (ko) 반도체소자의 텅스텐 게이트전극 형성방법
KR20080002548A (ko) 메탈전극의 이상 산화를 방지할 수 있는 반도체소자의 제조방법
KR100695896B1 (ko) 금속 게이트 전극을 구비하는 반도체 장치의 형성 방법 및이에 의해 형성된 장치
TW202349472A (zh) 用於半導體裝置的電極形成方法及用於半導體裝置的電極
JPH05291179A (ja) 半導体装置の製造方法
KR20050059924A (ko) 반도체 소자의 게이트 전극 형성방법
KR20060032919A (ko) 플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법
US20050227469A1 (en) Method of manufacturing semiconductor device
KR20010045388A (ko) 반도체 소자의 게이트 전극 형성 방법
KR20060002061A (ko) 반도체 소자의 게이트 구조물 및 그 제조 방법
KR20050056379A (ko) 반도체 소자의 게이트 전극 형성방법
KR20020002545A (ko) 반도체 소자의 실리사이드막 형성 방법
KR20040001897A (ko) 텅스텐 게이트를 갖는 반도체 소자 제조 방법
KR20010045398A (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 15