KR20050058846A - 랜딩플러그 제조 방법 - Google Patents

랜딩플러그 제조 방법 Download PDF

Info

Publication number
KR20050058846A
KR20050058846A KR1020030090828A KR20030090828A KR20050058846A KR 20050058846 A KR20050058846 A KR 20050058846A KR 1020030090828 A KR1020030090828 A KR 1020030090828A KR 20030090828 A KR20030090828 A KR 20030090828A KR 20050058846 A KR20050058846 A KR 20050058846A
Authority
KR
South Korea
Prior art keywords
landing plug
tungsten
polysilicon
etching
manufacturing
Prior art date
Application number
KR1020030090828A
Other languages
English (en)
Inventor
강대인
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030090828A priority Critical patent/KR20050058846A/ko
Publication of KR20050058846A publication Critical patent/KR20050058846A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 게이트 및 소정의 하부 구조가 형성된 반도체 기판에 제 1 층간 절연막을 증착하는 단계와; 상기 제 1 층간 절연막을 식각하여 랜딩 플러그 콘택을 형성하는 단계와; 상기 랜딩 플러그 콘택이 매립되도록 폴리실리콘을 증착하는 단계와; 상기 랜딩 플러그 콘택의 폴리실리콘을 1차로 식각하는 단계와; 상기 폴리실리콘을 에치백하여 2차로 식각하는 단계와; 상기 식각된 랜딩 플러그 콘택부를 텅스텐으로 매립한 후 평탄화 하는 단계를 포함하는 것을 특징으로 하는 랜딩플러그 제조 방법에 관한 것이다.
이러한 본 발명에 의한 랜딩플러그 제조 방법에 따르면, 랜딩플러그를 폴리/텅스텐의 이중 구조로 형성하고 추가의 임플란트 공정을 진행하지 않고 비트라인 텅스텐을 형성함으로써, 랜딩플러그와 비트라인간의 계면 저항 특성을 향상시키고, 하부의 접합 영역으로의 도펀트 확산을 방지할 수 있다.

Description

랜딩플러그 제조 방법{Method for manufacturing Landing Plug}
본 발명은 랜딩플러그 제조 방법에 관한 것으로, 보다 상세하게는 랜딩 플러그와 비트라인간의 오믹 접촉 특성을 별도의 임플란트 공정 없이 확보함으로써 소자의 리프레시 특성 저하를 방지할 수 있는 랜딩플러그 제조 방법에 관한 것이다.
일반적으로 셀 의 비트라인 노드의 LPC(Landing Plug Contact) 형성 후에 LP 폴리를 증착한 다음 그 상부에 비트라인 노드의 콘택홀을 형성하다. 그리고 나서 비트라인 텅스텐을 증착하면 텅스텐막 증착시에 WF6(텅스텐 플로린)에 의한 플루오린의 영향으로 하부 LP 폴리와의 저항 특성을 저하시키게된다. 그리하여 랜딩 플러그 평탄화 공정후에 임플란트 공정을 통해 텅스텐과의 저항 특성을 향상시킨다. 그런데, 이러한 임플란트 공정을 진행할 경우 후속 공정에서의 열에 의해 임플란트된 도펀트가 셀 접합 영역으로 아웃 디퓨젼(Out-diffusion)되어 접합영역의 특성을 열화시켜 리프레시 특성을 저하시킨다.
도1a 내지 도1d는 종래 기술에 의한 랜딩 플러그 제조 방법을 나타낸 순차적인 공정 단면도이다.
우선, 도1a에 도시된 바와 같이 실리콘 기판(100)에 소자 분리막(102)을 형성하여 활성 영역과 비활성 영역을 분리한 후 통상의 공정을 진행하여 게이트(104)를 형성한다. 그런 다음, 제 1 층간 절연막(106)으로 소자간 분리를 한 후에 소정의 사진 및 식각 공정을 진행하여 랜딩 플러그 콘택을 형성한다.
이어서, 도1b에 도시된 바와 같이 랜딩플러그용 폴리실리콘(208)을 증착한다. 그리고 화학 기계적 평탄화 공정으로 상기 폴리실리콘(208)을 평탄화한 후에 도1c에 도시된 바와 같이 후속 형성되는 비트라인과의 오믹 접촉을 위해 임플란트 공정을 진행한다.
그리고 나서, 제 2 층간 절연막(210)을 증착한 후 비트라인 콘택 식각 공정을 진행하고 도1d에 도시된 바와 같이 비트라인 텅스텐(212)을 매립한다.
이와 같은 종래 기술에 의한 랜딩 플러그 제조 방법에 의하면, 랜딩 플러그 상부에 형성되는 비트라인과의 저항 특성을 위해 랜딩플러그 평탄화 공정후에 임플란트 공정을 진행하게된다. 그런데, 후속 열공정을 진행하게 되면, 임플란트된 도펀트가 셀 접합 영역으로 아웃-디퓨젼되어 정션 특성을 열화시켜 결국, 리프레시 특성을 저하시키게된다.
상기와 같은 문제점을 해결하기 위한 본 발명은 랜딩 플러그를 폴리/텅스텐의 이중 구조로 형성하여 후속 증착되는 비트라인 텅스텐과의 저항 특성 저하를 방지하고 추가의 임플란트 공정을 진행하지 않음으로써, 하부의 접합 영역의 리프레시 열화 현상을 방지할 수 있도록 하는 랜딩플러그 제조 방법을 제공하기 위한 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 게이트 및 소정의 하부 구조가 형성된 반도체 기판에 제 1 층간 절연막을 증착하는 단계와; 상기 제 1 층간 절연막을 식각하여 랜딩 플러그 콘택을 형성하는 단계와; 상기 랜딩 플러그 콘택이 매립되도록 폴리실리콘을 증착하는 단계와; 상기 랜딩 플러그 콘택의 폴리실리콘을 1차로 식각하는 단계와; 상기 폴리실리콘을 에치백하여 2차로 식각하는 단계와; 상기 식각된 랜딩 플러그 콘택부를 텅스텐으로 매립한 후 평탄화 하는 단계를 포함하는 것을 특징으로 하는 랜딩플러그 제조 방법에 관한 것이다.
상기와 같은 본 발명에 의한 랜딩플러그 제조 방법에 의하면, 랜딩 플러그를 폴리/텅스텐 이중 구조로 형성하여 후속 증착되는 비트라인과의 계면 저항 특성을 향상시켜 별도의 임플란트 공정을 진행하지 않으므로, 하부 접합 영역으로의 도펀트 확산을 방지하여 리프레시 특성 열화를 방지할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도2a 내지 도2g는 본 발명에 의한 랜딩 플러그 제조 방법을 나타낸 순차적인 공정 단면도이다.
우선, 도2a에 도시된 바와 같이 실리콘 기판(200)에 소정의 소자 분리막(202)을 형성하여 활성 영역과 비활성 영역을 분리한 후에 통상의 게이트 형성 공정을 진행하여 게이트(204)를 패터닝한다. 그런 다음, 제 1 층간 절연막(206)을 증착하고 식각 공정을 진행하여 랜딩 플러그 콘택(LPC : 206)을 형성한다.
이어서, 도2b에 도시된 바와 같이 랜딩 플러그 콘택이 매립되도록 폴리실리콘(208)을 증착하고, 도2c에 도시된 바와 같이 상기 게이트 사이의 폴리실리콘을 1차로 식각한다.
그런 다음, 도2d에 도시된 바와 같이 에치백 공정을 진행하여 상기 게이트 사이의 폴리실리콘을 2차로 식각하여 리세스시킨 후에 도2e에 도시된 바와 같이 랜딩플러그용 텅스텐(210)을 증착한다.
상기 랜딩 플러그용 텅스텐(210)에 대한 에치백 공정을 진행한 후에 화학 기계적 평탄화를 진행하여 도2f에 도시된 바와 같이 폴리/텅스텐의 이중 구조의 랜딩 플러그(212)를 형성한다.
이후, 후속 공정으로 도2g에 도시된 바와 같이 제 2 층간 절연막(214)으로 상기 랜딩 플러그를 매립한 후에 제 2 층간 절연막을 식각하여 비트라인 콘택을 형성한 후 비트라인 물질(216)로 매립한다.
이와 같이 본 발명에 의한 랜딩 플러그 제조 방법에 의하면, 소정의 식각 공정으로 랜딩 플러그 콘택의 폴리실리콘을 1차 식각하고, 에치백 공정으로 2차 식각한 다음 식각된 부분에 텅스텐을 매립하여 랜딩 플러그가 폴리/텅스텐의 이중 구조가 되도록함으로서, 이후 랜딩 플러그 평탄화 공정 후에 임플란트 공정 없이 비트라인 콘택 노드의 저항을 낮출 수 있다.
상기한 바와 같이 본 발명은 랜딩 플러그를 폴리/텅스텐의 이중으로 형성함으로써 후속 랜딩 플러그 평탄화 공정후에 임플란트 공정을 진행하지 않아도 된다. 이에 따라, 임플란트 공정 후의 열공정에 의한 불순물 확산 현상을 방지하여 접합 영역의 특성 열화에 따른 리프레시 특성 저하를 방지할 수 있다.
도1a 내지 도1d는 종래 기술에 의한 랜딩 플러그 제조 방법을 나타낸 순차적인 공정 단면도이다.
도2a 내지 도2g는 본 발명에 의한 랜딩 플러그 제조 방법을 나타낸 순차적인 공정 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
200 : 실리콘 기판 202 : 소자 분리막
204 : 게이트 206 : 제 1 층간 절연막
208 : 폴리실리콘 210 : 랜딩 플러그 텅스텐
212 : 랜딩플러그 214 : 제 2 층간 절연막
216 : 비트라인

Claims (3)

  1. 게이트 및 소정의 하부 구조가 형성된 반도체 기판에 제 1 층간 절연막을 증착하는 단계와;
    상기 제 1 층간 절연막을 식각하여 랜딩 플러그 콘택을 형성하는 단계와;
    상기 랜딩 플러그 콘택이 매립되도록 폴리실리콘을 증착하는 단계와;
    상기 랜딩 플러그 콘택의 폴리실리콘을 1차로 식각하는 단계와;
    상기 폴리실리콘을 에치백하여 2차로 식각하는 단계와;
    상기 식각된 랜딩 플러그 콘택부를 텅스텐으로 매립한 후 평탄화 하는 단계를
    포함하는 것을 특징으로 하는 랜딩플러그 제조 방법.
  2. 제 1항에 있어서, 상기 폴리실리콘은 100~4000Å의 두께로 증착하는 것을 특징으로 하는 랜딩플러그 제조 방법.
  3. 제 1항에 있어서, 상기 텅스텐은 100~4000Å의 두께로 증착하는 것을 특징으로 하는 랜딩플러그 제조 방법.
KR1020030090828A 2003-12-12 2003-12-12 랜딩플러그 제조 방법 KR20050058846A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030090828A KR20050058846A (ko) 2003-12-12 2003-12-12 랜딩플러그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030090828A KR20050058846A (ko) 2003-12-12 2003-12-12 랜딩플러그 제조 방법

Publications (1)

Publication Number Publication Date
KR20050058846A true KR20050058846A (ko) 2005-06-17

Family

ID=37252152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030090828A KR20050058846A (ko) 2003-12-12 2003-12-12 랜딩플러그 제조 방법

Country Status (1)

Country Link
KR (1) KR20050058846A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855867B1 (ko) 2007-06-29 2008-09-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101017804B1 (ko) * 2008-07-29 2011-02-28 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855867B1 (ko) 2007-06-29 2008-09-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101017804B1 (ko) * 2008-07-29 2011-02-28 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법

Similar Documents

Publication Publication Date Title
JP3445495B2 (ja) 半導体装置
US5937292A (en) Nitride cap formation in a DRAM trench capacitor
JP2924771B2 (ja) 蓄積容量部形成方法
KR20110016218A (ko) 반도체 소자 및 그 형성방법
KR20000028563A (ko) 반도체장치및그제조방법
US7518175B2 (en) Semiconductor memory device and method for fabricating the same
JP3146316B2 (ja) 半導体装置及びその製造方法
JP2006245578A (ja) 半導体装置の製造方法
KR20040025966A (ko) 캐패시터 및 그의 제조 방법
KR20020079792A (ko) 자기정렬 무경계 콘택트를 마스킹 프로세스없이 형성하는방법
KR20050058846A (ko) 랜딩플러그 제조 방법
US20030207531A1 (en) Method for forming polysilicon connected deep trench dram cell
US20040067653A1 (en) Method of forming contact hole
KR100403329B1 (ko) 반도체소자의 비트라인 형성방법
KR100426492B1 (ko) 반도체소자의전하저장전극형성방법
US6251769B1 (en) Method of manufacturing contact pad
KR100855285B1 (ko) 반도체 소자의 제조방법
KR100832018B1 (ko) 반도체 소자 및 그 제조 방법
KR20060104033A (ko) 리세스된 활성영역을 갖는 반도체소자 및 그의 제조 방법
KR100416837B1 (ko) 반도체소자의 비트라인 형성방법
KR100642392B1 (ko) 반도체 소자 및 그 제조 방법
KR940009595B1 (ko) 금속배선막 형성방법
KR20000046812A (ko) 반도체소자의 제조방법
KR100444314B1 (ko) 반도체소자제조방법
KR20050050908A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination