KR20050056882A - 콘덴서 및 그 제조방법 - Google Patents

콘덴서 및 그 제조방법 Download PDF

Info

Publication number
KR20050056882A
KR20050056882A KR1020040103448A KR20040103448A KR20050056882A KR 20050056882 A KR20050056882 A KR 20050056882A KR 1020040103448 A KR1020040103448 A KR 1020040103448A KR 20040103448 A KR20040103448 A KR 20040103448A KR 20050056882 A KR20050056882 A KR 20050056882A
Authority
KR
South Korea
Prior art keywords
conductive film
film
substrate
laminated
electrode plate
Prior art date
Application number
KR1020040103448A
Other languages
English (en)
Inventor
구라하시하지메
가타야마미사오
Original Assignee
후지논 사노 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지논 사노 가부시키가이샤 filed Critical 후지논 사노 가부시키가이샤
Publication of KR20050056882A publication Critical patent/KR20050056882A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14Protection against electric or thermal overload
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 콘덴서로서 뛰어난 내열성을 가지고, 박형으로 높은 정전용량을 가지도록 하는 것이다.
유리, 세라믹 등의 전기절연성을 가지고, 내열성이 있는 기판(1)상에, 진공증착수단에 의하여 제 1 도전막(2), 유전체막(3), 제 2 도전막(4)을 성막하나, 제 1, 제 2 도전막(2, 4)은 넓은 면적을 가지는 전극판부(2a, 4a)와, 단자부(2b, 4b)를 가지는 것으로, 유전체막(3)은 적어도 제 1 도전막(2)의 전극판부(2a, 4a)를 완전히 덮 도록 하고, 유전체막(3)은 상기한 단자부(2b, 4b)가 형성되어 있는 부위를 노출하도록 하여 적층된다.

Description

콘덴서 및 그 제조방법{CONDENSER AND METHOD MANUFACTURING THE SAME}
본 발명은 콘덴서 및 그 제조방법에 관한 것으로, 특히 내열성이 양호하고, 또한 박형으로 대용량의 콘덴서 및 그 제조방법에 관한 것이다.
콘덴서는, 전극판을 유전체로 끼우도록 구성한 전자부품이고, 그 정전용량(C)은 주지와 같이 C =ε0 × ε× S ÷ d(ε0 = 진공의 유전율, ε = 유전체의 비유전율, S = 전극판의 면적, d = 전극 사이의 거리)라는 식으로 나타낸다. 여기서 ε0 은 일정하기 때문에, 정전용량(C)을 크게 하기 위해서는, ε 또는 S를 크게 하거나, 또는 d를 작게 하면 된다. 그리고 큰 정전용량을 가지는 콘덴서로서는, 얇은 플라스틱필름의 표면에 알루미늄을 증착하고, 이것을 감도록 하여 원통형상의 용기에 오일과 함께 밀봉하도록 구성한 것이 종래부터 널리 사용되고 있다.
소형이고, 콤팩트한 구성에 의하여 높은 정전용량을 가지는 콘덴서로서, 예를 들면 전기 2중층 콘덴서가 종래부터 알려져 있다(예를 들면 특허문헌 1 참조). 이 전기 2중층 콘덴서는 양극 적층대와 음극 적층대 사이에 전해액에 함침 유지된 세퍼레이터가 설치되고, 이들 양극 적층대, 세퍼레이터 및 음극 적층대가 감겨져 전극 감김체를 구성한다. 이와 같이 양극 적층대, 세퍼레이터 및 음극 적층대로 구성되는 전극 감김대를 감아 들임으로써 높은 정전용량의 확보 및 콘덴서의 소형화를 행하고 있다.
[특허문헌 1]
일본국 특개2002-134370호 공보
그러나, 이상과 같은 전기 2중층 콘덴서에 사용되는 세퍼레이터로서는 일반적으로 플라스틱필름이나 오일 등을 사용하고 있기 때문에, 내열성이 떨어져 고온상태에서 사용되면 소손(燒損)의 염려가 있고, 또 한번 소손된 것은, 상온상태로 되돌아가도 콘덴서로서의 기능을 다할 수 없다는 문제점이 있다. 또 유전체로서 필름을 사용하고 있기 때문에, 어느 정도의 두께를 가지고 전극간 거리를 단축하는 데 한계가 있는 등의 과제도 있다. 또한 상기한 바와 같이 웨트타입의 콘덴서로서 구성하는 경우에는, 액누설을 방지하기 위하여 시일기구를 설치하지 않으면 안되고, 이 때문에 콘덴서의 구성이 복잡하게 되는 등의 단점도 있다.
본 발명에서는 이상과 같은 문제점을 감안하여, 기판상에 콘덴서를 구성하는 유전체 및 전극부재를 진공증착에 의한 성막수단에 의하여 순차 적층하도록 하여 콘덴서를 형성함으로써 콘덴서에 뛰어난 내열성을 부여하고, 또 그 용적의 소형화가 도모되고, 나아가서는 높은 정전용량의 확보를 실현하는 콘덴서를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여, 본 발명에 의한 콘덴서는 내열성이 뛰어나고, 전기절연성을 가지는 기판과, 진공증착수단에 의하여 기판상에 형성되어 전극판부와 단자부로 이루어지는 제 1 도전막과, 상기 제 1 도전막의 전극판부 전체를 덮고, 또한 상기 단자부를 노출시키도록 하여 진공증착수단에 의하여 이 제 1 도전막상에 적층되는 유전체막과, 상기 유전체막상에 진공증착수단에 의하여 적층되고, 상기 제 1 도전막에 있어서의 전극판부와 단락하지 않도록 하여 대향 설치되는 전극판부와, 상기 제 1 도전막에 형성한 단자부와는 다른 위치에 배치된 단자부로 이루어지는 제 2 도전막으로 구성한 것을 그 특징으로 하고 있다.
요컨대, 본 발명에 있어서는 콘덴서를 구성하는 서로 대향하는 전극판 및 그 사이의 거리를 형성하기 위한 유전체를, 모두 진공증착에 의한 성막수단으로 구성하고 있다. 그리고 가장 바깥층을 구성하는 제 2 도전막은 노출시킨 그대로 하는 것은 아니고, 이 제 2 도전막상에 다시 이 제 2 도전막의 전극판부 전체를 덮고, 또한 제1, 제 2 도전막의 단자부를 노출시키도록 하여 유전체막을 진공증착수단에 의해 적층하는 구성으로 하는 것이 바람직하다. 그리고 정전용량을 크게 하기 위해서는 제 1 도전막과, 이 제 1 도전막에 적층되는 유전체막과, 제 2 도전막과, 이 제 2 도전막과, 이 제 2 도전막에 적층되는 유전체막을 하나의 증착막 적층유닛으로 하여 기판상에 복수의 증착막 적층유닛을 형성할 수 있고, 또한 이 복수의 증착막 적층유닛은, 기판의 한쪽 면뿐만 아니라, 양면에 형성하면 정전용량을 더욱 크게 할 수 있다. 그리고 이들에 있어서 기판의 표면에 직접 제 1 도전막을 형성하도록 하여도 좋으나, 콘덴서와, 그 기판과의 사이를 격리한 상태로 유지하기 위하여 밑바탕이 되는 유전체막을 형성하는 구성으로 할 수도 있다.
또, 본 발명에 있어서의 콘덴서의 제조방법으로서는 내열성이 뛰어나고, 전기절연성을 가지는 기판상에 진공증착수단을 사용하여 전극판부와 단자부를 가지도록 제 1 도전막을 형성하고, 이 제 1 도전막상에는 진공증착수단에 의하여 그 전극판부 전체를 덮고, 또한 상기 단자부를 노출시키도록 유전체막을 적층하고, 나아가 이 유전체막상에 진공증착을 행함으로써, 상기 제 1 도전막에 있어서의 전극판부와 단락하지 않도록 하여 대향 설치되는 전극판부와, 상기 제 1 도전막에 형성한 단자부는 다른 위치에 배치된 단자부가 형성되도록 하여 제 2 도전막을 적층시키는 것을 그 특징으로 하고 있다. 그리고 이들 제 1 도전막, 유전체막 및 제 2 도전막을 증착할 때에는 증착영역을 한정하기 위하여 마스크수단을 사용하는 것이 바람직하다.
이 콘덴서의 제조방법에 있어서, 기판에 밑바탕용 유전체막을 진공증착수단으로 형성하고, 이어서 순차 상기 제 1 도전막과, 이 제 1 도전막에 적층되는 유전체막과, 제 2 도전막과, 이 제 2 도전막에 적층되는 유전체막을 적층시킴으로써 하나의 증착막 적층유닛으로 하고, 이 증착막 적층유닛을 복수 유닛 형성할 수도 있으며, 또기판의 양면에 이들 복수의 증착막 적층유닛을 형성하여도 좋다. 그리고 기판의 양면에 복수의 증착막 유닛을 형성하는 경우에는 진공증착에 의한 성막은 기판의 한쪽 측면과 다른쪽 측면을 교대로 행하도록 하면 기판에 대한 응력이 증대하는 것을 방지할 수 있게 된다.
기판의 재료로서는 유리, 세라믹, 합성수지 등, 전기절연성을 가지는 부재가 바람직하나, 표면에 절연처리가 실시되어 있으면, 예를 들면 금속 등의 도전부재로 형성할 수도 있다. 또 제 1, 제 2 도전막은 증착 가능한 금속이면 좋고, 예를 들면 백금, 금, 은, 팔라듐 및 그것들의 합금, 구리, 알루미늄, 니켈 및 그것들의 합금 등이 적합하다. 또 투명한 콘덴서를 형성하기 위해서는 IT0(Indium Tin 0xide)를 사용할 수 있다. 한편 밑바탕을 포함한 유전체막으로서는, Ta2O5, SiO2, TiO2, Al2O3, MgF 등을 사용할 수 있다.
본 발명의 콘덴서는 도 1 및 도 2에 나타낸 바와 같이 유리, 세라믹 등과 같이 전기절연성을 가지고 내열성이 있는 기판(1)의 위에 제 1 도전막(2)을 증착하고, 그 위에 유전체막(3)을 증착하고, 또 유전체막(3)의 위에 제 2 도전막(4)을 증착함으로써 구성된다. 제 1, 제 2 도전막(2, 4)은 넓은 면적을 가지는 전극판부(2a, 4a)와, 단자부(2b, 4b)를 가지는 것이고, 또 유전체막(3)은 적어도 제 1 도전막(2)의 전극판부(2a, 4a)를 완전히 덮는 면적을 가지는 것이다. 단, 유전체막(3)은 상기한 단자부(2b, 4b)가 형성되어 있는 부위를 노출하도록 하여 적층된다. 그리고 바람직하게는 상부측의 전극이 되는 제 2 도전막(4)상에 도시는 생략하였으나, 유전체막(3)과 실질적으로 동일한 크기의 유전체막이 적층되어 있다. 이 가장 바깥층의 유전체막은 제조된 콘덴서가 수지 등으로 패키징되는 경우는 반드시 필요는 없으나, 보호막으로서 기능시키기 위하여 형성하는 것이 바람직하다.
제 1, 제 2 도전막(2, 4)은 다른 재료를 사용하여도 좋으나, 제조공정을 간략화하기 위하여 동일한 재료의 것을 사용하는 쪽이 바람직하다. 그 재료로서는 예를 들면 도전성을 가지는 금속, 특히 알루미늄 등의 진공증착에 적합한 금속재를 사용하나, 콘덴서에 투명성이 요구되는 경우에는, ITO 막으로 형성할 수 있다. 한편 유전체막(3)은 이산화규소(SiO2) 등도 사용할 수 있으나, 유전율이 높고, 또한 절연율이 큰 재료로서 산화티탄(Ta2O5)이 적합하게 사용된다.
상기한 전극간 거리(d)를 작게 하기 위해서는, 유전체막(3)은 가능한 한 박막화하는 것이 바람직하나, 유전체막(3)을 극단적으로 박막화하면 내전압 특성이 저하하여 부분적으로 단락이 발생하는 등, 절연파괴가 생길 가능성이 높아진다. 따라서 어느 정도의 두께, 즉 500 nm 내지 그 이상의 두께를 가지도록 하는 쪽이 바람직하다. 이에 대하여 제 1, 제 2 도전막(2, 4)은 유전체막(3)보다 박막화가 가능하여, 예를 들면 200 nm 내지 그것 이하의 두께이어도 좋다. 또한 기판(1)의 두께는 성막시에 발생하는 응력으로 변형되지 않을 정도의 두께를 가지게 하면 되고, 그 범위에서 가능한 한 얇은 것으로 할 수 있다.
제 1 도전막(2), 유전체막(3) 및 제 2 도전막(4)이 진공증착에 의해 순차 적층되나, 제 1, 제 2 도전막(2, 4)의 전극판부(2a, 4a)는 유전체막(3)보다 면적이 작은 것으로, 유전체막(3)을 사이에 개재시킴으로써 이들 전극판부(2a, 4a) 사이가 단락하지 않도록 하고, 또한 서로 대향하도록 설치된다. 또 제 1, 제 2 도전막(2, 4)에는 각각 단자부(2b, 4b)가 형성되어 있다. 따라서 진공증착을 행할 때는, 마스크를 행할 필요가 있다. 따라서 도 3에 나타낸 바와 같이 기판(1)보다 크기가 크고, 또한 성막되는 부위에 펀칭부(5a)를 형성한 마스크판(5)을 사용하여 성막을 행한다. 여기서 제 1 도전막(2)과 제 2 도전막(4)을 형성함에 있어서, 각각 다른 위치에 단자부(2b, 4b)를 형성하는 영역을 필요로 하나, 마스크판(5)을 반전시키도록 하여 사용할 수 있다. 따라서 실제상에서는 1종류의 마스크판(5)을 준비하면 좋다. 또 유전체막(3)을 형성할 때에도 제 1 도전막(2)에 있어서의 전극판부(2a)를 완전히 덮고, 단자부(2b)를 덮지 않도록 하기 위하여 도 4에 나타낸 바와 같은 펀칭부(6a)를 가지는 마스크판(6)을 사용한다. 이 마스크판(6)은 단순한 프레임형상의 것으로 할 수 있다. 이상과 같이 하여 제 1, 제 2 도전막(2, 4) 및 유전체막(3)을 증착하나, 마스크판(5, 6)에 의한 기판(1)에 있어서의 마스크패턴은 도 3 및 도 4에 사선으로 나타나 있다. 여기서 제 1, 제 2 도전막(2, 4)은 전극판을 구성하고, 또 유전체막(3)은 제 1, 제 2 도전막(2, 4) 사이에 단락을 일으키지 않게 하기 위하여 상기한 증착을 행함에 있어서는, 고밀도의 성막이 필요하게 되기 때문에, 진공도를 높이도록 한다. 또 제 2 유전체막(4)상에 적층되는 유전체막도 유전체막(3)의 형성시에 사용한 마스크판(6)을 사용하여 증착할 수 있다.
기판(1)의 표면에 제 1 도전막(2)으로서, 알루미늄을 진공 증착하였다. 이 증착시에는 마스크판을 사용하고, 제 1 도전막(2)의 두께가 약 200 nm로서, 또 단자부(2b)를 형성하였다. 그리고 이 제 1 도전막(2)상을 완전히 덮도록 하고, 또한 단자부(2b)는 덮지 않도록 하여, 산화탄탈로 이루어지는 유전체막(3)을 적층시켰다. 이 도전막(3)의 두께는 500 nm로 하였다. 또한 이 도전막(3)의 위에 제 2 도전막(4)으로서 제 1 도전막(2)과 동일한 패턴으로, 동일한 두께로 하여 단자부(4b)의 인출위치가 제 1 도전막(2)의 단자부(2b)와 겹치지 않도록, 즉 기판(1)상에 있어서 단자부(2b)와 단자부(4b)가 좌우로 분리되도록 하여 증착하였다. 또한 이 제 2 도전막(4)의 위에 유전체막(3)과 동일한 재질로, 동일한 패턴, 동일한 두께가 되도록 증착수단에 의하여 유전체의 막을 형성하였다.
이와 같이 하여 형성한 콘덴서에는, 그 단자부(2b, 4b) 사이에 직류전원으로부터 전압을 인가한 후에 이 전원과의 접속을 차단하여 단자(2b, 4b) 사이의 전압을 측정한 바, 직류전원의 전압과 대략 동일한 전압이 남아 있는 것이 확인되어 콘덴서로서의 축전효과가 얻어졌다.
이와 같이 유전체의 두께를 얇게 하고 있기 때문에, 그 만큼만 정전용량(C)을 크게 할 수 있다. 또 증착막은 그 표면에 미소요철이 있어, 이 요철분만큼 표면적이 실질적으로 커지기 때문에, 도전막(2, 4)의 표면적(S)은 겉보기의 면적보다 커진다. 따라서 이 점으로부터도 정전용량(C)이 커진다. 또한 이 콘덴서는 도전막과 유전체층을 성막수단에 의하여 형성하고 있기 때문에, 기판(1)의 두께를 실질적으로 증대시키는 일이 없고, 따라서 박형으로 콤팩트한 콘덴서가 형성된다.
그리고 이와 같이 하여 형성한 콘덴서는 유리제의 기판(1)에 진공증착에 의하여 전극부와 유전체층을 적층하는 구성으로 되어 있기 때문에, 내열성이 매우 높아져 고온조건하에서 사용하여도 소손 등이 발생할 염려가 없어, 물리적 특성을 매우 안정된 상태로 유지할 수 있어, 장기간에 걸쳐 사용하여도 정전용량을 안정적으로 유지할 수 있다. 그리고 이와 같이 하여 형성되는 콘덴서는 액체를 사용하지 않는 드라이타입의 것이고, 따라서 시일기구를 설치할 필요는 없다.
(실시예 1)
여기서, 실제로 콘덴서로서 제조함에 있어서, 정전용량을 크게 하는 것이 요망되기 때문에, 도전막 및 유전체막의 적층수를 많게 하여 도 5에 등가회로로서 나타낸 바와 같은 평행판 콘덴서를 형성하도록 구성할 수 있다. 이와 같이 구성하면 도전막의 양면이 전극으로서 기능하게 되기 때문에, 정전용량을 더욱 크게 할 수 있다.
즉, 도 6에 모식적으로 나타낸 바와 같이 기판(1)에는 먼저 유전체막(3)을 적층한다. 이 유전체막(3)의 위에 제 1 도전막(2)을, 또 이 제 1 도전막(2)의 위에 유전체막(3)을, 또한 제 2 도전막(4)을, 다시 또 이 제 2 도전막(4)의 위에 유전체막(3)을 적층시킨다. 이와 같이 교대로 도전막과 유전체막을 적층한 4층의 적층체를 하나의 증착막 적층유닛(10)으로 하여 차례로 8개의 증착막 적층유닛(10)을 형성함으로써 8쌍의 평행판으로 이루어지는 콘덴서가 형성된다.
여기서, 각 유닛에 있어서의 제 1 도전막(2)의 각 단자부(2b) 사이 및 제 2 도전막(4)에 있어서의 각 단자부(4b) 사이는 서로 전기적으로 도통되어 있지 않으면 안되나, 진공증착을 행함에 있어서, 전극판으로서 기능하는 도전막(2, 4)의 부위뿐만 아니라, 단자부(2b, 4b)의 부위도 펀칭한 마스크판(5)을 사용하도록 하고 있다. 그래서 이 마스크판(5)을 위치결정한 상태에서 증착함으로써, 성막시에 있어서 상하로 배치되는 단자부(2b, 2b) 사이 및 단자부(4b, 4b) 사이가 전기적으로 확실하게 도통하도록 적층되게 된다. 또 제 1, 제 2 도전막(2, 4) 사이에 장착되는 유전체막(3)을 형성할 때에는 마스크판(6)을 사용하고, 그 하층을 구성하는 제 1, 제 2 도전막(2, 4)의 전극판부(2a, 4a) 보다 넓은 펀칭부(6a)를 가지는 것이기 때문에, 정확하게 위치결정함으로써 제 1, 제 2 도전막(2, 4) 사이에 단락이 생길 염려가 없다.
(실시예 2)
이상과 같이 유전체막과 도전막을 차례차례 교대로 진공증착에 의하여 적층함으로써, 소정의 정전용량을 가지는 콘덴서를 형성할 수 있으나, 진공증착에 의하여 막을 부착하면, 막 총수가 많아질 수록 기판(1)에 작용하는 응력에 의하여 왜곡이나 휘어짐 등이 발생한다. 따라서 기판(1)의 한쪽 면에 있어서의 적층수는 무제한으로 많게 할 수는 없다. 그래서 도 7에 나타낸 바와 같이 기판(1)의 양면에 증착막을 형성하도록 하고, 또한 양면에 교대로 1층 내지 복수층씩 적층하여 감으로써 기판(1)에의 응력이 작용하는 것을 억제할 수 있게 되어, 기판(1)의 왜곡이나 휘어짐 등의 변형을 억제할 수 있다. 그리고 기판(1)의 양면에 각각 증착막 적층유닛(10)이 8 유닛이 된 적층체의 콘덴서가 형성된다. 그리고 제일 마지막으로 한쪽 면과 다른쪽 면과의 제 1 도전막(2)의 단자부(2b)끼리 및 제 2 도전막(4)의 단자부(4b)끼리를 전기적으로 접속함으로써 소정의 기기에 조립할 수 있다.
본 발명에 의한 콘덴서는, 높은 정전용량이 확보되어 콘덴서의 고성능화를 실현할 수 있다. 또 콘덴서의 각 부재를 성막에 의해 형성함으로써 박형화 및 소형화를 실현할 수 있고, 또 임의의 패턴형상으로 할 수도 있다. 또한 기판과 그것에 적층되는 증착막은 모두 높은 내열성을 가지고 있기 때문에, 고내열성을 가지는 콘덴서를 얻을 수 있다.
도 1은 본 발명의 실시의 일 형태를 나타내는 개략 구성도,
도 2는 도 1의 분해사시도,
도 3은 도전막을 형성할 때에 사용되는 마스크판의 구성 설명도,
도 4는 유전체막을 형성할 때에 사용되는 마스크판의 구성 설명도,
도 5는 본 발명의 제 1 실시예에 있어서의 콘덴서의 등가회로를 나타내는 도,
도 6은 본 발명의 실시예 1에 있어서의 콘덴서의 도전막과 유전체막을 분해하여 나타내는 정면도,
도 7은 본 발명의 실시예 2에 있어서의 콘덴서의 도전막과 유전체막을 분해하여 나타내는 정면도이다.
※도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 제 1 도전막
2a : 전극판부 2b : 단자부
3 : 유전체막 4 : 제 2 도전막
4a : 전극판부 4b : 단자부
5, 6 : 마스크판 10 : 증착막 적층유닛

Claims (12)

  1. 내열성이 뛰어나고, 전기절연성을 가지는 기판과,
    진공증착수단에 의하여 기판상에 형성되고, 전극판부와 단자부로 이루어지는 제 1 도전막과,
    상기 제 1 도전막의 전극판부 전체를 덮고, 또한 상기 단자부를 노출시키도록하여 진공증착수단에 의하여 이 제 1 도전막상에 적층되는 유전체막과,
    상기 유전체막상에 진공증착수단에 의하여 적층되고, 상기 제 1 도전막에 있어서의 전극판부와 단락하지 않도록 하여 대향 설치되는 전극판부와, 상기 제 1 도전막에 형성한 단자부는 다른 위치에 배치된 단자부로 이루어지는 제 2 도전막으로 구성한 것을 특징으로 하는 콘덴서.
  2. 제 1항에 있어서,
    상기 제 2 도전막상에는, 또한 이 제 2 도전막의 전극판부 전체를 덮고, 상기제 1, 제 2 도전막의 단자부를 노출시키도록 하여 전기절연부재로 이루어지는 보호막을 적층하는 구성으로 한 것을 특징으로 하는 콘덴서.
  3. 제 1항에 있어서,
    상기 제 1 도전막과, 이 제 1 도전막에 적층되는 유전체막과, 제 2 도전막과, 이 제 2 도전막에 적층되는 유전체막을 하나의 증착막 적층유닛으로 하고, 상기 기판상에는 복수의 증착막 적층유닛을 적층하도록 하여 형성하는 구성으로 한 것을 특징으로 하는 콘덴서.
  4. 제 3항에 있어서,
    상기 기판에는 그 양면에 복수의 증착막 적층유닛을 형성하는 구성으로 한 것을 특징으로 하는 콘덴서.
  5. 제 4항에 있어서,
    상기 기판의 양측에 형성한 복수의 증착막 적층유닛에 있어서의 제 1 단자부끼리와, 제 2 단자부끼리를 전기적으로 접속하는 구성으로 한 것을 특징으로 하는 콘덴서.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 기판과, 상기 제 1 도전막과의 사이에 진공증착수단에 의하여 밑바탕용의 유전체막을 장착하는 구성으로 한 것을 특징으로 하는 콘덴서.
  7. 제 3항에 있어서,
    상기 기판을 투명부재로 형성하고, 또 상기 증착막 적층유닛을 투명부재로 형성한 것을 특징으로 하는 콘덴서.
  8. 내열성이 뛰어나고, 전기절연성을 가지는 기판상에, 진공증착수단을 사용하여 전극판부와 단자부를 가지는 제 1 도전막을 형성하고,
    이 제 1 도전막상에는 그 전극판부 전체를 덮고, 또한 상기 단자부를 노출시키도록 하여 진공증착수단에 의하여 유전체막을 적층하고,
    다시 이 유전체막상에 진공증착을 행함으로써 상기 제 1 도전막에 있어서의 전극판부와 단락하지 않도록 하여 대향 설치되는 전극판부와, 상기 제 1 도전막에 형성한 단자부와는 다른 위치에 배치된 단자부가 형성되도록 하여 제 2 도전막을 적층시키는 것을 특징으로 하는 콘덴서의 제조방법.
  9. 제 8항에 있어서,
    상기 제 2 도전막상에는, 그 전극판부를 덮고, 상기 제 1 도전막 및 제 2 도전막의 상기 단자부를 노출시키도록 하여 전기절연부재로 이루어지는 보호막을 적층시키는 것을 특징으로 하는 콘덴서의 제조방법.
  10. 제 8항에 있어서,
    상기 기판에 밑바탕용의 유전체막을 진공증착수단으로 형성하고,
    이어서 차례로 상기 제 1 도전막과, 이 제 1 도전막에 적층되는 유전체막과, 제 2 도전막과, 이 제 2 도전막에 적층되는 유전체막을 적층시킴으로써 하나의 증착막 적층유닛으로 하고, 이 증착막 적층유닛을 복수 유닛 형성하는 것을 특징으로 하는 콘덴서의 제조방법.
  11. 상기 기판 양면에, 각각 밑바탕용의 유전체막을 진공증착수단으로 형성하고,
    차례로 상기 제 1 도전막과, 이 제 1 도전막에 적층되는 유전체막과, 제 2 도전막과, 이 제 2 도전막에 적층되는 유전체막을 적층시킴으로써 하나의 증착막 적층유닛으로 하고, 기판의 양면에 이 증착막 적층유닛을 차례로 복수 유닛 형성하는 것을 특징으로 하는 콘덴서의 제조방법.
  12. 제 11항에 있어서,
    상기 기판의 양면에 증착막 적층유닛을 형성함에 있어서, 그 한쪽 면과 다른쪽 면이 교대로 1 또는 복수층씩 성막하는 것을 특징으로 하는 콘덴서의 제조방법.
KR1020040103448A 2003-12-10 2004-12-09 콘덴서 및 그 제조방법 KR20050056882A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003411508A JP2005175120A (ja) 2003-12-10 2003-12-10 コンデンサ及びその製造方法
JPJP-P-2003-00411508 2003-12-10

Publications (1)

Publication Number Publication Date
KR20050056882A true KR20050056882A (ko) 2005-06-16

Family

ID=34732218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040103448A KR20050056882A (ko) 2003-12-10 2004-12-09 콘덴서 및 그 제조방법

Country Status (3)

Country Link
JP (1) JP2005175120A (ko)
KR (1) KR20050056882A (ko)
CN (1) CN1645531A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786444B2 (en) 2009-06-25 2017-10-10 Nokia Technologies Oy Nano-structured flexible electrodes, and energy storage devices using the same
EP2745417B1 (en) * 2011-08-16 2019-06-19 Signify Holding B.V. Transparent capacitive wireless powering system
KR102067176B1 (ko) * 2017-10-19 2020-01-15 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판

Also Published As

Publication number Publication date
CN1645531A (zh) 2005-07-27
JP2005175120A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
KR102004761B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101522666B1 (ko) 적층세라믹캐패시터 및 그 제조방법
CN102543436B (zh) 多层陶瓷电容器和制造该多层陶瓷电容器的方法
KR0184078B1 (ko) 적층 커페시터 및 이의 제조방법
JPH0878283A (ja) 薄膜キャパシタ
WO2018021001A1 (ja) 薄膜キャパシタ、及び電子装置
JP2020027928A (ja) 積層セラミックキャパシタ及びその製造方法
KR20170039390A (ko) 복합 전자부품 및 그 실장 기판
JP2009016749A (ja) 積層コンデンサ
JP2019041092A (ja) 誘電体粉末及びそれを用いた積層型セラミック電子部品
KR102004806B1 (ko) 커패시터 및 그 제조 방법
KR20190073974A (ko) 커패시터 부품
KR20200115089A (ko) 콘덴서 어레이 및 복합 전자 부품
JP3620041B2 (ja) メモリデバイス及びその製造方法、並びに電子機器
KR20170009599A (ko) 복합 전자부품 및 그 실장 기판
KR100898974B1 (ko) 박막 커패시터, 적층구조물 및 그 제조방법
KR20050056882A (ko) 콘덴서 및 그 제조방법
CN103053002A (zh) 基板内置用电容器、具备其的电容器内置基板及基板内置用电容器的制造方法
US20160233026A1 (en) Capacitor
JPH11283865A (ja) チップ形薄膜キャパシターおよびその製造方法
JP2001177008A (ja) キャパシタを内蔵した回路基板とそれを用いた半導体装置
US20240029960A1 (en) Thin-film chip resistor-capacitor and method of fabricating the same
US11955287B2 (en) Multilayer electronic component
US20230260712A1 (en) Layered charge storage device with two different types of electrode materials and a protective enclosure
JPH11195554A (ja) 積層型セラミック電子デバイス及びその製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination