KR20050054477A - 플라즈마 디스플레이 패널 구동 방법, 플라즈마 디스플레이 패널 구동 회로, 및 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 패널 구동 방법, 플라즈마 디스플레이 패널 구동 회로, 및 플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20050054477A
KR20050054477A KR1020040101482A KR20040101482A KR20050054477A KR 20050054477 A KR20050054477 A KR 20050054477A KR 1020040101482 A KR1020040101482 A KR 1020040101482A KR 20040101482 A KR20040101482 A KR 20040101482A KR 20050054477 A KR20050054477 A KR 20050054477A
Authority
KR
South Korea
Prior art keywords
scan
discharge
potential
period
pulse
Prior art date
Application number
KR1020040101482A
Other languages
English (en)
Other versions
KR100639540B1 (ko
Inventor
오카모토소헤이
쇼지다카토시
시라사와히로시
Original Assignee
파이오니아 플라즈마 디스플레이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 플라즈마 디스플레이 가부시키가이샤 filed Critical 파이오니아 플라즈마 디스플레이 가부시키가이샤
Publication of KR20050054477A publication Critical patent/KR20050054477A/ko
Application granted granted Critical
Publication of KR100639540B1 publication Critical patent/KR100639540B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 디스플레이 장치 상의 디스플레이 화상의 화질을 개선하는 구동 방법 및 구동 회로. 어드레스 방전 기간의 초기 상태에서, 제 1 전원 전위인 주사 베이스 펄스가 주사 전극에 인가된다. 이로 인해, 주사 베이스 전극과 디스플레이 데이터 펄스간의 약한 오방전을 억제하게 된다. 다음으로, 주사 펄스가 주사 전극에 인가된다. 주사 펄스가 인가된 후, 제 2 전원 전위인 주사 베이스 펄스가 주사 전극에 인가된다. 이와 같은 방법으로, 어드레스 방전 기간에 주사 펄스의 인가 종료 후 주사 전극에 인가된 주사 베이스 펄스의 레벨이 주사 펄스의 인가 전 주사 전극에 인가된 주사 베이스 전극의 레벨보다 낮게 된다. 이는, 주사 전극과 유지 전극간의 전위차를 확보하고, 다음 방전 유지 기간에서 유지 방전에 필요한 벽 전하의 형성을 용이하게 한다.

Description

플라즈마 디스플레이 구동 방법, 플라즈마 디스플레이 패널 구동 회로, 및 플라즈마 디스플레이 장치{PLASMA DISPLAY PANEL DRIVING METHOD, PLASMA DISPLAY PANEL DRIVER CIRCUIT, AND PLASMA DISPLAY DEVICE}
본 발명은 플라즈마 디스플레이 패널 구동 방법, 플라즈마 디스플레이 패널 구동 회로, 및 플라즈마 디스플레이 장치에 관한 것으로, 더욱 상세하게는, 고화질의 디스플레이 화상이 요구되는 경우에 이용하는데 적합한 플라즈마 디스플레이 패널 구동 방법, 플라즈마 디스플레이 패널 구동 회로, 및 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 패널 (PDP) 을 주로 구비한 플라즈마 디스플레이 장치는 CRT (음극선관), 액정 디스플레이 등의 종래 널리 이용되고 있는 디스플레이 보다 박형 구조, 깜박거림 없는 특성, 큰 디스플레이 콘트라스트비, 비교적 대형 화면을 제공하는 능력, 빠른 응답 속도, 자발광성 형광체의 이용에 의한 다색 발광하는 능력 등을 포함하는 다수의 태양에서 이점을 갖는다. 이와 같은 이유로, 플라즈마 디스플레이 장치는 컴퓨터, 컬러 화상 디스플레이 장치 등에 이용되는 최근 디스플레이 장치에 널리 이용되고 있다.
플라즈마 디스플레이 장치는 유전체층으로 피복된 전극 (주사 전극, 방전 유지 전극, 및 데이터 전극) 을 갖고 교류 방전 상태에서 간접적으로 동작하는 AC형 과, 방전 공간에 노출된 전극을 갖고 직류 방전 상태에서 동작하는 DC형으로 분류된다. AC형 플라즈마 디스플레이 장치는 그 구동을 위해 디스플레이 셀의 메모리를 이용하는 메모리 동작형과 그와 같은 메모리를 이용하지 않는 리프레시 동작형으로 더 분류된다. 플라즈마 디스플레이 장치의 휘도는 방전 횟수, 예를 들어, 펄스 전압의 반복 수에 비례한다. 상술한 리프레시형은 디스플레이 용량이 커짐에 따라 그 휘도가 낮아지기 때문에 적은 디스플레이 용량을 갖는 플라즈마 디스플레이 장치에 주로 이용된다.
다음으로, AC형 PDP 의 대표적인 구조를 설명한다.
이와 같은 형의 PDP는, 예를 들어, 도 1 에 도시된 바와 같이, 전면 기판 (제 1 기판; 1) 과 서로 대향하여 배치된 배면 기판 (제 2 기판; 2), 및 이들 기판간에 형성된 방전 가스 공간 (3) 을 구비한다. 전면 기판 (1) 은 제 1 절연 기판 (4), 주사 전극 (5), 방전 유지 전극 (또한 "공통 전극"으로 지칭되고, 이하 "유지 전극"으로 지칭됨; 6) , 방전 갭 (7), 유전체층 (8), 및 보호층 (9) 을 구비한다. 제 1 절연 기판 (4) 은 소다 라인 유리 등의 투명 재료로 이루어진다. 주사 전극 (5) 과 유지 전극 (6) 은 제 1 절연 기판 (4) 의 내면 상에 로우(row) 방향으로 서로 평행하게 배치되고, 또한 방전 갭 (7) 을 가로질러 서로 대향하여 형성되어, 한 쌍의 로우 전극 (예를 들어, 면 방전 전극쌍) 을 구성한다.
주사 전극 (5) 은 투명 전극 (5A) 및 버스 전극 (트레이스 전극; 5B) 을 구비한다. 투명 전극 (5A) 은 ITO (Indium Tin Oxide, 투명 도전성 박막) 등으로 이루어진다. 버스 전극 (5B) 은 Al (알루미늄), Cu (구리), Ag (은) 등의 금속 재료로 이루어지고, 투명 전극 (5A) 의 일부를 중첩하도록 형성되어 투명 전극 (5A) 의 저항을 감소시킨다. 또한, 유지 전극 (공통 전극; 6) 은 투명 전극 (6A) 및 버스 전극 (트레이스 전극; 6B) 을 구비한다. 투명 전극 (6A) 은 투명 전극 (5A) 와 유사하게 ITO 등으로 이루어지고, 버스 전극 (6B) 은 버스 전극 (5B) 과 유사한 금속 재료로 이루어지며, 투명 전극 (6A) 의 일부를 중첩하도록 형성되어 투명 전극 (6A) 의 저항을 감소시킨다. 유전체층 (8) 은 주사 전극 (5) 과 유지 전극 (6) 을 피복하는 납 함유 플린트 유리 등으로 이루어진다. MgO (산화 마그네슘) 등으로 이루어지는 보호층 (9) 은 방전으로부터 유전체층 (8) 을 보호한다.
한편, 배면 기판 (2) 은 제 2 절연 기판 (12), 데이터 전극 (또한 "어드레스 전극"으로 지징됨; 13), 유전체층 (14), 격벽 (15), 및 형광체층 (16) 을 구비한다. 제 2 절연 기판 (12) 은 소다 라인 유리 등의 투명 재료로 이루어진다. 데이터 전극 (13) 은 Al (알루미늄), Cu (구리), Ag (은) 등으로 이루어지고, 제 2 절연 기판 (12) 의 내면 상에 로우 방향 H 와 직교하는 컬럼(column) 방향 V 로 형성된다. 유전체층 (14) 은 데이터 전극 (13) 을 피복하는 납 함유 플린트 유리 등으로 이루어진다. 납 함유 플린트 유리 등으로 이루어진 격벽 (15) 은 각각의 디스플레이 셀을 구획하는(defining) 컬럼 방향 V 로 형성된다. 그 후, 방전 가스 공간 (3) 은 격벽 (15) 에 의해 확보되어, He (헬륨), Ne(네온), Xe (크세논) 등의 방전 가스들의 단독 또는 혼합이 방전 가스 공간 (3)에 충전된다. 형광체층 (16) 은 격벽 (15) 의 저면과 벽면을 피복하는 영역 상에 형성되고, 방전 가스를 방전시켜 발생하는 자외선을 가시광 P 로 변환하는 적색 형광체층, 녹색 형광체층, 및 청색 형광체층으로 분할된다. 그 후, 도 1 에 도시된 디스플레이 셀은 로우 방향 H 와 컬럼 방향 V 로 매트릭스 형상으로 배열되어 PDP (10) 를 제공한다.
전면 기판 (1) 과 배면 기판 (2) 은 약 100 ㎛ 의 갭을 가로질러 서로 대향하여 고정되고, 그 주변부는 밀봉 재료에 의해 밀봉된다. 배면 기판 (2) 의 일부를 형성하는 제 2 절연 기판 (12) 은 소정 위치에 배기공이 형성되고, 도시되지 않은 배기관은 밀봉 상태로 배기공과 정렬하여 절연 기판 (12) 의 외측 표면에 부착된다. 절연 기판 (12) 에 부착된 단부에 대향하는 배기관의 단부는 처음에 개방되어 있어, 배기관은 배기/가스 충전 장치에 접속된다. 그 후, 배기/가스 충전 장치에 의해 방전 가스 공간을 진공으로 배기시킨 후, 방전 가스 공간 내로 방전 가스를 충전한다. 방전 가스가 충전된 후, 과열에 의해 배기관이 칩온(chipped on)되어 단부가 폐색된다. 이와 같은 방법으로, 방전 가스 공간을 방전 가스로 충전하여 PDP (10) 를 완성한다. 상술한 PDP (10) 를 주로 구비하는 플라즈마 디스플레이 장치에서, 컬러 디스플레이를 위해 하나의 화소는 3개의 디스플레이 셀 (적색 : R, 녹색 : G, 및 청색 : B 디스플레이 셀) 을 구비하지만, 모노크롬 디스플레이를 위해 하나의 화소는 하나의 디스플레이 셀을 구비한다.
도 2 는 3전극 면 방전형의 AC 메모리 동작 플라즈마 디스플레이 장치의 주요부를 구성하는 PDP (10) 의 전극 배치를 도시한 도면이다.
도 2 에 도시된 바와 같이, 이 PDP (10) 에서, 주사 전극 (21; 51, 52, 53, ..., 5n) 과 유지 전극 (22; 61, 62, 63, ..., 6n; 공통 전극) 을 구비하는 로우 전극쌍은 도 1 의 전면 기판 (1) 의 내면 상에 로우 방향 H 로 서로 평행하게 배치된다. 또한, 데이터 전극 (23; 131, 132, 133, ..., 13n; 어드레스 전극) 을 구비하는 컬럼 전극은 배면 기판 (2) 의 내면 상에 컬럼 방향 V 로 배치되어 로우 전극과 직교한다. 그 후, 디스플레이 셀 (24, ..., 24) 은 이들 로우 전극과 컬럼 전극의 각각의 교점에 형성된다. 디스플레이 셀 (24, ..., 24) 은 로우 방향 H 와 컬럼 방향 V 로 매트릭스 형상으로 배열되고, 하나의 디스플레이 셀 (24) 은 주사 전극 (21), 유지 전극 (22), 및 데이터 전극 (23) 을 1개씩 갖는다. 따라서, PDP (10) 의 1화면을 구성하는 디스플레이 셀의 총 수는 nm이고, 여기서 n은 주사 전극 (21) 및 유지 전극 (22) 으로 이루어진 로우 전극쌍의 수이고, m은 데이터 전극 (23) 으로 이루어진 컬럼 전극의 수이다.
도 3 은 도 1 의 PDP (10) 에 이용되는 계조 디스플레이 방법의 원리를 설명하는 도면이다. 가로축은 시간을 나타내고, 세로축은 PDP 내의 주사 전극의 번호(미도시)를 나타낸다.
도 3 에 도시된 바와 같이, PDP (10) 에서, 1프레임 기간(예를 들어, 16.7 ms, 또는 "1TV 필드"로도 지칭됨)은 계조 레벨에 기초하여 가중되는 8개의 서브 필드 (SF1, SF2, ..., SF8) 로 분할되고, 이들 서브 필드는 어드레스 방전 기간 ("주사 기간"으로도 지칭됨) 과 방전 유지 기간으로 더 분할된다. 각각의 어드레스 방전 기간 내의 음영은 각각의 주사 전극에 주사 펄스가 인가되는 타이밍을 나타낸다. 데이터 전극에 인가되는 주사 펄스와 디스플레이 데이터 펄스가 동시에 부가되는 경우, 기입 방전이 발생한다. 도 3 의 패터닝부 (방전 유지 기간) 는 디스플레이 셀이 디스플레이를 위해 발광하는 기간을 나타낸다.
이들 방전 유지 기간에서, 방전 유지 펄스는 주사 전극과 유지 전극에 교대로 인가된다. 어드레스 방전 기간 동안 방전이 발생하는 디스플레이 셀은 방전 유지 기간의 길이에 따른 강도로 발광한다. 도 3 의 8개의 방전 유지 기간의 길이는 1 : 2 : 4 : 8 : 16 : 32 : 64 : 128의 비로 설정되므로, 256 계조 레벨 (0 - 255) 의 화상은 이들 방전 유지 기간에서 발광을 조합함으로써 디스플레이된다. 또한, 전체 휘도는 방전 유지 기간에서 방전 유지 펄스의 수에 의해 당해 서브 필드에서 결정된다. 전체 방전 유지 기간에서 발광 횟수는, 방전 유지 펄스가 방전 유지 기간에서 더 높은 주파수를 가질수록 증가하므로, 발광 휘도가 높아지게 된다. 그러나, 발광 펄스의 주파수가 높아질수록, PDP (10) 는 더 많은 전력을 소비하게 된다.
도 4 는 도 3 의 하나의 서브 필드에서 예시적인 구동 파형을 도시한 도면이다. 기간 1 내지 기간 5 에서는, 각종 구동 펄스가 임의의 전극에 인가된다. 다음으로, 도 4 를 참조하여 PDP 구동 동작을 설명한다.
기간 1 은 모든 디스플레이 셀에서 확실하게 방전을 발생시키는 것을 돕기 위한 프라이밍 방전이 발생하는 프라이밍 기간 (Tp) 이다. 프라이밍 기간 (Tp) 에서, 주사 전극 (5) 에는 정극성의 톱니 형상의 프라이밍 펄스 (Ppr-s) 가 인가되고, 이와 동시에 유지 전극 (6) 에는 부극성의 직사각형 프라이밍 펄스 (Ppr-c) 가 인가되어, 각각의 모든 디스플레이 셀에서 주사 전극 (5) 과 유지 전극 (6) 간의 전극 갭 (방전 갭 (7)) 근방의 방전 공간에서 발생하는 프라이밍 방전에서 디스플레이 셀에서 방전을 발생시키는 것을 돕기 위한 활성 입자를 생성한다. 그 후, 부극성 및 정극성의 벽 전하는 주사 전극 (5) 과 유지 전극 (6) 에 각각 부착된다. 프라이밍 펄스 (Ppr-s) 는 프라이밍 전압 (Vp) 과 같은 피크값을 갖고, 프라이밍 펄스 (Ppr-c) 는 접지 레벨과 같은 피크 값을 갖는다. 이 경우 프라이밍 방전은 주사 전극 (5) 과 유지 전극 (6) 에 각각 인가되는 프라이밍 펄스 (Ppr-s 및 Ppr-c) 간의 전위차에 의해 방전 개시 전압이 초과되는 시점에서 미약한 방전을 발생시키고, 미약한 방전을 반복하여 약한 방전 형태를 나타낸다.
기간 2 는 주사 전극 (5) 과 유지 전극 (6) 상에 부착되는 벽 전하를 감소시키기 위한 프라이밍 소거 방전이 발생하는 프라이밍 소거 기간 (Tpe) 이다. 모든 전하가 프라이밍 기간 (Tp; 기간 1) 에서 부착된 상태로 있는 경우, 다음의 어드레스 방전 기간 (Tp; 기간 1) 에서 기입 방전 (또한, "어드레스 방전"으로 지칭됨) 이 발생하지 않는 그 방전 셀들 (본래 디스플레이되지 않는 디스플레이 셀) 에서도 다음의 방전 유지 기간 (Tc) 에서 유지 방전이 발생할 수 있다. 따라서, 상술한 잘못된 디스플레이를 방지하기 위하여 프라이밍 소거 기간 (Tpe) 이 제공된다. 프라이밍 소거 기간 (Tpe) 에서, 주사 전극 (5) 에는 느리게 하강하는 부극성의 톱니 형상의 프라이밍 소거 펄스 (Ppe-s) 가 인가되어, 상술한 바와 같이 벽 전하를 감소시키게 된다. 프라이밍 소거 펄스 (Ppe-s) 는 주사 전극 (5) 을 향하여 부극성 방향으로 느리게 감소하는 파형을 나타낸다. 프라이밍 소거 펄스 (Ppe-s) 는 프라이밍 소거 전압 (Vpe) 와 같은 피크값을 갖는다.
기간 3 은 디스플레이 셀을 선택하기 위한 기입 방전이 발생하는 어드레스 방전 기간 (Ts) 이다. 어드레스 방전 기간 (Ts) 에서, 주사 전극 (5) 에는 주사 베이스 펄스 (Pb) 가 인가되고, 주사 베이스 펄스 (Pb) 의 전위로부터 하강하는 부극성의 직사각형 주사 펄스 (Psc) 도 인가된다. 이와 동시에, 데이터 전극 (13) 에는 정극성의 직사각형 디스플레이 데이터 펄스 (Pd) 가 인가되어, 선택된 방전 셀에서 기입 방전을 발생시킨다. 주사 펄스 (Psc) 의 종료 후, 정전하는 주사 전극 (5) 에 부착되고, 부전하는 다음 방전 유지 기간에서 발광하는 디스플레이 셀에서 주사 베이스 펄스 (Pb) 에 의해 유지 전극 (6) 에 부착된다. 주사 펄스 (Psc) 는 접지 레벨과 같은 피크값을 갖고, 디스플레이 데이터 펄스 (Pd) 는 데이터 전압 (Vd) 과 같은 피크값을 갖는다. 기입 방전은 주사 펄스 (Psc) 가 인가되는 주사 전극 (5) 과 디스플레이 데이터 펄스 (Pd) 가 인가되는 데이터 전극 (13) 의 교점에서만 발생한다. 그 후, 벽 전하는 기입 방전이 발생한 디스플레이 셀에 부착되고, 기입 방전이 발생하지 않는 디스플레이 셀에는 벽 전하가 부착되지 않는다.
기간 4 는 기입 방전이 발생하지 않는 그 디스플레이 셀들에서만 디스플레이하기 위하여 유지 방전이 발생하는 방전 유지 기간 (Tc) 이다. 방전 유지 기간 (Tc) 에서, 유지 전극 (6) 과 주사 전극 (5) 에는 유지 전극 (6) 으로부터 각각 정극성의 직사각형 유지 펄스 (Psus-c 및 Psus-s) 가 교대로 인가되어, 유지 방전을 반복하여 발생시킨다. 유지 펄스 (Psus-c) 는 유지 전압 (Vs) 과 같은 피크값을 갖고, 유지 펄스 (Psus-s) 는 접지 레벨과 같은 피크값을 갖는다. 이 경우, 기입 방전이 어드레스 방전 기간 (Ts) 에서 발생한 방전 셀에 벽 전하가 부착된 상태로 있으므로, 벽 전하에 의한 벽 전하 전압과 (상술한 바와 같이 유지 전극 (6) 에 처음으로 인가되는) 정극성의 유지 펄스 (Psus-c) 에 의한 전압의 합 전압에 의해 방전 개시 전압이 초과되는 시점에서 유지 방전이 발생한다. 유지 방전이 발생될 때, 벽 전하는 유지 전극 (6) 과 주사 전극 (5) 에 인가된 전압을 소거(cancle out)하도록 부착된다. 따라서, 부극성과 정극성의 벽 전하가 유지 전극 (6) 과 주사 전극 (5) 에 각각 부착된다. 그 후, 정극성의 유지 펄스 (Psus-s) 가 주사 전극 (5) 에 다음에 인가되므로, 유지 펄스 (Psus-s) 에 의한 전압과 벽 전하에 의한 전압의 합 전압에 의해 방전 개시 전압이 초과되는 시점에서 유지 방전이 발생한다. 그 후, 이와 같은 유지 방전이 반복된다. PDP 의 휘도 레벨은 방전 유지 기간 (Tc) 에서 유지 방전의 횟수에 의해 결정된다.
기간 5 는 방전 유지 기간 (Tc) 에서 주사 전극 (5) 과 유지 전극 (6) 에 부착되는 벽 전하를 감소시키기 위한 유지 소거 방전이 발생하는 유지 소거 기간 (Tce) 이다. 유지 소거 기간 (Tce) 에서, 주사 전극 (5) 에는 느리게 하강하는 부극성의 톱니 형상의 유지 소거 펄스 (Pse-s) 가 인가되어, 상술한 바와 같이 벽 전하가 감소된다. 유지 소거 펄스 (Pse-s) 는 소거 전압 (Vpe) 과 같은 피크값을 갖는다. 상술한 방법으로, 하나의 서브 필드에서 구동 동작이 종료한 후, 다음 서브 필드에서 동일한 구동 동작이 수행된다.
상술한 플라즈마 디스플레이 장치 이외의, 그 종류의 기술은 예를 들어, 다음 문헌에서 설명된다.
일본국 특개평11-65516 (6 페이지, 도 13) 에서 설명된 플라즈마 디스플레이 패널 구동 장치에서, 유지 방전이 발생하는 방전 셀을 선택하는 방전이 발생하는 기입 방전에서 주사 전극에 인가된 전압은 점차 감소한다.
일본국 특개2002-140032 (4 페이지, 도 1, 2) 에서 설명된 플라즈마 디스플레이 패널 구동 방법에서, 기입 기간 동안 주사 전극에 인가된 전위는 방전 공간에서 전계를 보상하도록 점차 감소되고, 기입 기간 동안 벽 전하의 감소로 인해 상실되어, 안정한 기입 방전과 데이터 전압의 감소를 실현하게 된다.
그러나, 상술한 종래 플라즈마 디스플레이 장치는 다음과 같은 문제점을 갖는다.
특히, 도 4 에서 어드레스 방전 기간 (Ts) 직전 셀 내의 벽 전하의 상태는, 도 5 에 도시된 바와 같이 정전하(+)가 유지 전극 (6) 과 어드레스 전극 (13) 상에 퇴적되고, 부전하(-)가 주사 전극 (5) 상에 퇴적되는 것과 같다. 기입 동안, 주사 전극 (5) 에는 주사 펄스 (Psc) 가 순차로 인가되고, 디스플레이 데이터 펄스 (Pd) 는 해당하는 주사 전극 (5) 에서 발광되는 위치에 대향하여 위치하는 어드레스 전극 (13) 에만 인가된다. 그 결과로, 상술한 2종류의 펄스가 인가되는 디스플레이 셀에서만 주사 전극 (5) 과 어드레스 전극 (13) 간의 방전이 발생하고, 이 방전은 주사 전극 (5) 과 유지 전극 (6) 간의 방전을 일으켜, 도 6 에 도시된 바와 같이, 유지 방전에 필요한 벽 전하 (유지 전극 (5) 상의 정전하와 유지 전극 (6) 상의 부전하) 를 형성하고, 방전 유지 기간 (Tc) 동안 선택된 방전 셀을 발광시킨다.
한편, 도 1 에 도시된 바와 같이, 디스플레이 데이터 펄스 (Pd) 가 인가되지 않는 디스플레이 셀에는 유지 방전에 필요한 벽 전하가 형성되지 않는다. 그러나, 주사 펄스 (Psc) 에 의해 다음에 주사되는 주사 전극은 도 4 에 도시된 어드레스 방전 기간 직전 벽 전하의 형성으로부터 주사 펄스 (Psc) 의 인가까지 긴 시간이 필요하므로, 주사 베이스 펄스 (Pb) 와 주사 라인 전에 디스플레이 셀을선택하도록 출력된 디스플레이 데이터 펄스 (Pd) 간의 그 시간 동안 약한 오방전이 발생할 수 있다. 이 경우, 도 8 에 도시된 바와 같이, 주사 전극 (5) 상의 부전하와 어드레스 전극 (13) 상의 정전하가 감소되어 양쪽 전극 상의 벽 전하가 감소되므로, 주사 펄스 (Psc) 가 인가되는 경우에도, 주사 전극 (5) 과 어드레스 전극 (13) 간의 기입 방전이 실패할 수 있으므로, 유지 방전에 필요한 벽 전하의 형성과 디스플레이 셀의 발광이 실패하게 된다.
도 4 의 기간 1 과 기간 2 에서 발생하는 활성 입자들이 방전을 용이하게 하는 상태를 설정하기 때문에 주사 전극 (5) 과 어드레스 전극 (13) 간에 발생한 약한 오방전이 발생한다. 당해 서브 필드 직전 서브 필드 (이전 서브 필드) 에서 유지 방전이 발생하는 경우, 기간 1 과 기간 2 에서 발생한 활성 입자가 더 활성화되어 약한 오방전을 더 용이하게 한다. 더 많은 횟수의 방전이 발생함에 따라, 이전 서브 필드에서 유지 방전에 의해 발생하는 활성 입자가 증가하므로, 이전 서브 필드에서 더 많은 횟수의 유지 방전이 발생하는 경우 주사 전극 (5) 과 어드레스 전극 (13) 간의 약한 오방전이 더 발생하게 된다. 이와 같은 상태를 방지하기 위하여, 어드레스 방전 기간 (Ts) 에서 주사 펄스 (Psc) 가 주사 전극 (5) 에 인가되기 전 주사 베이스 펄스 (Pb) 를 더 높은 전압으로 설정함으로써, 약한 오방전이 덜 발생하게 된다.
한편, 주사 전극 (5) 에 주사 펄스 (Psc) 가 인가되고, 어드레스 전극 (13) 에 디스플레이 데이터 펄스 (Pd) 가 인가되는 디스플레이 셀에서는, 유지 방전에 필요한 벽 전하를 형성하기 위해 주사 전극 (5) 과 유지 전극 (6) 간에 충분한 전위차를 확보하여야 한다. 유지 전극 (6) 에 인가된 전압은 어드레스 방전 기간 (Ts) 동안 항상 일정하기 때문에, 주사 전극 (5) 에 인가된 주사 베이스 펄스 (Pb) 는 유지 방전에 충분한 벽 전하를 형성하기 위해 더 낮게 설정되어야 한다. 이와 같은 방법으로, 어드레스 방전 기간 (Pb) 에서 주사 전극 (5) 에 인가된 주사 펄스 (Psc) 의 인가 전과 후에 주사 베이스 펄스 (Pb) 의 전압을 변경하는 것이 바람직하다. 이전과 같이 주사 베이스 펄스 (Pb) 가 단일 전압으로 설정되는 경우, 패널의 방전 전압의 온도 유도 변동으로 인해 충분한 전압 설정폭을 확보할 수 없어, 주사 베이스 펄스 (Pb) 가 설정될 수 있는 전압 범위에 한계가 있게 된다.
또한, 프라이밍 기간 (Tp) 을 제외한 구동 파형이 이용되는 경우, 이전 서브 필드에서 주사 전극과 어드레스 전극간의 약한 오방전을 다음 서브 필드의 리셋 기간에서 소거하지 못할 수도 있어, 다음 필드에서 디스플레이 셀의 발광이 실패하게 된다.
예를 들어, 도 9 에 도시된 바와 같이, 주사 베이스 펄스 (Pb) 의 전압을 설정하는데 제한된 범위가 제공된다. 특히, PDP (10) 의 패널 상의 온도로 인해 방전 조건이 변경되므로, 주사 베이스 펄스 (Pb) 의 전압 레벨의 더 낮은 한계 (Vbwmin) 는 주사 전 주사 전극 (5) 과 어드레스 전극 (13) 간의 약한 오방전이 억제되는 범위에 의해 결정된다. 한편, 주사 베이스 펄스 (Pb) 의 레벨의 상한 (Vbwmax) 은 주사 후 유지 전극 (6) 에 필요한 벽 전하의 형성이 용이하게 되는 범위에 의해 결정된다. 따라서, 주사 베이스 펄스 (Pb) 의 레벨은 설정 범위에 대하여 마진(margin)을 제공하지 않는, 도 14 에서 점선으로 포위된 좁은 범위 (96 - 100 V) 로 패널 상의 온도에 관계 없이 설정될 수 있다. 이와 같은 문제점에 대한 방안으로는 패널 상의 온도에 응답하여 주사 베이스 펄스 (Pb) 의 레벨을 제어하는 것일 수도 있으나, 패널 상의 온도가 하나의 디스플레이 셀과 다른 디스플레이 셀에서 다르기 때문에 실현하는 것이 어렵고, 변동하는 온도를 지연 없이 검출하는 것이 어렵다. 이로 인해, 디스플레이 화상에서 화질이 저하되는 문제점이 있다.
특허 문헌 1 에서 설명된 플라즈마 디스플레이 구동 장치는, 주사 전극에 인가된 전압이 특허 문헌 1 의 기입 기간 동안 점차 감소하기 때문에, 그 구동 방법이 본 발명과는 다르다. 이와 같이, 특허 문헌 2 에서 설명된 플라즈마 디스플레이 패널 구동 방법은, 특허 문헌 1 에서와 같이, 주사 전극에 인가된 전압이 기입 기간 동안 점차 감소하기 때문에, 그 구동 방법이 본 발명과는 다르다.
상술한 문제점을 해결하기 위해, 본 발명의 제 1 태양은 서로 대향하여 배치된 제 1 기판 및 제 2 기판; 상기 제 2 기판에 대향하는 상기 제 1 기판의 면 상에 배치되고 방전 갭을 가로질러 서로 평행하게 연장되는 주사 전극 및 방전 유지 전극으로 각각 이루어진 복수의 면 방전 전극쌍; 상기 각각의 면 방전 전극쌍에 직교하는 형태로 상기 제 1 기판에 대향하는 상기 제 2 기판의 면 상에 배치되는 복수의 어드레스 전극; 및 상기 복수의 면 방전 전극쌍과 상기 복수의 어드레스 전극의 각 교차 영역에 각각 형성되는 복수의 디스플레이 셀을 구비하는 플라즈마 디스플레이 패널에 이용되는 플라즈마 디스플레이 패널 구동 방법에 관한 것이다. 이 방법은 상기 복수의 디스플레이 셀에 의해 계조로 디스플레이되는 디스플레이 화상의 1프레임 기간을 계조 레벨에 기초하여 가중되는 복수의 서브 필드로 분할하는 단계; 및 상기 각각의 서브 필드에, 각각의 주사 전극에 주사 펄스를 순차로 인가함과 동시에 상기 주사 펄스와 동기되는 디스플레이 데이터 펄스를 상기 각각의 어드레스 전극에 인가함으로써 상기 선택된 디스플레이 셀에 어드레스 방전을 발생시키는 어드레스 방전 기간과, 상기 각각의 방전 유지 전극과 상기 각각의 주사 전극에 방전 유지 펄스를 교대로 인가하여 상기 각각의 디스플레이 셀을 발광시키는 방전 유지 기간을 설정하는 단계를 포함한다. 이 방법은 상기 어드레스 방전 기간 동안 상기 주사 펄스의 인가 전 상기 주사 전극에 인가된 제 1 주사 베이스 펄스의 전위보다 낮게 상기 주사 펄스의 인가 종료 후 상기 주사 전극에 인가된 제 2 주사 베이스 펄스의 전위를 설정하는 기간을 포함하는 것을 특징으로 한다.
본 발명의 제 2 태양은 본 발명의 제 1 태양에 따른 플라즈마 디스플레이 패널 구동 방법에 관한 것으로, 상기 제 1 주사 베이스 펄스의 전위는 상기 주사 전극과 상기 어드레스 전극간의 약한 오방전을 방지하는 레벨로 설정되고, 상기 제 2 주사 베이스 펄스의 전위는 상기 방전 유지 전극에서 유지 방전에 필요한 벽 전하를 형성하는 레벨로 설정되는 것을 특징으로 한다.
본 발명의 제 3 태양은 본 발명의 제 1 또는 제 2 태양에 따른 플라즈마 디스플레이 패널 구동 방법에 관한 것으로, 상기 제 1 주사 베이스 펄스의 전위 또는 제 2 주사 베이스 펄스의 전위는 상기 서브 필드의 각각에 대하여 서로 다른 레벨로 설정되는 것을 특징으로 한다.
본 발명의 제 4 태양은 본 발명의 제 1 내지 제 3 태양에 따른 플라즈마 디스플레이 패널 구동 방법에 관한 것으로, 다음 서브 필드의 상기 어드레스 방전 기간에서의 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차는 상기 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여 변화하는 것을 특징으로 한다.
본 발명의 제 5 태양은 본 발명의 제 1 내지 제 4 태양에 따른 플라즈마 디스플레이 패널 구동 방법에 관한 것으로, 상기 제 1 주사 베이스 펄스의 전위는 상기 주사 전극과 상기 어드레스 전극간의 약한 오방전을 방지하는 레벨로 설정되고, 상기 제 2 주사 베이스 펄스의 전위는 상기 방전 유지 전극에서 유지 방전에 필요한 벽 전하를 형성하는 레벨로 설정되고, 상기 제 2 주사 베이스 펄스의 전위는 상기 주사 펄스의 인가 개시로부터 일정 기간 경과 후 상기 제 1 주사 베이스 펄스의 전위로 설정되는 것을 특징으로 한다.
본 발명의 제 6 태양은 본 발명의 제 1 내지 제 4 태양에 따른 플라즈마 디스플레이 패널 구동 방법에 관한 것으로, 상기 제 2 주사 베이스 펄스를 유지하는 기간은 수평 주사 기간과 상기 주사 기간의 종료 전 상기 제 2 주사 베이스 펄스의 인가 개시로부터의 기간간의 값으로 설정되는 것을 특징으로 한다.
본 발명의 제 7 태양은 서로 대향하여 배치된 제 1 기판 및 제 2 기판; 상기 제 2 기판에 대향하는 상기 제 1 기판의 면 상에 배치되고 방전 갭을 가로질러 서로 평행하게 연장되는 주사 전극 및 방전 유지 전극으로 각각 이루어진 복수의 면 방전 전극쌍; 상기 각각의 면 방전 전극쌍에 직교하는 형태로 상기 제 1 기판에 대향하는 상기 제 2 기판의 면 상에 배치되는 복수의 어드레스 전극; 및 상기 복수의 면 방전 전극쌍과 상기 복수의 어드레스 전극의 각 교차 영역에 각각 형성되는 복수의 디스플레이 셀을 구비하는 플라즈마 디스플레이 패널에 이용되는 플라즈마 디스플레이 패널 구동 회로에 관한 것이다. 이 플라즈마 디스플레이 패널 구동 회로는 상기 복수의 디스플레이 셀에 의해 계조로 디스플레이되는 디스플레이 화상의 1프레임 기간을 계조 레벨에 기초하여 가중되는 복수의 서브 필드로 분할하고, 상기 각각의 서브 필드에, 각각의 주사 전극에 주사 펄스를 순차로 인가함과 동시에 상기 주사 펄스와 동기되는 디스플레이 데이터 펄스를 상기 각각의 어드레스 전극에 인가함으로써 상기 선택된 디스플레이 셀에 어드레스 방전을 발생시키는 어드레스 방전 기간과, 상기 각각의 방전 유지 전극과 상기 각각의 주사 전극에 방전 유지 펄스를 교대로 인가하여 상기 각각의 디스플레이 셀을 발광시키는 방전 유지 기간을 설정하도록 동작 가능하고, 플라즈마 디스플레이 패널 구동 회로는 상기 어드레스 방전 기간 동안 상기 주사 펄스의 인가 전 상기 주사 전극에 인가된 제 1 주사 베이스 펄스의 전위보다 낮게 상기 주사 펄스의 인가 종료 후 상기 주사 전극에 인가된 제 2 주사 베이스 펄스의 전위를 설정하도록 구성되는 것을 특징으로 한다.
본 발명의 제 8 태양은 본 발명의 제 7 태양에 따른 플라즈마 디스플레이 패널 구동 회로에 관한 것으로, 이 플라즈마 디스플레이 패널 구동 회로는 상기 제 1 주사 베이스 펄스의 전위를 상기 주사 전극과 상기 어드레스 전극간의 약한 오방전을 방지하는 레벨로 설정하고, 상기 제 2 주사 베이스 펄스의 전위를 상기 방전 유지 전극에서 유지 방전에 필요한 벽 전하를 형성하는 레벨로 설정하도록 구성되는 것을 특징으로 한다.
본 발명의 제 9 태양은 본 발명의 제 7 또는 제 8 태양에 따른 플라즈마 디스플레이 패널 구동 회로에 관한 것으로, 이 플라즈마 디스플레이 패널 구동 회로는 상기 제 1 주사 베이스 펄스의 전위 또는 제 2 주사 베이스 펄스의 전위를 상기 서브 필드의 각각에 대하여 서로 다른 레벨로 설정하도록 구성되는 것을 특징으로 한다.
본 발명의 제 10 태양은 본 발명의 제 7 내지 제 9 태양에 따른 플라즈마 디스플레이 패널 구동 회로에 관한 것으로, 이 플라즈마 디스플레이 패널 구동 회로는 다음 서브 필드의 상기 어드레스 방전 기간에서의 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차를 상기 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여 변화시키도록 구성되는 것을특징으로 한다.
본 발명의 제 11 태양은 서로 대향하여 배치된 제 1 기판 및 제 2 기판; 상기 제 2 기판에 대향하는 상기 제 1 기판의 면 상에 배치되고 방전 갭을 가로질러 서로 평행하게 연장되는 주사 전극 및 방전 유지 전극으로 각각 이루어진 복수의 면 방전 전극쌍; 상기 각각의 면 방전 전극쌍에 직교하는 형태로 상기 제 1 기판에 대향하는 상기 제 2 기판의 면 상에 배치되는 복수의 어드레스 전극; 및 상기 복수의 면 방전 전극쌍과 상기 복수의 어드레스 전극의 각 교차 영역에 각각 형성되는 복수의 디스플레이 셀을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 디스플레이 셀에 의해 계조로 디스플레이되는 디스플레이 화상의 1프레임 기간을 계조 레벨에 기초하여 가중되는 복수의 서브 필드로 분할하고, 상기 각각의 서브 필드에 , 각각의 주사 전극에 주사 펄스를 순차로 인가함과 동시에 상기 주사 펄스와 동기되는 디스플레이 데이터 펄스를 상기 각각의 어드레스 전극에 인가함으로써 상기 선택된 디스플레이 셀에 어드레스 방전을 발생시키는 어드레스 방전 기간과, 상기 각각의 방전 유지 전극과 상기 각각의 주사 전극에 방전 유지 펄스를 교대로 인가하여 상기 각각의 디스플레이 셀을 발광시키는 방전 유지 기간을 설정하는 구동 회로를 구비하는 플라즈마 디스플레이 장치에 관한 것으로, 상기 구동 회로는, 상기 어드레스 방전 기간 동안 상기 주사 펄스의 인가 전 상기 주사 전극에 인가된 제 1 주사 베이스 펄스의 전위보다 낮게 상기 주사 펄스의 인가 종료 후 상기 주사 전극에 인가된 제 2 주사 베이스 펄스의 전위를 설정하도록 구성되는 것을 특징으로 한다.
본 발명의 제 12 태양은 본 발명의 제 11 태양에 따른 플라즈마 디스플레이 장치에 관한 것으로, 상기 구동 회로는 상기 제 1 주사 베이스 펄스의 전위를 상기 주사 전극과 상기 어드레스 전극간의 약한 오방전을 방지하는 레벨로 설정하고, 상기 제 2 주사 베이스 펄스의 전위를 상기 방전 유지 전극에서 유지 방전에 필요한 벽 전하를 형성하는 레벨로 설정하도록 구성되는 것을 특징으로 한다.
본 발명의 제 13 태양은 본 발명의 제 11 또는 제 12 태양에 따른 플라즈마 디스플레이 장치에 관한 것으로, 상기 구동 회로는 상기 제 1 주사 베이스 펄스의 전위 또는 제 2 주사 베이스 펄스의 전위를 상기 서브 필드의 각각에 대하여 서로 다른 레벨로 설정하도록 구성되는 것을 특징으로 한다.
본 발명의 제 14 태양은 본 발명의 제 11 내지 제 13 태양에 따른 플라즈마 디스플레이 장치에 관한 것으로, 상기 구동 회로는 다음 서브 필드의 상기 어드레스 방전 기간에서의 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차를 상기 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여 변화시키도록 구성되는 것을 특징으로 한다.
본 발명의 제 15 태양은 본 발명의 제 7 내지 제 10 태양에 따른 플라즈마 디스플레이 패널 구동 방법에 관한 것으로, 상기 제 1 주사 베이스 펄스의 전위는 상기 주사 전극과 상기 어드레스 전극간의 약한 오방전을 방지하는 레벨로 설정되고, 상기 제 2 주사 베이스 펄스의 전위는 상기 방전 유지 전극에서 유지 방전에 필요한 벽 전하를 형성하는 레벨로 설정되고, 상기 제 2 주사 베이스 펄스의 전위는 상기 주사 펄스의 인가 개시로부터 일정 기간 경과 후 상기 제 1 주사 베이스 펄스의 전위로 설정되는 것을 특징으로 한다.
본 발명의 제 16 태양은 본 발명의 제 7 내지 제 10 태양에 따른 플라즈마 디스플레이 패널 구동 방법에 관한 것으로, 상기 제 2 주사 베이스 펄스를 유지하는 기간은 수평 주사 기간과 상기 주사 기간의 종료 전 상기 제 2 주사 베이스 펄스의 인가 개시로부터의 기간간의 값으로 설정되는 것을 특징으로 한다.
본 발명의 구성에 따르면, 어드레스 방전 기간에서 주사 펄스의 인가 종료 후 주사 전극에 인가된 제 2 주사 베이스 펄스의 전위가 주사 펄스의 인가 전 주사 전극에 인가된 제 1 주사 베이스 펄스의 전위보다 낮게 설정되므로, 제 1 주사 베이스 펄스와 디스플레이 데이터 펄스간의 약한 오방전을 억제할 수 있고, 주사 전극과 유지 전극간에 전위차를 확보함으로써, 다음 방전 유지 기간에서 유지 방전에 필요한 벽 전하의 형성을 용이하게 할 수 있다. 또한, 다음 서브 필드에서 제 1 및 제 2 주사 베이스 펄스의 레벨이 이전 서브 필드에서 방전 유지 펄스의 총 수에 기초하여 설정됨으로써, 더 높은 정확도로, 제 1 주사 베이스 펄스와 디스플레이 데이터 펄스간의 약한 오방전을 억제할 수 있고, 방전 유지 기간에서 유지 방전에 필요한 벽 전하를 형성할 수 있다. 따라서, 본 발명은 고화질의 디스플레이된 화상을 제공할 수 있고, 생산성을 크게 향상시킬 수 있다.
본 발명은 어드레스 방전 기간에서 주사 펄스의 인가 종료 후 주사 전극에 인가된 주사 베이스 펄스의 전위를 주사 펄스의 인가 전 주사 전극에 인가된 주사 베이스 펄스의 전위보다 낮게 설정하여 고화질의 디스플레이된 화상을 갖는 플라즈마 디스플레이 장치를 제공한다.
프라이밍 기간 (Tp) 을 제외한 구동 파형이 이용되는 경우, 주사 펄스의 인가 후 주사 베이스 펄스를 제한하여 약한 오방전의 발생이 억제되어, 주사 전극과 어드레스 전극간의 이전 서브 필드에서 약한 오방전의 원인이 된다.
도 10 은 본 발명의 제 1 실시형태에 따른 플라즈마 디스플레이 장치의 구동 회로의 주요부의 전기적 구성을 도시한 블록도이다.
도 10 에 도시된 바와 같이, 이 실시형태에서 구동 회로 (30) 는 제어 회로 (31), 레벨 시프트 회로 (32), p-채널 MOS 트랜지스터 (이하 "pMOS"로 지칭됨; 33), 레벨 시프트 회로 (34), pMOS (35), 다이오드 (36), 및 n-채널 MOS 트랜지스터 (이하 "nMOS"로 지칭됨; 37) 를 구비한다. 이 구동 회로 (30) 는 도 6 에 도시된 PDP (10) 의 주사 전극들 중 (5) 하나에 접속된다. 출력 제어 회로 (31) 는 pMOS (33), pMOS (35), 및 nMOS (37) 의 스위칭 동작을 제어한다.
레벨 시프트 회로 (37) 는 출력 제어 회로 (31) 의 제어하에서 pMOS (33) 가 스위칭 동작을 수행하도록 하는 게이트 전압을 발생시킨다. pMOS (33) 는 레벨 시프트 회로 (32) 로부터 인가된 게이트 전압에 기초하여 스위칭 동작을 수행하고, 온 상태에 있는 경우, 소스로부터 드레인으로 전원 전위 VDDH 를 전송하여 주사 베이스 펄스 (Pb) 를 출력한다. 전원 전위 VDDH 는 어드레스 방전 기간에서 주사 펄스의 인가 전 주사 전극에 인가되는 주사 베이스 펄스 (Pb) 의 레벨로 설정된다. 레벨 시프트 회로 (34) 는 출력 제어 회로 (31) 의 제어하에서 pMOS (35) 가 스위칭 동작을 수행하도록 하는 게이트 전압을 발생시킨다.
pMOS (35) 는 레벨 시프트 회로 (34) 로부터 인가된 게이트 전압에 기초하여 스위칭 동작을 수행하고, 온 상태에 있는 경우, 전원 전위 VDDL (VDDL ＜ VDDH) 를 전송하여 주사 베이스 펄스 (Pb) 를 출력한다. 전원 전위 VDDL 는 어드레스 방전 기간에서 주사 펄스의 인가 종료 후 주사 전극에 인가된 주사 베이스 펄스 (Pb) 의 레벨로 설정된다. 다이오드 (36) 는 전원 전위 VDDH 로부터 전원 전위 VDDL 로 전류가 반대 방향으로 흐르는 것을 방지한다. nMOS (37) 는 출력 제어 회로 (31) 로부터 인가된 게이트 전압에 기초하여 스위칭 동작을 수행하고, 온 상태에 있는 경우 소스에 인가된 전위 (이 실시형태에서는 접지 레벨) 를 드레인에 전송한다. 이 전위는 주사 펄스의 레벨을 정의한다.
도 11 은 구동 회로 (30) 에서 주사 베이스 펄스 (Pb) 의 레벨이 설정되는 범위를 설명하는 도면이다.
주사 펄스의 인가 전과 후에 주사 베이스 펄스 (Pb) 의 레벨을 독립적으로 제어함으로써, 주사 전 주사 베이스 펄스 (Pb) 의 레벨 (Vbw1) 과, 주사 후 주사 베이스 펄스 (Pb) 의 레벨 (Vbw2) 은 화살표로 나타낸 각 영역내에 설정될 수 있으므로 비교적 용이하게 마진을 확보하게 된다.
특히, 주사 전 주사 베이스 펄스 (Pb) 의 레벨 (Vbw1) 을 제어하는 경우, 이전 서브 필드에 다수의 방전 유지 펄스가 존재할 때 주사 전 주사 전극 (5) 과 어드레스 전극 (13) 간의 약한 오방전이 발생하게 되므로, 주사 베이스 펄스 (Pb) 의 설정 전위의 하한이 현재 서브 필드의 주사 전에 높아지게 된다. 한편, 주사 전 주사 베이스 펄스 (Pb) 의 설정 전위의 상한은 드라이버의 내압 (breakdown) 에 의해 결정된다. 따라서, 드라이버의 내압에 대하여 가능한한 넓은 범위를 확보하기 위하여, 주사 베이스 펄스 (Pb) 는 이전 서브 필드에 다수의 방전 유지 펄스가 존재하는 경우 더 높은 전위로 설정되고, 주사 베이스 펄스 (Pb) 는 이전 서브 필드에 소수의 방전 유지 펄스가 존재하는 경우 더 낮은 전위로 설정된다.
한편, 주사 후 주사 펄스 (Pb) 의 레벨 (Vbw2) 을 제어하는 경우, 종래, 주사 펄스 (Psc) 의 폭은 현재 서브 필드에 다수의 방전 유지 펄스가 존재하는 경우 방전 유지 시간을 확보하기 위해 감소되고, 주사 펄스 (Psc) 의 폭은 현재 서브 필드에 소수의 방전 유지 펄스가 존재하는 경우 벽 전하의 형성을 확보하기 위해 증가된다. 상술한 바와 같이, 주사 베이스 펄스 (Pb) 는, 현재 서브 필드에 다수의 방전 유지 펄스가 존재하고 주사 펄스 (Psc) 의 폭이 좁은 경우, 주사 후 낮은 전위로 설정되어, 주사 후 유지 전극 (6) 에 필요한 벽 전하의 형성을 용이하게 한다. 한편, 현재 서브 필드에 소수의 유지 펄스가 존재하고 주사 펄스 (Psc) 의 폭이 넓은 경우, 벽 전하가 비교적 용이하게 형성될 수 있기 때문에, 주사 베이스 펄스 (Pb) 는 주사 전극 (5) 과 어드레스 전극 (13) 간의 약한 오방전을 방지하기 위해 주사 후 높은 전위로 설정된다.
도 12 는 도 10 의 구동 회로 (30) 와 PDP (10) 에 이용되는 플라즈마 디스플레이 장치의 예시적인 전기적 구성을 개략적으로 도시한 블록도이다.
이 플라즈마 디스플레이 장치는 아날로그 인터페이스 (40) 및 PDP 모듈 (50) 을 구비한다. 아날로그 인터페이스 (40) 는 크로마 디코더를 포함하는 Y/C (휘도/색) 분리 회로 (41); A/D (아날로그-디지털) 변환 회로 (42); PLL (위상 로크 루프) 회로를 갖는 동기 신호 제어 회로 (43); 화상 포맷 변환 회로 (44); 역 γ변환 회로 (45); 시스템 제어 회로 (46); 및 PLE (Peak Luminance Enhancement) 제어 회로 (47) 를 구비한다. PDP 모듈 (50) 은 디지털 신호 처리 제어 회로 (51); 패널부 (52); 및 DC/DC 컨버터를 포함하는 모듈내 전원 회로 (53) 를 구비한다. 디지털 신호 처리 제어 회로 (51) 는 입력 인터페이스 신호 처리 회로 (54), 프레임 메모리 (55), 메모리 제어 회로 (56), 및 드라이버 제어 회로 (57) 를 구비한다.
패널부(52) 는 PDP (10); PDP (10) 의 주사 전극 (5) 을 구동하는 주사 드라이버 (58); 데이터 전극 (13) 을 구동하는 데이터 드라이버 (59A, 59B); PDP (10) 와 주사 드라이버 (58) 에 펄스 전압을 공급하는 고압 펄스 회로 (60A, 60B); 및 고압 펄스 회로 (60A, 60B) 에서 발생한 잉여 전력을 회수하는 전력 회수 회로 (61) 를 구비한다. 도 10 에서 드라이버 회로 (30) 는 상술한 주사 드라이버 (58) 의 일부를 형성한다.
이 플라즈마 디스플레이 장치에서, 통상, 입력 아날로그 영상 신호는 아날로그 인터페이스 (40) 에 의해 디지털 영상 신호로 변환되고, 디지털 영상 신호는 PDP 모듈 (50) 에 공급된다. 예를 들어, 도시하지 않은 텔레비젼 튜너 등으로부터 출력된 아날로그 영상 신호는 Y/C 분리 회로 (21) 에 의해 R, G, B 색의 휘도 신호로 분리된 후, A/D 변환 회로 (42) 에 의해 디지털 영상 신호로 변환된다. 그 후, 디지털 영상 신호가 화소 구성이 PDP 모듈 (50) 과 다른 경우, 디지털 영상 신호는 화상 포맷 변환 회로 (44) 에 의해, PDP 모듈 (50) 에 의해 지원되는 화상 포맷으로 변환된다.
PDP (10) 의 입력 신호에 대한 디스플레이 휘도의 특성은 선형적으로 비례하지만, 통상의 영상 신호는 CRT 의 특성에 따라 미리 보정된다(γ 보정). 따라서, A/D 변환 회로 (42) 에서 아날로그 영상 신호가 A/D 변환된 후, 역 γ변환 회로 (45) 에서 역 γ변환이 수행된다. 이 역 γ변환은 선형 특성을 복원한 디지털 영상 신호를 생성한다. 이 디지털 영상 신호는 R, G, B 영상 신호로서 PDP 모듈 (50) 에 출력된다.
아날로그 영상 신호가 A/D 변환을 위한 샘플링 클록 또는 데이터 클록 신호를 포함하지 않으므로, 동기 신호 제어 회로 (43) 에 포함된 PLL 회로는 아날로그 영상 신호와 동시에 공급되는 수평 동기 신호에 기초하여 샘플링 클록과 데이터 클록 신호를 생성하고, PDP 모듈 (50) 에 샘플링 클록과 데이터 클록 신호를 출력한다. 또한, 아날로그 인터페이스 (40) 의 PLE 제어 회로 (47) 는 PDP 모듈 (50) 에 대한 휘도를 제어한다. 특히, 디스플레이 휘도는 평균 휘도 레벨이 소정값 이하인 경우 증가되고, 디스플레이 휘도는 평균 휘도 레벨이 소정 값을 초과하는 경우 감소된다. PLE 제어 회로 (47) 는 평균 휘도 레벨에 따라 휘도 제어 데이터를 설정하고, 입력 인터페이스 신호 처리 회로 (54) 에서, 도시하지 않은 휘도 레벨 제어 회로에 휘도 제어 데이터를 전송한다.
시스템 제어 회로 (46) 는 PDP 모듈 (50) 에 각종 제어 신호를 전송한다. 예를 들어, 입력 인터페이스 신호 처리 회로 (54) 에 입력된 R, G, B 영상 신호의 평균 휘도 레벨은 입력 인터페이스 신호 처리 회로 (54) 에서, 도시하지 않은 입력 신호 평균 휘도 레벨 계산 회로에 의해 계산되고, 예를 들어, 5-비트 데이터로서 출력된다. 디지털 신호 처리 제어 회로 (51) 에서, 입력 인터페이스 신호 처리 회로 (54) 에 의해 각종 신호가 처리된 후, 패널부 (52) 에 제어 신호가 전송된다. 이와 동시에, 메모리 제어 신호와 드라이버 제어 신호는 메모리 제어 회로 (56) 와 드라이버 제어 회로 (57) 로부터 패널부 (52) 에 각각 전송된다.
PDP (10) 는, 예를 들어, 1365 ×768 화소를 갖는다. PDP (10) 에서, 주사 드라이버 (58) 는 주사 전극을 제어하고, 데이터 드라이버 (59) 는 데이터 전극을 제어하고, 이들 화소를 제어하여 소정 화소를 턴 온 또는 턴 오프함으로써, R, G, B 영상 신호에 대응하는 디스플레이를 제공하게 된다. 로직 전원은 디지털 신호 처리 제어 회로 (51) 와 패널부 (52) 에 로직 전력을 공급한다. 또한, DC 전력은 디스플레이 전원으로부터 모듈내 전원 회로 (53) 에 공급되고, 패널부 (52) 에 공급되기 전 소정의 전압값으로 변환된다.
도 13 은 그 동작을 설명하기 위한 드라이버 회로 (30) 의 각 구성요소에서 신호의 타임챠트로서, 세로축은 전압을 나타내고, 가로축은 시간을 나타낸다.
이하, 도 13 을 참조하여, 이 실시형태에 따른 플라즈마 디스플레이 장치를 구동하는 방법에서의 처리 내용을 설명한다.
우선, 드라이버 회로 (30) 에서, 어드레스 방전 기간 (Ts) 의 초기 상태에서는, 출력 제어 회로 (31) 의 제어하에서 nMOS (37) 와 pMOS (35) 가 턴 오프되고, pMOS (33) 가 턴 온된다. 따라서, PDP 의 주사 전극에는 전위 VDDH 의 레벨로 주사 베이스 펄스 (Pb) 가 인가된다. 이는, 주사 베이스 펄스 (Pb) 와 디스플레이 데이터 펄스 (Pd) 간의 약한 오방전을 억제한다. 또한, 역류를 방지하기 위한 다이오드 (36) 가 제공되어, 전원 전압 VDDH 로부터 전원 전압 VDDL 로 전류가 흐르지 않게 된다.
다음으로, 출력 제어 회로 (31) 의 제어하에서 nMOS (37) 가 턴 온되고, pMOS 트랜지스터 (33, 35) 는 턴 오프된다. 이로 인해, 주사 전극 (5) 에는 접지 레벨인 주사 펄스 (Psc) 가 인가된다. 주사 펄스 (Psc) 가 인가된 후, pMOS (35) 는 턴 온되고, nMOS (37) 와 pMOS 는 턴 오프되어, 주사 전극 (5) 에는 전위 VDDL 의 레벨인 주사 베이스 펄스 (Pb) 가 인가된다. 이와 같이, 어드레스 방전 기간 (Ts) 에서 주사 펄스 (Psc) 의 인가 종료 후 주사 전극 (5) 에 인가된 주사 베이스 펄스 (Pb) 의 레벨은 주사 펄스 (Ps) 의 인가 전 주사 전극 (5) 에 인가된 주사 베이스 펄스 (Pb) 의 레벨보다 낮게 된다. 이로 인해, 주사 전극 (5) 과 유지 전극 (6) 간의 전위차를 확보하여 다음 방전 유지 기간 (Tc) 에서 유지 방전에 필요한 벽 전하의 형성을 용이하게 한다.
상술한 바와 같이, 제 1 실시형태에서, 주사 전극 (5) 에는 어드레스 방전 기간 (Ts) 의 초기 상태에서 전위 VDDH 의 레벨인 주사 베이스 펄스 (Pb) 가 인가되므로, 주사 베이스 펄스 (Pb) 와 디스플레이 데이터 펄스 (Pd) 간의 약한 오방전이 억제된다. 또한, 주사 전극 (5) 에는 주사 펄스 (Psc) 가 인가된 후 전위 VDDL 의 레벨인 주사 베이스 펄스 (Pb) 가 인가되므로, 주사 전극 (5) 과 유지 전극 (6) 간의 전위차를 확보함으로써, 다음 방전 유지 기간 (Tc) 에서 유지 방전에 필요한 벽 전하의 형성을 용이하게 한다. 따라서, 고화질의 디스플레이 화상을 제공할 수 있다.
도 14 는 본 발명의 제 2 실시형태에 따른 플라즈마 디스플레이 장치를 구동하는 방법을 설명하기 위한 타임 챠트이다.
예시적인 구동 방법에서, 도 10 의 드라이버 회로 (30) 는 다음 서브 필드의 어드레스 방전 기간 (Ts) 에서 제 1 주사 베이스 펄스 (Pb) 의 전위와 제 2 주사 베이스 펄스 (Pb) 의 전위간의 전위차를 그 서브 필드의 방전 유지 기간 (Tc) 에서 방전 유지 펄스내의 총수 (예를 들어, 서브 필드의 가중) 에 기초하여 변화시키도록 구성된다. 특히, 주사 전극 (5) 과 어드레스 전극 (13) 간의 약한 오방전 특성은 이전 서브 필드에서 유지 방전의 횟수와 리셋 기간의 유무 등에 의해 변화하므로, 주사 베이스 펄스 (Pb) 는 이들 파라미터가 변화하는 경우에도 최적 레벨로 설정된다. 특히, 이전 서브 필드에서 다수의 방전 유지 펄스가 존재할 때, 주사 베이스 펄스 (Pb) 는 다음 서브 필드에서 더 높은 전위로 설정된다. 따라서, 제 1 실시형태에 도시된 구동 방법과 종래 구동 방법은 서브 필드의 가중 (방전 유지 펄스의 총 수) 에 따라 변경되어 주사 베이스 펄스가 설정되는 전압 범위를 증가시킨다.
상술한 바와 같이, 제 2 실시형태에서는, 다음 서브 필드에서 주사 베이스 펄스 (Pb) 가 이전 서브 필드에서 방전 유지 펄스의 총 수에 기초하는 레벨로 설정되므로, 제 2 실시형태는 주사 베이스 펄스 (Pb) 와 디스플레이 데이터 펄스 (Pd) 간의 약한 오방전을 더 정확하게 억제할 수 있고, 방전 유지 기간 (Tc) 에서 유지 방전에 필요한 벽 전하를 형성할 수 있게 된다.
도 15 는 프라이밍 기간 (Tp) 제공되지 않는 구동 방식을 채용한 본 발명의 제 3 실시형태에서 구동 파형을 도시한다. 프라이밍 기간이 제외된 구형 파형의 경우, 이전 서브 필드에서 주사 전극과 어드레스 전극간의 약한 오방전이 리셋 기간의 부족으로 인해 리셋되지 않을 수도 있기 때문에 서브 필드에서 방전 셀의 발광이 실패할 수 있다.
이 문제점을 해결하기 위하여, 주사 전극의 전위가 일정 기간 경과 후 제 1 주사 베이스 펄스까지 상승하므로, 이전 서브 필드에서 주사 전극과 어드레스 전극간의 약한 오방전이 억제된다.
제 2 주사 베이스 펄스를 유지하는 기간을 결정하기 위하여, 서로 다른 값들의 유지 기간으로 실험이 수행되었다. 주사 펄스의 인가 종료 후 제 2 주사 베이스 펄스를 유지하는 기간으로서 아래에 설명하는 기간을 확보한 후 제 1 주사 베이스 펄스의 전위까지 전위를 상승시킴으로써 약한 오방전의 발생을 억제시킬 수 있음이 확인되었다. 특히, 그 기간은 (주사 펄스 (Psc) 의 폭의 기간에 대응하는) 하나의 수평 주사 기간보다는 길지만 주사 기간의 종료까지의 기간보다는 짧게 선택된다.
더욱 구체적으로는, 출원인들은, 제 2 주사 베이스 펄스를 유지하는 기간이 2 ㎲ 보다는 길고 주사 베이스 펄스의 인가 종료로부터 주사 기간의 종료까지의 기간보다는 짧게 설정되는 경우, 약한 오방전이 방지되는 것을 확인하였다.
도면들을 참조하여 본 발명의 실시형태들을 상세하게 설명하였지만, 특정 구성은 상술한 실시형태들에 한정되지 않고, 본 발명의 사상 및 범위로부터 일탈함이 없이 설계 등에서 변경이 존재하는 경우에도, 또한 본 발명에 포함된다.
예를 들어, 상술한 실시형태들에서, 주사 펄스 (Psc) 의 전위가 접지 레벨로 설정되지만, 부극성의 전압으로 설정될 수도 있다. 또한, 드라이버 회로 (30) 내의 각각의 MOS 트랜지스터는 바이폴라 트랜지스터, IGBT (Insulated Gate Bipolar Transistor) 장치 등으로 대체될 수도 있다. 또한, 상술한 실시형태들은 주사 베이스 펄스 (Pb) 의 레벨을 주사 펄스 (Psc) 의 인가 전과 후에 2개의 값들로 설정하였지만, 그 레벨은 주사 베이스 펄스 (Pb) 가 각각의 서브 필드에서 서로 다른 레벨로 설정되도록 3개의 값들 또는 그 이상으로 설정될 수도 있다. 그러나, 이와 같은 구성에서, 드라이버 회로 (30) 는 주사 베이스 펄스 (Pb) 의 레벨을 3개의 값들 또는 그 이상으로 설정하도록 구성되어야 한다.
본 발명의 구성에 따르면, 어드레스 방전 기간에서 주사 펄스의 인가 종료 후 주사 전극에 인가된 제 2 주사 베이스 펄스의 전위가 주사 펄스의 인가 전 주사 전극에 인가된 제 1 주사 베이스 펄스의 전위보다 낮게 설정되므로, 제 1 주사 베이스 펄스와 디스플레이 데이터 펄스간의 약한 오방전을 억제할 수 있고, 주사 전극과 유지 전극간에 전위차를 확보함으로써, 다음 방전 유지 기간에서 유지 방전에 필요한 벽 전하의 형성을 용이하게 할 수 있다. 또한, 다음 서브 필드에서 제 1 및 제 2 주사 베이스 펄스의 레벨이 이전 서브 필드에서 방전 유지 펄스의 총 수에 기초하여 설정됨으로써, 더 높은 정확도로, 제 1 주사 베이스 펄스와 디스플레이 데이터 펄스간의 약한 오방전을 억제할 수 있고, 방전 유지 기간에서 유지 방전에 필요한 벽 전하를 형성할 수 있다. 따라서, 본 발명은 고화질의 디스플레이된 화상을 제공할 수 있고, 생산성을 크게 향상시킬 수 있다.
도 1 은 PDP 의 구조를 설명한 도면.
도 2 는 PDP (10) 의 전극 배치를 도시한 도면.
도 3 은 계조 디스플레이 방법의 원리를 설명한 도면.
도 4 는 도 3 의 하나의 서브 필드에서 예시적인 구동 파형을 도시한 도면.
도 5 는 도 4 에 도시된 구동 파형이 이용되는 경우 어드레스 방전 기간 (Ts) 직전 주사 전극 (5), 유지 전극 (6), 및 어드레스 전극 (13) 상의 벽 전하의 상태를 도시한 도면.
도 6 은 도 4 에 도시된 구동 파형이 이용되는 경우 어드레스 방전 기간 (Ts) 직후 주사 전극 (5), 유지 전극 (6), 및 어드레스 전극 (13) 상의 벽 전하의 상태를 도시한 도면.
도 7 은 디스플레이 데이터 펄스 (Pd) 가 인가되지 않는 셀에서 주사 전극 (5), 유지 전극 (6), 및 어드레스 전극 (13) 상의 벽 전하의 상태를 도시한 도면.
도 8 은 도 4 에 도시된 구동 파형이 이용되는 경우 약한 오방전이 발생할 때 주사 전극 (5), 유지 전극 (6), 및 어드레스 전극 (13) 상의 벽 전하의 상태를 도시한 도면.
도 9 는 종래 주사 베이스 펄스 (Pb) 의 레벨이 설정되는 범위를 설명한 도면.
도 10 은 본 발명의 일 실시형태에 따른 플라즈마 디스플레이 장치의 구동 회로의 주요부의 전기적 구성을 도시한 블록도.
도 11 은 도 10 의 구동 회로 (30) 에서 주사 베이스 펄스 (Pb) 의 레벨이 설정되는 범위를 설명한 도면.
도 12 는 도 10 에서 구동 회로 (30) 와 PDP (10) 에 이용되는 플라즈마 디스플레이의 예시적인 전기적 구성을 개략적으로 도시한 블록도.
도 13 은 도 10 에서 구동 회로 (30) 의 동작을 설명하기 위한 각 구성요소에서의 신호의 타임챠트.
도 14 는 본 발명의 제 2 실시형태에 따른 플라즈마 디스플레이 장치 구동 방법을 설명한 타임챠트.
도 15 는 본 발명의 제 3 실시형태에 따른 플라즈마 디스플레이 장치 구동 방법을 설명한 타임챠트.
※ 도면의 주요부분에 대한 부호의 설명
5 : 주사 전극
6 : 유지 전극
10 : PDP
13 : 어드레스 전극
30 : 구동 회로

Claims (30)

  1. 서로 대향하여 배치된 제 1 기판 및 제 2 기판; 상기 제 2 기판에 대향하는 상기 제 1 기판의 면 상에 배치되고 방전 갭을 가로질러 서로 평행하게 연장되는 주사 전극 및 방전 유지 전극으로 각각 이루어진 복수의 면 방전 전극쌍; 상기 각각의 면 방전 전극쌍에 직교하는 형태로 상기 제 1 기판에 대향하는 상기 제 2 기판의 면 상에 배치되는 복수의 어드레스 전극; 및 상기 복수의 면 방전 전극쌍과 상기 복수의 어드레스 전극의 각 교차 영역에 각각 형성되는 복수의 디스플레이 셀을 구비하는 플라즈마 디스플레이 패널에 이용되는 플라즈마 디스플레이 패널 구동 방법으로서,
    상기 복수의 디스플레이 셀에 의해 계조로 디스플레이되는 디스플레이 화상의 1프레임 기간을 계조 레벨에 기초하여 가중되는 복수의 서브 필드로 분할하는 단계; 및
    상기 각각의 서브 필드에, 각각의 주사 전극에 주사 펄스를 순차로 인가함과 동시에 상기 주사 펄스와 동기되는 디스플레이 데이터 펄스를 상기 각각의 어드레스 전극에 인가함으로써 상기 선택된 디스플레이 셀에 어드레스 방전을 발생시키는 어드레스 방전 기간과, 상기 각각의 방전 유지 전극과 상기 각각의 주사 전극에 방전 유지 펄스를 교대로 인가하여 상기 각각의 디스플레이 셀을 발광시키는 방전 유지 기간을 설정하는 단계를 포함하고,
    상기 어드레스 방전 기간 동안 상기 주사 펄스의 인가 전 상기 주사 전극에 인가된 제 1 주사 베이스 펄스의 전위보다 낮게 상기 주사 펄스의 인가 종료 후 상기 주사 전극에 인가된 제 2 주사 베이스 펄스의 전위를 설정하는 기간을 제공하는 단계를 더 포함하는, 플라즈마 디스플레이 패널 구동 방법.
  2. 제 1 항에 있어서,
    상기 제 1 주사 베이스 펄스의 전위는 상기 주사 전극과 상기 어드레스 전극간의 약한 오방전을 방지하는 레벨로 설정되고, 상기 제 2 주사 베이스 펄스의 전위는 상기 방전 유지 전극에서 유지 방전에 필요한 벽 전하를 형성하는 레벨로 설정되는, 플라즈마 디스플레이 패널 구동 방법.
  3. 제 1 항에 있어서,
    상기 제 1 주사 베이스 펄스의 전위 또는 제 2 주사 베이스 펄스의 전위는 상기 서브 필드의 각각에 대하여 다른 레벨로 설정되는, 플라즈마 디스플레이 패널 구동 방법.
  4. 제 2 항에 있어서,
    상기 제 1 주사 베이스 펄스의 전위 또는 제 2 주사 베이스 펄스의 전위는 상기 서브 필드의 각각에 대하여 서로 다른 레벨로 설정되는, 플라즈마 디스플레이 패널 구동 방법.
  5. 제 1 항에 있어서,
    하나의 서브 필드의 상기 어드레스 방전 기간에서의 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차는 상기 서브 필드 직전 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여 변화하는, 플라즈마 디스플레이 패널 구동 방법.
  6. 제 2 항에 있어서,
    하나의 서브 필드의 상기 어드레스 방전 기간에서의 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차는 상기 서브 필드 직전 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여 변화하는, 플라즈마 디스플레이 패널 구동 방법.
  7. 제 3 항에 있어서,
    하나의 서브 필드의 상기 어드레스 방전 기간에서의 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차는 상기 서브 필드 직전 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여 변화하는, 플라즈마 디스플레이 패널 구동 방법.
  8. 제 4 항에 있어서,
    하나의 서브 필드의 상기 어드레스 방전 기간에서의 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차는 상기 서브 필드 직전 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여 변화하는, 플라즈마 디스플레이 패널 구동 방법.
  9. 제 1 항에 있어서,
    상기 제 1 주사 베이스 펄스의 전위는 상기 주사 전극과 상기 어드레스 전극간의 약한 오방전을 방지하는 레벨로 설정되고,
    상기 제 2 주사 베이스 펄스의 전위는 상기 방전 유지 전극에서 유지 방전에 필요한 벽 전하를 형성하는 레벨로 설정되고,
    상기 제 2 주사 베이스 펄스의 전위는 상기 주사 펄스의 인가 종료로부터 일정 기간 경과 후 상기 제 1 주사 베이스 펄스의 전위로 설정되는, 플라즈마 디스플레이 패널 구동 방법.
  10. 제 9 항에 있어서,
    상기 제 2 주사 베이스 펄스를 유지하는 기간은 수평 주사 기간과 상기 주사 기간의 종료 전 상기 제 2 주사 베이스 펄스의 인가 개시로부터의 기간간의 값으로 설정되는, 플라즈마 디스플레이 패널 구동 방법.
  11. 서로 대향하여 배치된 제 1 기판 및 제 2 기판; 상기 제 2 기판에 대향하는 상기 제 1 기판의 면 상에 배치되고 방전 갭을 가로질러 서로 평행하게 연장되는 주사 전극 및 방전 유지 전극으로 각각 이루어진 복수의 면 방전 전극쌍; 상기 각각의 면 방전 전극쌍에 직교하는 형태로 상기 제 1 기판에 대향하는 상기 제 2 기판의 면 상에 배치되는 복수의 어드레스 전극; 및 상기 복수의 면 방전 전극쌍과 상기 복수의 어드레스 전극의 각 교차 영역에 각각 형성되는 복수의 디스플레이 셀을 구비하는 플라즈마 디스플레이 패널에 이용되는 플라즈마 디스플레이 패널 구동 회로로서,
    상기 복수의 디스플레이 셀에 의해 계조로 디스플레이되는 디스플레이 화상의 1프레임 기간을 계조 레벨에 기초하여 가중되는 복수의 서브 필드로 분할하고,
    상기 각각의 서브 필드에, 각각의 주사 전극에 주사 펄스를 순차로 인가함과 동시에 상기 주사 펄스와 동기되는 디스플레이 데이터 펄스를 상기 각각의 어드레스 전극에 인가함으로써 상기 선택된 디스플레이 셀에 어드레스 방전을 발생시키는 어드레스 방전 기간과, 상기 각각의 방전 유지 전극과 상기 각각의 주사 전극에 방전 유지 펄스를 교대로 인가하여 상기 각각의 디스플레이 셀을 발광시키는 방전 유지 기간을 설정하도록 동작 가능하고,
    상기 어드레스 방전 기간 동안 상기 주사 펄스의 인가 전 상기 주사 전극에 인가되는 제 1 주사 베이스 펄스의 전위보다 낮게 상기 주사 펄스의 인가 종료 후 상기 주사 전극에 인가되는 제 2 주사 베이스 펄스의 전위를 설정하도록 구성되는, 플라즈마 디스플레이 패널 구동 회로.
  12. 제 11 항에 있어서,
    상기 제 1 주사 베이스 펄스의 전위를 상기 주사 전극과 상기 어드레스 전극간의 약한 오방전을 방지하는 레벨로 설정하고, 상기 제 2 주사 베이스 펄스의 전위를 상기 방전 유지 전극에서의 유지 방전에 필요한 벽 전하를 형성하는 레벨로 설정하도록 구성되는, 플라즈마 디스플레이 패널 구동 회로.
  13. 제 11 항에 있어서,
    상기 제 1 주사 베이스 펄스의 전위 또는 제 2 주사 베이스 펄스의 전위를 상기 서브 필드의 각각에 대하여 서로 다른 레벨로 설정하도록 구성되는, 플라즈마 디스플레이 패널 구동 회로.
  14. 제 12 항에 있어서,
    상기 제 1 주사 베이스 펄스의 전위 또는 제 2 주사 베이스 펄스의 전위를 상기 서브 필드의 각각에 대하여 서로 다른 레벨로 설정하도록 구성되는, 플라즈마 디스플레이 패널 구동 회로.
  15. 제 11 항에 있어서,
    하나의 서브 필드의 상기 어드레스 방전 기간에서의 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차를, 상기 서브 필드 직전 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여, 변화시키도록 구성되는, 플라즈마 디스플레이 패널 구동 회로.
  16. 제 12 항에 있어서,
    하나의 서브 필드의 상기 어드레스 방전 기간에서의 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차를, 상기 서브 필드 직전 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여 변화시키도록 구성되는, 플라즈마 디스플레이 패널 구동 회로.
  17. 제 13 항에 있어서,
    하나의 서브 필드의 상기 어드레스 방전 기간에서의 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차를, 상기 서브 필드 직전 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여, 변화시키도록 구성되는, 플라즈마 디스플레이 패널 구동 회로.
  18. 제 14 항에 있어서,
    하나의 서브 필드의 상기 어드레스 방전 기간에서의 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차를, 상기 서브 필드 직전 서브 필드의 상기 방전 유지 기간에서 상기 방전 유지 펄스의 총 수에 기초하여, 변화시키도록 구성되는, 플라즈마 디스플레이 패널 구동 회로.
  19. 제 11 항에 있어서,
    상기 제 1 주사 베이스 펄스의 전위는 상기 주사 전극과 상기 어드레스 전극간의 약한 오방전을 방지하는 레벨로 설정되고,
    상기 제 2 주사 베이스 펄스의 전위는 상기 방전 유지 전극에서 유지 방전에 필요한 벽 전하를 형성하는 레벨로 설정되고,
    상기 제 2 주사 베이스 펄스의 전위는 상기 주사 펄스의 인가 종료로부터 일정 기간 경과 후 상기 제 1 주사 베이스 펄스의 전위로 설정되는, 플라즈마 디스플레이 패널 구동 회로.
  20. 제 19 항에 있어서,
    상기 제 2 주사 베이스 펄스를 유지하는 기간은 수평 주사 기간과 상기 주사 기간의 종료 전 상기 제 2 주사 베이스 펄스의 인가 개시로부터의 기간간의 값으로 설정되는, 플라즈마 디스플레이 패널 구동 회로.
  21. 서로 대향하여 배치된 제 1 기판 및 제 2 기판; 상기 제 2 기판에 대향하는 상기 제 1 기판의 면 상에 배치되고 방전 갭을 가로질러 서로 평행하게 연장되는 주사 전극 및 방전 유지 전극으로 각각 이루어진 복수의 면 방전 전극쌍; 상기 각각의 면 방전 전극쌍에 직교하는 형태로 상기 제 1 기판에 대향하는 상기 제 2 기판의 면 상에 배치되는 복수의 어드레스 전극; 및 상기 복수의 면 방전 전극쌍과 상기 복수의 어드레스 전극의 각 교차 영역에 각각 형성되는 복수의 디스플레이 셀을 구비하는 플라즈마 디스플레이 패널; 및
    상기 복수의 디스플레이 셀에 의해 계조로 디스플레이되는 디스플레이 화상의 1프레임 기간을 계조 레벨에 기초하여 가중되는 복수의 서브 필드로 분할하고, 상기 각각의 서브 필드에, 각각의 주사 전극에 주사 펄스를 순차로 인가함과 동시에 상기 주사 펄스와 동기되는 디스플레이 데이터 펄스를 상기 각각의 어드레스 전극에 인가함으로써 상기 선택된 디스플레이 셀에 어드레스 방전을 발생시키는 어드레스 방전 기간과, 상기 각각의 방전 유지 전극과 상기 각각의 주사 전극에 방전 유지 펄스를 교대로 인가하여 상기 각각의 디스플레이 셀을 발광시키는 방전 유지 기간을, 설정하는 구동 회로를 구비하는 플라즈마 디스플레이 장치로서,
    상기 구동 회로는, 상기 어드레스 방전 기간 동안 상기 주사 펄스의 인가 전 상기 주사 전극에 인가되는 제 1 주사 베이스 펄스의 전위보다 낮게 상기 주사 펄스의 인가 종료 후 상기 주사 전극에 인가되는 제 2 주사 베이스 펄스의 전위를 설정하도록 구성되는, 플라즈마 디스플레이 장치.
  22. 제 21 항에 있어서,
    상기 구동 회로는, 상기 제 1 주사 베이스 펄스의 전위를 상기 주사 전극과 상기 어드레스 전극간의 약한 오방전을 방지하는 레벨로 설정하고, 상기 제 2 주사 베이스 펄스의 전위를 상기 방전 유지 전극에서의 유지 방전에 필요한 벽 전하를 형성하는 레벨로 설정하도록 구성되는, 플라즈마 디스플레이 장치.
  23. 제 21 항에 있어서,
    상기 구동 회로는, 상기 제 1 주사 베이스 펄스의 전위 또는 제 2 주사 베이스 펄스의 전위를 상기 서브 필드의 각각에 대하여 서로 다른 레벨로 설정하도록 구성되는, 플라즈마 디스플레이 장치.
  24. 제 22 항에 있어서,
    상기 구동 회로는, 상기 제 1 주사 베이스 펄스의 전위 또는 제 2 주사 베이스 펄스의 전위를 상기 서브 필드의 각각에 대하여 서로 다른 레벨로 설정하도록 구성되는, 플라즈마 디스플레이 장치.
  25. 제 21 항에 있어서,
    상기 구동 회로는, 하나의 서브 필드의 상기 어드레스 방전 기간에서의, 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차를 상기 서브 필드 직전 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여 변화시키도록 구성되는, 플라즈마 디스플레이 장치.
  26. 제 22 항에 있어서,
    상기 구동 회로는, 하나의 서브 필드의 상기 어드레스 방전 기간에서의, 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차를 상기 서브 필드 직전 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여 변화시키도록 구성되는, 플라즈마 디스플레이 장치.
  27. 제 23 항에 있어서,
    상기 구동 회로는, 하나의 서브 필드의 상기 어드레스 방전 기간에서의, 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차를 상기 서브 필드 직전 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여 변화시키도록 구성되는, 플라즈마 디스플레이 장치.
  28. 제 24 항에 있어서,
    상기 구동 회로는, 하나의 서브 필드의 상기 어드레스 방전 기간에서의, 상기 제 1 주사 베이스 펄스의 전위와 제 2 주사 베이스 펄스의 전위간의 전위차를 상기 서브 필드 직전 서브 필드의 상기 방전 유지 기간에서의 상기 방전 유지 펄스의 총 수에 기초하여 변화시키도록 구성되는, 플라즈마 디스플레이 장치.
  29. 제 21 항에 있어서,
    상기 제 1 주사 베이스 펄스의 전위는 상기 주사 전극과 상기 어드레스 전극간의 약한 오방전을 방지하는 레벨로 설정되고,
    상기 제 2 주사 베이스 펄스의 전위는 상기 방전 유지 전극에서 유지 방전에 필요한 벽 전하를 형성하는 레벨로 설정되고,
    상기 제 2 주사 베이스 펄스의 전위는 상기 주사 펄스의 인가 종료로부터 일정 기간 경과 후 상기 제 1 주사 베이스 펄스의 전위로 설정되는, 플라즈마 디스플레이 장치.
  30. 제 29 항에 있어서,
    상기 제 2 주사 베이스 펄스를 유지하는 기간은 수평 주사 기간과 상기 주사 기간의 종료 전 상기 제 2 주사 베이스 펄스의 인가 개시로부터의 기간간의 값으로 설정되는, 플라즈마 디스플레이 장치.
KR1020040101482A 2003-12-04 2004-12-04 플라즈마 디스플레이 패널 구동 방법, 플라즈마 디스플레이 패널 구동 회로, 및 플라즈마 디스플레이 장치 KR100639540B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00406560 2003-12-04
JP2003406560 2003-12-04

Publications (2)

Publication Number Publication Date
KR20050054477A true KR20050054477A (ko) 2005-06-10
KR100639540B1 KR100639540B1 (ko) 2006-10-30

Family

ID=34746806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101482A KR100639540B1 (ko) 2003-12-04 2004-12-04 플라즈마 디스플레이 패널 구동 방법, 플라즈마 디스플레이 패널 구동 회로, 및 플라즈마 디스플레이 장치

Country Status (2)

Country Link
US (2) US7355567B2 (ko)
KR (1) KR100639540B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271902B2 (ja) * 2002-05-27 2009-06-03 株式会社日立製作所 プラズマディスプレイパネル及びそれを用いた画像表示装置
US7355567B2 (en) * 2003-12-04 2008-04-08 Pioneer Corporation Plasma display panel driving method, plasma display panel driver circuit, and plasma display device
KR100590016B1 (ko) * 2005-01-25 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100667360B1 (ko) * 2005-09-20 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100793101B1 (ko) * 2006-01-04 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20080048891A (ko) * 2006-11-29 2008-06-03 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100822213B1 (ko) * 2007-01-19 2008-04-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 구동 방법 및 그 장치
KR101093307B1 (ko) * 2007-03-30 2011-12-14 파나소닉 주식회사 플라즈마 표시 장치 및 그 플라즈마 표시 장치에 이용되는 구동 방법
KR101104423B1 (ko) * 2007-11-19 2012-01-12 파나소닉 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR20090106804A (ko) * 2008-04-07 2009-10-12 엘지전자 주식회사 플라즈마 디스플레이 장치
US20110157138A1 (en) * 2008-09-11 2011-06-30 Panasonic Corporation Plasma display device and method of driving plasma display panel
US20110157258A1 (en) * 2008-09-11 2011-06-30 Panasonic Corporation Plasma display device and method for driving plasma display panel
JP2010107697A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd プラズマディプレイ装置、及び半導体装置
KR100998092B1 (ko) * 2008-12-08 2010-12-03 삼성에스디아이 주식회사 접촉 장치 및 그를 포함하는 플라즈마 표시 장치 및 그 구동 방법
WO2011129106A1 (ja) * 2010-04-13 2011-10-20 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165516A (ja) 1997-08-18 1999-03-09 Hitachi Ltd プラズマディスプレイパネルの駆動方法および駆動装置
JP3628195B2 (ja) 1998-12-24 2005-03-09 富士通株式会社 プラズマディスプレイパネル装置
JP2002140032A (ja) 2000-11-02 2002-05-17 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
DE10162258A1 (de) * 2001-03-23 2002-09-26 Samsung Sdi Co Verfahren und Vorrichtung zum Betreiben einer Plasmaanzeige
JP4095784B2 (ja) * 2001-10-19 2008-06-04 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
KR100482324B1 (ko) * 2002-03-06 2005-04-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100480152B1 (ko) * 2002-05-17 2005-04-06 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
US7355567B2 (en) * 2003-12-04 2008-04-08 Pioneer Corporation Plasma display panel driving method, plasma display panel driver circuit, and plasma display device

Also Published As

Publication number Publication date
US7355567B2 (en) 2008-04-08
KR100639540B1 (ko) 2006-10-30
US7999766B2 (en) 2011-08-16
US20050156824A1 (en) 2005-07-21
US20080136747A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
US7999766B2 (en) Plasma display panel driving method, plasma display panel driver circuit, and plasma display device
US7733302B2 (en) Plasma display device and driving method thereof
JP3499058B2 (ja) プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
US7907103B2 (en) Plasma display apparatus and driving method thereof
KR20040038605A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치
US7710372B2 (en) PDP data driver, PDP driving method, plasma display device, and control method for the same
JP2006091133A (ja) プラズマ表示装置及びプラズマ表示装置に用いられる駆動方法
US7642992B2 (en) Plasma display apparatus and driving method thereof
JP2006227625A (ja) プラズマディスプレイ装置
JP2005122148A (ja) パネル駆動方法、パネル駆動装置及びディスプレイパネル
JP4914576B2 (ja) プラズマ表示装置及び該プラズマ表示装置に用いられる駆動方法
JP4603879B2 (ja) プラズマディスプレイパネルの駆動方法および駆動回路、並びに、プラズマディスプレイ装置
JP4576475B2 (ja) プラズマディスプレイ装置及びその制御方法
JP2005189848A (ja) プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネルの駆動回路、及びプラズマ表示装置
KR100662316B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100251148B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
JPH10187095A (ja) プラズマディスプレイパネルの駆動方法及び表示装置
JP4637267B2 (ja) プラズマディスプレイ装置
KR20000001516A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20050006600A (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
US20080284684A1 (en) Plasma display device and method for driving plasma display panel
JP2005043682A (ja) プラズマ表示装置及びその駆動方法
JP2005100869A (ja) プラズマ表示装置及びその駆動方法
KR20000001515A (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2008070473A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee