KR20050049898A - Driving method of plasma display panel and plasma display device - Google Patents
Driving method of plasma display panel and plasma display device Download PDFInfo
- Publication number
- KR20050049898A KR20050049898A KR1020030083658A KR20030083658A KR20050049898A KR 20050049898 A KR20050049898 A KR 20050049898A KR 1020030083658 A KR1020030083658 A KR 1020030083658A KR 20030083658 A KR20030083658 A KR 20030083658A KR 20050049898 A KR20050049898 A KR 20050049898A
- Authority
- KR
- South Korea
- Prior art keywords
- subfield
- address
- electrode
- pulse
- period
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시 장치에 관한 것이다. 특히, 플라즈마 디스플레이 패널의 구동 방법에서, 복수의 서브필드 중 가장 낮은 가중치를 가지는 제1 서브필드의 어드레스 기간 동안 선택하고자 하는 방전 셀의 제1 전극 및 어드레스 전극에 각각 스캔 펄스 및 어드레스 펄스를 인가한다. 그리고 유지기간 동안 상기 제1 전극에 제1 전압을 갖는 유지방전 펄스를 인가한다. 이 때, 상기 제1 서브필드에서 하나의 스캔 펄스와 하나의 어드레스 펄스가 중첩되는 기간이 다른 서브필드에서 하나의 스캔 펄스와 하나의 어드레스 펄스가 중첩되는 기간보다 짧도록 상기 제1 서브필드의 스캔 펄스의 폭을 다른 서브필드의 스캔 펄스의 폭보다 짧게 하거나 상기 제1 서브필드의 어드레스 펄스의 폭을 다른 서브필드의 어드레스 펄스의 폭보다 짧게 인가한다.The present invention relates to a method of driving a plasma display panel and a plasma display device. In particular, in the driving method of the plasma display panel, a scan pulse and an address pulse are respectively applied to the first electrode and the address electrode of the discharge cell to be selected during the address period of the first subfield having the lowest weight among the plurality of subfields. . The sustain discharge pulse having the first voltage is applied to the first electrode during the sustain period. In this case, the scan of the first subfield is performed such that a period in which one scan pulse and one address pulse overlap in the first subfield is shorter than a period in which one scan pulse and one address pulse overlap in another subfield. The width of the pulse is shorter than the width of the scan pulse of another subfield or the width of the address pulse of the first subfield is shorter than the width of the address pulse of the other subfield.
이와 같이 하면, 최소 가중치를 나타내는 최소 단위광이 줄어들게 되어 저계조 표현력을 향상시킬 수 있다. In this way, the minimum unit light indicating the minimum weight can be reduced, thereby improving the low gradation power.
Description
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel; PDP)에 관한 것으로 특히 저계조 표현력을 극대화시킬 수 있는 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel (PDP), and more particularly, to a plasma display panel driving method and a plasma display apparatus capable of maximizing low gray scale expression.
최근 평면 디스플레이 장치 중에서 PDP는 다른 디스플레이 장치에 비해 휘도 및 발광 효율이 높고 시야각이 넓다는 장점으로 인하여 평면 디스플레이 장치로서 각광을 받고 있다.Recently, PDPs have been in the spotlight as flat panel display devices due to their high brightness, high luminous efficiency, and wide viewing angles, compared to other display devices.
플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 먼저 도 1 및 도 2를 참조하여 플라즈마 디스플레이 패널의 구조에 대하여 설명한다. A plasma display panel is a flat panel display device that displays characters or images using plasma generated by gas discharge, and tens to millions or more of pixels are arranged in a matrix form according to their size. First, the structure of the plasma display panel will be described with reference to FIGS. 1 and 2.
도 1은 플라즈마 디스플레이 패널의 일부 사시도이며, 도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.1 is a partial perspective view of a plasma display panel, and FIG. 2 shows an electrode arrangement diagram of the plasma display panel.
도 1에 나타낸 바와 같이, 플라즈마 디스플레이 패널은 서로 마주보며 떨어져 있는 두 개의 유리 기판(1, 6)을 포함한다. 유리 기판(1) 위에는 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(4)과 유지 전극(5)은 유전체층(2) 및 보호막(3)으로 덮여 있다. 유리 기판(6) 위에는 복수의 어드레스 전극(8)이 형성되어 있으며, 어드레스 전극(8)은 절연체층(7)으로 덮여 있다. 어드레스 전극(8) 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 격벽(9)이 형성되어 있다. 또한 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 6)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간(11)이 방전 셀(12)을 형성한다.As shown in FIG. 1, the plasma display panel includes two glass substrates 1 and 6 facing each other apart. On the glass substrate 1, the scan electrode 4 and the sustain electrode 5 are formed in pairs and in parallel, and the scan electrode 4 and the sustain electrode 5 are covered with the dielectric layer 2 and the protective film 3. have. A plurality of address electrodes 8 are formed on the glass substrate 6, and the address electrodes 8 are covered with the insulator layer 7. The address electrode 8 and the partition 9 are formed on the insulator layer 7 between the address electrodes 8. In addition, the phosphor 10 is formed on the surface of the insulator layer 7 and on both sides of the partition wall 9. The glass substrates 1 and 6 are disposed to face each other with the discharge space 11 therebetween so that the scan electrode 4, the address electrode 8, the sustain electrode 5, and the address electrode 8 are orthogonal to each other. The discharge space 11 at the intersection of the address electrode 8 and the paired scan electrode 4 and the sustain electrode 5 forms a discharge cell 12.
그리고 도 2에 나타낸 바와 같이, 플라즈마 디스플레이 패널의 전극은 n×m의 매트릭스 구조를 가지고 있다. 복수의 어드레스 전극(A1-Am)이 세로 방향으로 배열되어 있고 가로 방향으로 복수의 주사 전극(Y1-Yn) 및 유지 전극(X1 -Xn)이 쌍으로 배열되어 있다.As shown in FIG. 2, the electrode of the plasma display panel has a matrix structure of n × m. The plurality of address electrodes A 1 -A m are arranged in the vertical direction, and the plurality of scan electrodes Y 1 -Y n and the storage electrodes X 1 -X n are arranged in pairs in the horizontal direction.
일반적으로 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period), 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 하는 역할을 한다. 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.In general, each subfield includes a reset period, an address period, and a sustain period. The reset period serves to erase the wall charges formed by the previous sustain discharge and to set up the wall charges in order to stably perform the next address discharge. The address period is a period in which a wall charge is accumulated in a cell (addressed cell) that is turned on by selecting a cell that is turned on and a cell that is not turned on in the panel. The sustain period is a period in which sustain discharge is performed to actually display an image in the addressed cells.
일반적으로 고효율의 플라즈마 디스플레이 패널을 구현하기 위해 방전 가스 중 제논(Xe)의 비율을 향상시켜 발광 효율 및 휘도를 증가시키고 있다. 이와 같이 고압 가스 및 제논의 비율을 증가시켜 플라즈마 디스플레이 패널을 구동시에는 유지 방전에 의해 발생하는 단위광의 크기가 증가하여 저계조 표현이 매우 심각한 문제로 대두되고 있는 실정이다.In general, in order to implement a high-efficiency plasma display panel, the ratio of xenon (Xe) in the discharge gas is improved to increase luminous efficiency and luminance. As described above, when the plasma display panel is driven by increasing the ratio of the high pressure gas and xenon, the unit light generated by the sustain discharge increases and thus low gray level expression is a serious problem.
일반적으로 플라즈마 디스플레이 패널에서는 1 프레임을 복수의 서브필드로 나누어 구동하고, 각 서브필드의 조합에 의해 계조를 표현한다.In general, a plasma display panel is driven by dividing one frame into a plurality of subfields, and a gray level is expressed by a combination of each subfield.
도 3은 종래의 플라즈마 디스플레이 패널의 구동 파형 및 서브필드에서 발광되는 발광량을 나타내는 도면이다.3 is a view showing the amount of light emitted from a driving waveform and a subfield of a conventional plasma display panel.
플라즈마 디스플레이 패널에서는 최소 계조(단위광)를 표현하는 서브필드에서 최소한의 방전이 일어나야만 저계조 표현력을 증가시킬 수 있다.In the plasma display panel, the low gray scale expressive power may be increased only when a minimum discharge occurs in a subfield representing the minimum gray scale (unit light).
도 3에 나타낸 바와 같이 플라즈마 디스플레이 패널에서 최소 계조를 표현하는 가중치 1의 서브필드의 광은 리셋 기간에서 발생되는 광과 어드레스 기간에서 선택된 셀에서 발생되는 광 및 유지기간에서 1회의 유지방전시에 발생되는 광의 합으로서 표현된다.As shown in FIG. 3, the light of the subfield of weight 1 representing the minimum gray scale in the plasma display panel is generated during one sustain discharge during the light generated in the reset period and the light generated in the cell selected in the address period and the sustain period. It is expressed as the sum of light.
가중치 1의 서브필드에서의 리셋 기간은 상승 램프 기간과 하강 램프 기간으로 이루어진다. 여기서, 리셋 기간에서의 리셋 방전은 그 세기가 미약하여 리셋 방전에 의해 발생되는 광은 거의 무시된다. 따라서, 계조 1을 표시하는 가중치 1의 서브필드는 어드레스 광과 유지 광으로 표현될 수 있다. The reset period in the subfield of weight 1 consists of a rising ramp period and a falling ramp period. Here, the reset discharge in the reset period is weak, and the light generated by the reset discharge is almost ignored. Therefore, the subfield of weight 1 indicating gray level 1 may be represented by address light and sustain light.
그러나, 가중치 1의 서브필드에서 발생되는 1회의 어드레스 방전(어드레스 광)과 1회의 유지 방전 의해 상당량의 발광이 발생하기 때문에 이와 같은 플라즈마 디스플레이 패널에서 저계조를 표현하기에는 한계가 있으며, 현재 발광 효율을 높이기 위해 고 제논(High Xe)을 사용하는 플라즈마 디스플레이 패널에서는 저계조의 표현력을 극대화시키기 위하여 더 낮은 최소 단위광이 요구되고 있다.However, since a large amount of light emission is generated by one address discharge (address light) and one sustain discharge generated in a subfield having a weight of 1, there is a limit in expressing low gray scale in such a plasma display panel. In a plasma display panel using high xe to increase, a lower minimum unit light is required in order to maximize a low gray level expressive power.
본 발명이 이루고자 하는 기술적 과제는 상기와 같은 문제점을 해결하기 위한 것으로서, 최소 계조를 표현하는 서브필드에서 최소 단위광을 저감시켜 저계조 표현력을 극대화킬 수 있는 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시 장치를 제공하고자 하는 데 있다.The technical problem to be solved by the present invention is to solve the above problems, a method of driving a plasma display panel and a plasma display device that can maximize the low gradation power by reducing the minimum unit light in the sub-field expressing the minimum gradation Is to provide.
상기의 목적을 달성하기 위하여, 본 발명은 저계조를 표현하는 제1 서브필드의 스캔 펄스의 폭을 다른 서브필드의 스캔 펄스의 폭보다 짧게 인가하거나, 저계조를 표현하는 제1 서브필드의 어드레스 펄스의 폭을 다른 서브필드의 어드레스 펄스의 폭보다 짧게 인가한다. 또한, 저계조를 표현하는 제1 서브필드의 스캔 펄스 및 어드레스 펄스의 폭을 각각 다른 서브필드의 스캔 펄스 및 어드레스 펄스의 폭보다 짧게 인가한다.In order to achieve the above object, the present invention applies the width of the scan pulse of the first subfield representing the low grayscale shorter than the width of the scan pulse of the other subfields, or the address of the first subfield representing the low grayscale The width of the pulse is applied shorter than the width of the address pulse of another subfield. In addition, the widths of the scan pulses and the address pulses of the first subfield expressing the low gray levels are shorter than the widths of the scan pulses and the address pulses of the other subfields, respectively.
본 발명의 한 특징에 따르면, 제1 전극, 제2 전극 및 어드레스 전극에 의해 방전 셀이 형성되는 플라즈마 디스플레이 패널의 1 프레임을 각각의 가중치를 가지는 복수의 서브필드로 나누고, 각 서브필드의 조합에 의해 계조가 표시되는 플라즈마 디스플레이 패널을 구동하는 방법이 제공된다. 이 구동 방법은 상기 복수의 서브필드 중 가장 낮은 가중치를 가지는 제1 서브필드에서, 어드레스 기간 동안 상기 방전 셀 중 선택하고자 하는 방전 셀의 상기 제1 전극 및 어드레스 전극에 각각 스캔 펄스 및 어드레스 펄스를 인가하는 단계; 그리고, 유지기간 동안 상기 제1 전극에 제1 전압을 갖는 유지방전 펄스를 인가하는 단계를 포함한다. 이 때, 상기 제1 서브필드에서 하나의 스캔 펄스와 하나의 어드레스 펄스가 중첩되는 기간이 다른 서브필드에서 하나의 스캔 펄스와 하나의 어드레스 펄스가 중첩되는 기간보다 짧게 한다.According to one aspect of the present invention, one frame of the plasma display panel in which the discharge cells are formed by the first electrode, the second electrode, and the address electrode is divided into a plurality of subfields having respective weights, A method of driving a plasma display panel in which gray scales are displayed is provided. In this driving method, a scan pulse and an address pulse are applied to the first electrode and the address electrode of a discharge cell to be selected among the discharge cells during an address period in a first subfield having the lowest weight among the plurality of subfields. Doing; And applying a sustain discharge pulse having a first voltage to the first electrode during the sustain period. In this case, the period in which one scan pulse and one address pulse overlap in the first subfield is shorter than the period in which one scan pulse and one address pulse overlap in the other subfield.
이 때, 상기 제1 서브필드에서 하나의 스캔 펄스 폭이 다른 서브필드에서 하나의 스캔 펄스 폭보다 짧게 할 수 있다.In this case, one scan pulse width in the first subfield may be shorter than one scan pulse width in the other subfield.
그리고, 상기 제1 서브필드에서 하나의 어드레스 펄스 폭이 다른 서브필드에서 하나의 어드레스 펄스 폭보다 짧게 할 수 있다.In addition, one address pulse width in the first subfield may be shorter than one address pulse width in the other subfield.
또한, 상기 제1 서브필드에서 하나의 어드레스 펄스 및 스캔 펄스의 폭이 각각 다른 서브필드에서 하나의 어드레스 펄스 및 스캔 펄스의 폭보다 짧게 할 수 있다.In addition, the width of one address pulse and scan pulse in the first subfield may be shorter than the width of one address pulse and scan pulse in the other subfield.
그리고 유지 기간동안 상기 제1 서브필드의 유지 기간에서 제1 전극에 제1 전압을 가지는 하나의 유지방전 펄스가 인가되고, 상기 제1 전극에 제1 전압이 인가된 상태에서 상기 제1 전극의 전압을 제2 전압까지 완만하게 상승시키는 단계를 더 포함할 수 있다. 이때, 상기 제1 전극에 인가되는 상승 전압은 상기 제1 서브필드 다음 서브필드의 리셋 기간에 포함된다.During the sustain period, one sustain discharge pulse having a first voltage is applied to the first electrode in the sustain period of the first subfield, and the voltage of the first electrode is applied to the first electrode. The method may further include slowly raising the voltage to the second voltage. In this case, the rising voltage applied to the first electrode is included in the reset period of the subfield after the first subfield.
또한, 상기 제1 전극에 상기 제1 전압이 인가된 상태에서 상기 제1 전극의 전압을 제3 전압까지 완만하게 하강시키는 단계를 더 포함할 수 있다. 이 때, 상기 제1 전극에 인가되는 하강 전압은 상기 제1 서브필드 다음 서브필드의 리셋 기간에 포함된다.The method may further include gently lowering the voltage of the first electrode to a third voltage while the first voltage is applied to the first electrode. In this case, the falling voltage applied to the first electrode is included in the reset period of the subfield after the first subfield.
본 발명의 다른 특징에 의하면, 주사전극, 유지전극 및 어드레스 전극 사이에 방전 셀이 형성되는 플라즈마 디스플레이 패널, 그리고 상기 플라즈마 디스플레이 패널에서 1 프레임을 각각의 가중치를 가지는 복수의 서브필드로 나누고, 리셋 기간, 어드레스 기간 및 유지 기간 동안 각 서브필드별로 상기 주사전극, 유지전극 및 어드레스 전극에 구동 전압을 인가하는 구동 회로를 포함하는 플라즈마 표시 장치가 제공된다. 이 구동 회로는, 상기 복수의 서브필드 중 저계조를 표시하는 제1 서브필드에서, 상기 어드레스 기간 동안, 상기 주사전극에 스캔 펄스를 인가함과 동시에 상기 어드레스 전극에 어드레스 펄스를 인가하고, 상기 제1 서브필드에서 하나의 스캔 펄스와 하나의 어드레스 펄스에 의해 형성되는 방전 지속 시간이 상기 다른 서브필드에서 하나의 스캔 펄스와 하나의 어드레스 펄스에 의해 형성되는 방전 지속 시간보다 짧게 한다.According to another aspect of the present invention, a plasma display panel in which discharge cells are formed between a scan electrode, a sustain electrode and an address electrode, and one frame is divided into a plurality of subfields having respective weights in the plasma display panel, and a reset period And a driving circuit for applying a driving voltage to the scan electrode, the sustain electrode and the address electrode for each subfield during an address period and a sustain period. The driving circuit applies a scan pulse to the scan electrode and an address pulse to the address electrode during the address period in the first subfield indicating low gray scale among the plurality of subfields. The discharge duration formed by one scan pulse and one address pulse in one subfield is shorter than the discharge duration formed by one scan pulse and one address pulse in the other subfield.
그리고 제1 서브필드에서 하나의 스캔 펄스의 폭이 상기 다른 서브필드에서 하나의 스캔 펄스의 폭보다 짧게 할 수 있다.The width of one scan pulse in the first subfield may be shorter than the width of one scan pulse in the other subfield.
또한, 상기 제1 서브필드에서 하나의 어드레스 펄스의 폭이 상기 다른 서브필드에서 하나의 어드레스 펄스의 폭보다 짧게 할 수 있으며, 상기 제1 서브필드에서 하나의 스캔 펄스 및 어드레스 펄스의 폭이 각각 다른 서브필드에서 하나의 스캔 펄스 및 어드레스 펄스의 폭보다 짧게 할 수도 있다.In addition, the width of one address pulse in the first subfield may be shorter than the width of one address pulse in the other subfield, and the width of one scan pulse and the address pulse in the first subfield are different. It may be made shorter than the width of one scan pulse and one address pulse in the subfield.
이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A method of driving a plasma display panel according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.
우선, 아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적이 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략하였다.First, with reference to the accompanying drawings will be described in detail to be easily carried out by those of ordinary skill in the art with respect to embodiments of the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In describing the present invention, when it is determined that the detailed description of the related known function or configuration may unnecessarily obscure the gist of the present invention, the detailed description is omitted.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.4 is a diagram illustrating a plasma display panel according to an exemplary embodiment of the present invention.
도 4에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 제어부(200), 어드레스 구동부(300), 유지전극 구동부(400) 및 주사전극 구동부(500)를 포함한다.As shown in FIG. 4, the plasma display panel according to an exemplary embodiment of the present invention includes a plasma panel 100, a controller 200, an address driver 300, a sustain electrode driver 400, and a scan electrode driver 500. do.
플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 배열되어 있는 다수의 유지전극(X1~Xn) 및 주사 전극(Y1~Yn)을 포함한다.The plasma panel 100 includes a plurality of address electrodes A1 to Am arranged in the column direction, a plurality of sustain electrodes X1 to Xn arranged in the row direction, and scan electrodes Y1 to Yn.
제어부(200)는 외부로부터 영상신호를 수신하여 어드레스구동 제어 신호, 유지전극(X)구동 제어신호 및 주사전극(Y)구동 제어신호를 출력한다.The controller 200 receives an image signal from the outside and outputs an address driving control signal, a sustain electrode X driving control signal, and a scan electrode Y driving control signal.
어드레스 구동부(300)는 제어부(200)로부터 어드레스구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.The address driver 300 receives an address driving control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode.
유지전극 구동부(400)는 제어부(200)로부터 유지전극(X)구동 제어신호를 수신하여 유지(X) 전극에 구동 전압을 인가한다.The sustain electrode driver 400 receives the sustain electrode X driving control signal from the controller 200 and applies a driving voltage to the sustain (X) electrode.
주사전극 구동부(500)는 제어부(200)로부터 주사전극(Y)구동 제어신호를 수신하여 주사(Y)전극에 구동 전압을 인가한다.The scan electrode driver 500 receives the scan electrode Y driving control signal from the controller 200 and applies a driving voltage to the scan Y electrode.
그러면, 플라즈마 패널(100)에는 데이터가 표시된다.Then, data is displayed on the plasma panel 100.
여기서, 제어부(200)의 주사전극 구동신호 및 유지전극 구동신호 및 어드레스전극 구동신호의 생성에 관하여 도 5 내지 도 7을 참조하여 상세하게 설명한다.The generation of the scan electrode driving signal, the sustain electrode driving signal, and the address electrode driving signal of the controller 200 will be described in detail with reference to FIGS. 5 to 7.
본 발명의 제1 내지 제4 실시예에서는 플라즈마 디스플레이 패널의 저계조 표현을 극대화 시킬 수 있는 구동 방법을 개시한다.In the first to fourth embodiments of the present invention, a driving method capable of maximizing low gradation representation of a plasma display panel is disclosed.
디스플레이 패널의 저계조는 가중치 1 서브필드에서 리셋 광과 어드레스 광 및 유지 광의 합으로 표현된다. 그러나, 리셋 기간에서의 리셋 방전에 의한 리셋광은 그 세기가 미약하여 거의 무시되므로 실질적으로 저계조는 가중치 1 서브필드에서 어드레스 광 및 유지 광으로 표현된다.The low gray of the display panel is represented by the sum of the reset light, the address light, and the sustain light in the weight 1 subfield. However, since the reset light due to the reset discharge in the reset period is so weak that it is almost ignored, substantially low gradation is represented by the address light and the sustain light in the weight 1 subfield.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형 및 각 서브필드에서 발광되는 발광량을 나타내는 도면이다.FIG. 5 is a diagram showing a driving waveform of the plasma display panel and the amount of light emitted in each subfield according to the first embodiment of the present invention.
도 5에 나타낸 바와 같이 본 발명의 제1 실시예에 따른 구동 파형에서 저계조를 표현하는 가중치 1 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간을 포함한다. As shown in FIG. 5, the weight 1 subfield representing the low gray level in the driving waveform according to the first embodiment of the present invention includes a reset period, an address period, and a sustain period.
그리고 플라즈마 디스플레이 패널에는 각 기간에서 주사 전극(Y) 및 유지 전극(X)에 구동 전압을 인가하는 주사/유지 구동회로(도시하지 않음)와 어드레스 전극(A)에 구동 전압을 인가하는 어드레스 구동회로(도시하지 않음)가 연결된다. 이러한 구동 회로와 플라즈마 디스플레이 패널이 연결되어 하나의 플라즈마 표시 장치를 이룬다.In the plasma display panel, a scan / hold driving circuit (not shown) for applying a driving voltage to the scan electrode (Y) and the sustain electrode (X) in each period and an address driving circuit for applying a driving voltage to the address electrode (A) in each period. (Not shown) is connected. The driving circuit and the plasma display panel are connected to form one plasma display device.
가중치 1의 서브필드의 리셋 기간은 상승램프기간 및 하강램프기간을 포함한다. 상승램프기간에서는 주사 전극(Y)에 Vs 전압에서 Vset 전압까지 완만하게 상승하는 램프 전압이 인가된다. 그러면 이 램프 전압이 상승하는 동안 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 미약한 리셋 방전이 일어난다. 그리고 하강램프기간에서는 유지 전극(X)을 Ve 전압으로 유지한 상태에서 Vs 전압에서 -Vnf 전압까지 하강하는 램프 전압이 인가된다. 이렇게 하면, 주사 전극(Y)과 유지 전극(X) 사이에 방전이 억제되면서 주사 전극(Y)과 어드레스 전극(A) 사이의 미약한 방전이 일어난다. 따라서, 리셋 기간에서는 매우 미약한 리셋광이 발생하여 저계조의 표현에 거의 영향을 미치지 않는다.The reset period of the subfield of weight 1 includes a rising ramp period and a falling ramp period. The ramp-up period is applied to the lamp voltage gradually rises to V set voltage V s in the voltage to the scan electrode (Y). Then, while the ramp voltage rises, a weak reset discharge occurs from the scan electrode Y to the address electrode A and the sustain electrode X, respectively. And the ramp-down period, a ramp voltage is lowered to a voltage at the V s -V nf voltage applied while maintaining the sustain electrode (X) to V e voltage. This suppresses the discharge between the scan electrode Y and the sustain electrode X, and causes a weak discharge between the scan electrode Y and the address electrode A. FIG. Therefore, in the reset period, very weak reset light is generated and hardly affects the expression of low gradation.
다음, 어드레스 기간에서는 먼저 주사 전극(Y)과 유지 전극(X)을 각각 Vn 전압과 Ve 전압을 유지한 상태에서 표시하고자 하는 방전 셀을 선택하기 위해 주사 전극(Y)과 어드레스 전극(A)에 스캔 펄스 및 어드레스 펄스가 인가된다.Next, in the address period, the scan electrode Y and the address electrode A are first selected to select the discharge cells to be displayed while the scan electrode Y and the sustain electrode X are held at the voltages V n and V e , respectively. ), A scan pulse and an address pulse are applied.
구체적으로 설명하면, 먼저 첫 번째 행의 주사 전극(Y)에 음의 전압인 Vsc 전압을 인가하는 동시에 첫 번째 행 중 표시하고자 하는 방전 셀에 위치하는 어드레스 전극(A)에 양의 전압인 Va 전압을 인가한다. 이와 같이 Va 전압이 인가된 어드레스 전극(A)과 -Vsc 전압이 인가된 주사 전극(Y)에 의해 형성되는 방전 셀에서는 어드레스 전극(A)과 주사 전극(Y) 사이 및 유지 전극(X)과 주사 전극(Y) 사이에서 어드레스 방전이 일어난다. 즉, Va 전압이 인가된 어드레스 전극(A)과 -Vsc 전압이 인가된 주사 전극(Y)에 의해 형성되는 방전 셀 즉, 주사 전극(Y)과 어드레스 전극(A)에 인가된 전압의 차이가 (Va + Vsc) 전압인 방전셀에서는 어드레스 전극(A)과 주사 전극(Y) 사이 및 유지 전극(X)과 주사 전극(Y) 사이에서 어드레스 방전이 일어난다.Specifically, first, a negative voltage V sc is applied to the scan electrode Y in the first row, and a positive voltage V is applied to the address electrode A located in the discharge cell to be displayed in the first row. a Apply the voltage. As described above, in the discharge cells formed by the address electrode A to which the voltage V a is applied and the scan electrode Y to which the -V sc voltage is applied, between the address electrode A and the scan electrode Y and the sustain electrode X ) And the scan electrode Y cause an address discharge. That is, the discharge cells formed by the address electrode A to which the voltage V a is applied and the scan electrode Y to which the -V sc voltage is applied, that is, the voltages applied to the scan electrode Y and the address electrode A In a discharge cell having a difference of (V a + V sc ), an address discharge occurs between the address electrode A and the scan electrode Y and between the sustain electrode X and the scan electrode Y.
다음, 두 번째 행의 주사 전극(Y)에 -Vsc 전압을 인가하면서 두 번째 행 중 표시하고자 하는 방전 셀에 위치하는 어드레스 전극(A)에 Va 전압을 인가한다.Next, while applying the voltage -V sc to the scan electrode Y in the second row, the voltage V a is applied to the address electrode A located in the discharge cell to be displayed in the second row.
마찬가지로 나머지 행의 주사 전극(Y)에 대해서는 순차적으로 -Vsc 전압을 인가하면서 표시하고자 하는 방전 셀에 위치하는 어드레스 전극에 Va 전압을 인가하여 어드레스 방전을 발생시켜 벽전하를 형성한다. 이와 같이 어드레스 방전에 의해 어드레스 광이 형성된다. 도 5에서는 편의상, 어드레스 기간에서 어드레싱 동작이 한번만 일어나는 것으로 도시하였다. 그리고, 리셋기간의 하강램프기간에서 주사전극(Y)에 인가되는 최종 전압(-Vnf)과 어드레스 기간에서 방전 셀을 선택하기 위해 주사 전극(Y)에 인가되는 전압(-Vsc)을 동일한 것으로 나타냈지만 이와 다르게 나타낼 수도 있다.Similarly, the scan electrodes Y in the remaining rows are sequentially applied with the voltage -V sc and the voltage V a is applied to the address electrodes positioned in the discharge cells to be displayed to generate address discharges to form wall charges. Thus, address light is formed by address discharge. In FIG. 5, for convenience, the addressing operation occurs only once in the address period. The final voltage (-V nf ) applied to the scan electrode (Y) in the falling ramp period of the reset period and the voltage (-V sc ) applied to the scan electrode (Y) to select the discharge cell in the address period are the same. But it may be different.
본 발명의 제1 실시예에 따르면, 어드레스 기간에 주사 전극(Y)과 유지 전극(X)을 각각 기준 전압(0V) 및 Ve 전압으로 유지한 상태에서 표시하고자 하는 방전 셀을 선택하기 위해 주사 전극(Y)에 -Vsc 전압이 인가되는 스캔 펄스의 폭은 다른 서브필드에서 주사 전극(Y)에 인가되는 스캔 펄스의 폭보다 짧게 한다. 그러면, 가중치 1 서브필드의 어드레스 기간에서 주사 전극(Y)과 어드레스 전극(A)에 인가된 전압 차가 (Va + Vsc) 전압으로 유지되는 시간(Δt1)이 다른 서브필드의 어드레스 기간에서 해당 시간(Δt2)보다 짧아진다. 이와 같이 (Va + Vsc) 전압으로 유지되는 기간이 짧으면 어드레스 방전 내 충분한 방전 전류가 공급되지 않으므로 다른 서브필드에서보다 약한 어드레스 방전이 일어나게 되어 더 적은 어드레스 광량을 얻을 수 있다. 그리고, 이 어드레스 방전에 의해 각 전극에는 짧아진 방전 지속 시간만큼 더 적은 벽 전하가 형성된다.According to the first embodiment of the present invention, scanning is performed to select a discharge cell to be displayed in a state in which the scan electrode Y and the sustain electrode X are maintained at the reference voltage (0V) and the V e voltage in the address period, respectively. The width of the scan pulse to which the -V sc voltage is applied to the electrode Y is shorter than the width of the scan pulse to be applied to the scan electrode Y in another subfield. Then, the time Δt1 during which the voltage difference applied to the scan electrode Y and the address electrode A is maintained at the voltage (V a + V sc ) in the address period of the weight 1 subfield corresponds to the address period of the other subfield. It becomes shorter than time (DELTA) t2. In this manner, when the period maintained at the voltage (V a + V sc ) is short, since sufficient discharge current in the address discharge is not supplied, weaker address discharge occurs than in other subfields, so that a smaller amount of address light can be obtained. This address discharge forms less wall charge on each electrode by the discharge duration shortened.
여기서, 벽 전하란 각 전극에 가깝게 방전 셀의 벽(예를 들어, 유전체층)에 형성되어 전극에 축적되는 전하를 말한다. 이러한 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 벽 전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한 벽 전압은 벽 전하에 의해서 방전 셀의 벽에 형성되는 전위차를 말한다.Here, the wall charge refers to a charge that is formed on the wall of the discharge cell (eg, the dielectric layer) close to each electrode and accumulates in the electrode. This wall charge is not actually in contact with the electrode itself, but here the wall charge is described as "formed", "accumulated" or "stacked" on the electrode. In addition, a wall voltage refers to the potential difference formed in the wall of a discharge cell by wall charge.
그리고, 유지 기간에서는 먼저 주사 전극(Y)에 Vs 전압을 인가하면서 유지 전극(X)에 기준 전압(0V)을 인가한다. 그러면 어드레스 기간에서 선택된 방전 셀에서는, 주사 전극(Y)과 유지 전극(X) 사이의 전압이 Vs 전압에 어드레스 기간에서 형성된 주사 전극(Y) 및 유지 전극(X)에 형성된 벽 전하에 의한 벽 전압이 더해진 것이 되므로 방전 개시 전압을 넘게 되어 주사 전극(Y)과 유지 전극(X) 사이에서 1회의 유지방전이 일어난다. 그러나, 앞에서 설명한 것과 같이 어드레스 전극(A)과 주사 전극(Y) 사이의 어드레스 방전 지속 시간(Δt1)이 줄어들게 되어 어드레스 방전에 의해 형성되는 벽전하의 양이 감소되므로 종래의 유지방전보다 더 약한 유지방전이 일어난다. 따라서, 종래 유지방전에 의한 광보다 더 적은 유지 광을 얻을 수 있다.In the sustain period, the reference voltage (0 V) is applied to the sustain electrode X while applying the V s voltage to the scan electrode Y first. Then, in the discharge cell selected in the address period, the scan electrode (Y) and the sustain electrode (X) wall voltage due to the wall charges formed in the scan electrode (Y) and the sustain electrode (X) formed in the address period to V s the voltage between the Since the voltage is added, the discharge start voltage is exceeded, and one sustain discharge occurs between the scan electrode Y and the sustain electrode X. However, as described above, since the address discharge duration Δt1 between the address electrode A and the scan electrode Y is reduced, the amount of wall charges formed by the address discharge is reduced, so that the sustain discharge is weaker than the conventional sustain discharge. This happens. Thus, less holding light can be obtained than light by conventional holding discharge.
본 발명의 제1 실시예에 의하면, 어드레스 기간에 주사 전극(Y)에 인가되는 스캔 펄스의 폭을 짧게 인가함으로써, 저계조를 표현하는 어드레스 광 및 유직 광이 감소되어 최소 단위광의 휘도 레벨이 저감되고 그 결과 저계조 표현력을 향상시킬 수 있다.According to the first embodiment of the present invention, by shortly applying the width of the scan pulse applied to the scan electrode Y in the address period, the address light and the vertical light expressing the low gradation are reduced, thereby reducing the luminance level of the minimum unit light. As a result, it is possible to improve the expression of low gradation.
다음, 가중치 2의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간을 포함한다. 그리고 리셋 기간은 소거 기간과 상승 램프 기간 및 하강 램프 기간을 포함한다.Next, the subfield of weight 2 includes a reset period, an address period, and a sustain period. And the reset period includes an erase period, a rising ramp period and a falling ramp period.
리셋 기간의 소거 기간에서는 가중치 1 서브필드의 유지 기간에서 주사 전극(Y)과 유지 전극(X)에 각각 벽전하가 형성되어 있는 상태에서 주사 전극(Y)을 기준 전압(0V)으로 유지하고 유지 전극(X)에 Ve 전압까지 완만하게 상승하는 파형을 인가한다. 그러면, 유지 방전에 의한 방전 셀의 벽전하를 감소시켜 유지방전이 종료된다.In the erase period of the reset period, the scan electrode Y is held at the reference voltage (0V) while the wall charges are formed on the scan electrode Y and the sustain electrode X in the sustain period of the weight 1 subfield. A waveform rising slowly to the voltage V e is applied to the electrode X. Then, the wall discharge of the discharge cells due to the sustain discharge is reduced, so that the sustain discharge ends.
그리고 상승 램프 기간 및 하강 램프 기간은 앞에서 설명한 가중치 1 서브필드에서와 동일하므로 상세한 설명은 생략한다.Since the rising ramp period and the falling ramp period are the same as in the weight 1 subfield described above, a detailed description thereof will be omitted.
다음, 어드레스 기간에서는 먼저 주사 전극(Y)과 유지 전극(X)을 각각 Vn 전압과 Ve 전압을 유지한 상태에서 표시하고자 하는 방전 셀을 선택하기 위해 주사 전극(Y)과 어드레스 전극(A)에 스캔 펄스 및 어드레스 펄스가 인가된다. 이 때, 스캔 펄스 폭은 가중치 1 서브필드에서 해당 펄스 폭보다 길다. 그리고 유지 기간에서는 유지방전을 위한 유지방전 펄스를 가중치 1 서브필드에서보다 더 많이 인가한다.Next, in the address period, the scan electrode Y and the address electrode A are first selected to select the discharge cells to be displayed while the scan electrode Y and the sustain electrode X are held at the voltages V n and V e , respectively. ), A scan pulse and an address pulse are applied. At this time, the scan pulse width is longer than the corresponding pulse width in the weight 1 subfield. In the sustain period, more sustain discharge pulses for sustain discharge are applied than in the weight 1 subfield.
이후 가중치 2 서브필드와 동일한 방법으로 리셋 기간부터 시작하는 서브필드가 이어진다.Subfields starting from the reset period are continued in the same manner as the weight 2 subfield.
그리고, 본 발명의 제1 실시예에서는 가중치 1 서브필드에서 스캔 펄스의 폭을 다른 가중치 서브필드의 스캔 펄스의 폭보다 짧게 하여 어드렛 광 및 유지 광을 감소시켰지만 이와 달리 어드레스 폭을 짧게 하거나 어드레스 폭 및 스캔 펄스의 폭을 모두 짧게 할 수도 있다. 이러한 실시예를 도 6을 참조하여 설명한다.In the first embodiment of the present invention, the width of the scan pulse in the weight 1 subfield is shorter than the width of the scan pulse in the other weight subfield, thereby reducing the address light and the sustain light. Alternatively, the address width or the address width is shortened. And both the widths of the scan pulses may be shortened. This embodiment will be described with reference to FIG. 6.
도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형 및 각 서브필드에서 발광되는 발광량을 나타내는 도면이다.FIG. 6 is a diagram showing driving waveforms and amounts of light emitted in each subfield of the plasma display panel according to the second exemplary embodiment of the present invention.
도 6을 보면, 가중치 1 서브필드의 어드레스 기간에서 인가되는 스캔 펄스의 폭을 다른 서브필드에서 인가되는 스캔 펄스의 폭 및 어드레스 펄스의 폭을 짧게 한다. 6, the width of the scan pulse applied in the address period of the weight 1 subfield is made shorter and the width of the scan pulse applied in another subfield and the width of the address pulse.
이와 같이 가중치 1 서브필드의 어드레스 기간에 주사 전극(Y) 및 어드레스 전극(A)에 인가되는 스캔 펄스 및 어드레스 펄스의 폭을 짧게 하면, 앞에서 설명한 것과 같이 어드레스 방전 내 충분한 방전 전류가 공급되지 않으므로 다른 서브필드에서보다 약한 어드레스 방전이 일어나게 된다. 따라서 어드레스 방전에 의해 형성되는 벽전하의 양이 감소되므로 유지기간에서의 유지방전에서도 다른 서브필드에서보다 약한 유지방전이 일어난다.As described above, when the widths of the scan pulses and the address pulses applied to the scan electrode Y and the address electrode A in the address period of the weight 1 subfield are shortened, sufficient discharge current in the address discharge is not supplied as described above. Weak address discharge occurs than in the subfield. Therefore, since the amount of wall charges formed by the address discharge is reduced, weaker sustain discharge occurs in the sustain discharge in the sustain period than in other subfields.
그 결과, 어드레스 광 및 유지 광이 줄어들게 되어 최소 단위광이 감소되어 저계조 표현력을 증가시킬 수 있다.As a result, the address light and the retaining light are reduced so that the minimum unit light is reduced to increase the low gradation power.
본 발명의 제2 실시예에서는 스캔 펄스의 폭과 어드레스 펄스의 폭을 동일하게 나타냈지만, 이와는 다르게 스캔 펄스의 폭과 어드레스 펄스의 폭이 서로 다를 수도 있다. 단, 스캔 펄스의 폭과 어드레스 펄스의 폭은 다른 서브필드에서의 스캔 펄스의 폭과 어드레스 펄스의 폭보다는 짧아야 한다.In the second embodiment of the present invention, the width of the scan pulse and the width of the address pulse are the same, but the width of the scan pulse and the width of the address pulse may be different from each other. However, the width of the scan pulse and the width of the address pulse should be shorter than the width of the scan pulse and the width of the address pulse in other subfields.
그리고 본 발명의 제1 및 제2 실시예에서는 가중치 1 서브필드의 유지 기간에 유지방전 펄스가 인가되고, 가중치 1 서브필드의 유지 기간에서 형성된 셀의 벽전하를 소거시키기 위하여 소거 기간을 두었지만, 소거 기간을 제거할 수도 있다. 아래에서는 이러한 실시예에 대해서 도 7 및 도 8을 참조하여 설명한다.In the first and second embodiments of the present invention, the sustain discharge pulse is applied to the sustain period of the weight 1 subfield, and an erase period is provided to erase the wall charges of the cells formed in the sustain period of the weight 1 subfield. The erasing period may be eliminated. Hereinafter, such an embodiment will be described with reference to FIGS. 7 and 8.
도 7은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형 및 각 서브필드에서 발광되는 발광량을 나타내는 도면이다.FIG. 7 is a view showing driving waveforms and amount of light emitted in each subfield of the plasma display panel according to the third exemplary embodiment of the present invention.
리셋 기간은 상승 램프 기간 및 하강 램프 기간으로 이루어진다. The reset period consists of a rising ramp period and a falling ramp period.
즉, 도 7에서 보면, 가중치 1 서브필드의 유지기간에서 주사전극(Y)에 인가되는 Vs 전압은 가중치 2 서브필드의 리셋 기간의 초기기간에서 주사전극(Y)에 인가되는 Vs 전압과 동일하므로 도 7에서 나타낸 바와 같이, 가중치 1 서브필드의 유지기간의 유지방전펄스는 주사 전극(Y)에 Vs 전압이 인가되는 가중치 2 서브필드의 리셋 기간의 초기기간과 결합하여 표현한다.That is, look at 7, V s the voltage V s the voltage applied to the scan electrode (Y) during a sustain period of the weighted first sub-field is applied to the scan electrode (Y) in the initial period of the reset period, the weight of 2 sub-fields, and as shown in Figure 7 are identical, maintaining the sustain period of the first subfield weight discharge pulse is represented in combination with the initial period of the reset period of the second sub-field weights are applied to the V s voltage to the scan electrode (Y).
그리고, 가중치 1 서브필드 이후 서브필드의 리셋 기간에서는 직전 서브필드의 주사 전극(Y)에 Vs 전압이 인가된 상태에서 주사 전극(Y)을 Vset 전압까지 상승시킨다. 이와 같이 하면, 유지 기간 동안 주사 전극(Y)에 인가된 Vs 전압과 유지 전극(Y)에 인가된 기준 전압(0V)에 의해 주사 전극(Y)과 유지 전극(X)에 각각 (-) 벽 전하 및 (+) 벽 전하가 형성된 상태에서 상승 램프 파형으로 주사 전극(Y)과 유지 전극(X)에 각각 (-) 벽 전하 및 (+) 벽 전하를 추가로 형성할 수 있다.And, the weight 1, thereby the sub-field after the sub-reset period of the field is increased to the scan electrode (Y) to V s to the scan electrode (Y) in the voltage applied state is a voltage V set of the immediately preceding subfield. In this case, the scan electrodes Y and the sustain electrodes X are respectively negative (-) by the voltage V s applied to the scan electrode Y and the reference voltage 0V applied to the sustain electrode Y during the sustain period. In the state in which the wall charge and the positive wall charge are formed, negative wall charges and positive wall charges may be further formed on the scan electrode Y and the sustain electrode X, respectively, in a rising ramp waveform.
도 8은 본 발명의 제4 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형 및 각 서브필드에서 발광되는 발광량을 나타내는 도면이다.FIG. 8 is a view showing a driving waveform of the plasma display panel and the amount of light emitted in each subfield according to the fourth embodiment of the present invention.
도 8을 보면, 도 7에서와 같이 소거기간을 제거하고, 가중치 1 서브필드 이후의 서브필드의 리셋 기간에서 직전 서브필드의 주사 전극(Y)에 Vs 전압이 인가된 상태에서 주사 전극(Y)을 -Vnf 전압까지 하강시킨다. 이와 같이 하면 유지 기간 동안 주사 전극(Y)에 인가된 Vs 전압과 유지 전극(Y)에 인가된 기준 전압(0V)에 의해 주사 전극(Y)과 유지 전극(X)에 각각 (-) 벽 전하 및 (+) 벽 전하가 형성된 상태에서 하강 램프 파형으로 주사 전극(Y)과 유지 전극(X)에 각각 형성된 (-) 벽 전하 및 (+) 벽 전하를 소거할 수 있다.Referring to Figure 8, to remove the erase period, as shown in Figure 7, and the weighted first sub-field in a reset period of a subfield subsequent to the scan electrode (Y) of the immediately preceding subfield V s the voltage is applied to the scan electrode (Y at conditions ) To -V nf voltage. In this case, the negative (-) walls of the scan electrode (Y) and the sustain electrode (X) are respectively applied by the V s voltage applied to the scan electrode (Y) and the reference voltage (0 V) applied to the sustain electrode (Y) during the sustain period. In the state where the charge and the positive wall charge are formed, the negative and negative wall charges formed on the scan electrode Y and the sustain electrode X can be erased by the falling ramp waveform.
도 5 내지 도 8에서 각각 발광량의 도면을 직선 형태로 도시하였으나 이는 발광이 발생하는 것을 나타내기 위해서 도시한 것으로 실제에 있어서는 그 형태가 다소 달라질 수 있다. 그리고 상기의 설명에서 서브필드 1의 가중치를 가중치 1로 설명하였지만 이는 편의상 최소 가중치를 나타낸 것으로 이는 0.5 또는 0.25 등 최소 가중치를 나타낸다.In FIGS. 5 to 8, the drawings of the light emission amounts are shown in a straight line, but they are shown to indicate that light emission occurs. In practice, the shape may be somewhat different. In the above description, the weight of the subfield 1 has been described as a weight of 1, but this represents a minimum weight for convenience, which indicates a minimum weight of 0.5 or 0.25.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
이상에서 설명한 바와 같이 본 발명에 의하면, 종래의 구동파형에서보다 저계조 표현력을 극대화시킬 수 있는 효과가 있다. As described above, according to the present invention, there is an effect of maximizing the low gray scale expression power than in the conventional driving waveform.
도 1은 일반적인 플라즈마 디스플레이 패널의 일부 사시도이다.1 is a partial perspective view of a typical plasma display panel.
도 2는 일반적인 플라즈마 디스플레이 패널의 전극 배열도이다.2 is an electrode array diagram of a general plasma display panel.
도 3은 종래의 플라즈마 디스플레이 패널의 구동 파형 및 서브필드에서 발광되는 발광량을 나타내는 도면이다.3 is a view showing the amount of light emitted from a driving waveform and a subfield of a conventional plasma display panel.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.4 is a diagram illustrating a plasma display panel according to an exemplary embodiment of the present invention.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형 및 각 서브필드에서 발광되는 발광량을 나타내는 도면이다.FIG. 5 is a diagram showing a driving waveform of the plasma display panel and the amount of light emitted in each subfield according to the first embodiment of the present invention.
도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형 및 각 서브필드에서 발광되는 발광량을 나타내는 도면이다.FIG. 6 is a diagram showing driving waveforms and amounts of light emitted in each subfield of the plasma display panel according to the second exemplary embodiment of the present invention.
도 7은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형 및 각 서브필드에서 발광되는 발광량을 나타내는 도면이다.FIG. 7 is a view showing driving waveforms and amount of light emitted in each subfield of the plasma display panel according to the third exemplary embodiment of the present invention.
도 8은 본 발명의 제4 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형 및 각 서브필드에서 발광되는 발광량을 나타내는 도면이다.FIG. 8 is a view showing a driving waveform of the plasma display panel and the amount of light emitted in each subfield according to the fourth embodiment of the present invention.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030083658A KR100542518B1 (en) | 2003-11-24 | 2003-11-24 | Driving method of plasma display panel and plasma display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030083658A KR100542518B1 (en) | 2003-11-24 | 2003-11-24 | Driving method of plasma display panel and plasma display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050049898A true KR20050049898A (en) | 2005-05-27 |
| KR100542518B1 KR100542518B1 (en) | 2006-01-11 |
Family
ID=38665523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030083658A KR100542518B1 (en) | 2003-11-24 | 2003-11-24 | Driving method of plasma display panel and plasma display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100542518B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100599616B1 (en) * | 2003-11-24 | 2006-07-12 | 삼성에스디아이 주식회사 | Driving method of plasma display panel and plasma display device |
| KR100774870B1 (en) * | 2006-04-18 | 2007-11-08 | 엘지전자 주식회사 | Plasma Display Apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100956564B1 (en) * | 2007-03-06 | 2010-05-07 | 파나소닉 주식회사 | Method of driving plasma display panel |
-
2003
- 2003-11-24 KR KR1020030083658A patent/KR100542518B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100599616B1 (en) * | 2003-11-24 | 2006-07-12 | 삼성에스디아이 주식회사 | Driving method of plasma display panel and plasma display device |
| KR100774870B1 (en) * | 2006-04-18 | 2007-11-08 | 엘지전자 주식회사 | Plasma Display Apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100542518B1 (en) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100589314B1 (en) | Driving method of plasma display panel and plasma display device | |
| EP1748407A1 (en) | Plasma display apparatus and driving method of the same | |
| KR100589403B1 (en) | Plasma display panel and driving method thereof | |
| KR100560481B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100589248B1 (en) | Method and apparatus for driving plasma display panel | |
| KR100542518B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100740100B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100589377B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR20050099355A (en) | Device of plasma display panel and driving method thereof | |
| KR100599616B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100560513B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100551037B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100578832B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100599738B1 (en) | Plasma display divice and driving method thereof | |
| KR100542517B1 (en) | Plasma display panel and driving method thereof | |
| KR100612385B1 (en) | Plasma display panel and driving method thereof | |
| KR100578835B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR20050038932A (en) | Driving method of plasma display panel and plasma display device | |
| KR100505976B1 (en) | Method and apparatus for driving plasma display panel | |
| KR20050040558A (en) | Driving method of plasma display panel and plasma display device | |
| KR100560522B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR20070013961A (en) | Plasma display apparatus and driving method thereof | |
| KR20050040557A (en) | Driving method and apparatus of plasma display panel | |
| KR20050113838A (en) | Driving device of plasma display panel and driving method thereof | |
| KR20040094089A (en) | Method and apparatus for driving plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111216 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |